KR20100076225A - 비휘발성 메모리 소자 제조 방법 - Google Patents

비휘발성 메모리 소자 제조 방법 Download PDF

Info

Publication number
KR20100076225A
KR20100076225A KR1020080134183A KR20080134183A KR20100076225A KR 20100076225 A KR20100076225 A KR 20100076225A KR 1020080134183 A KR1020080134183 A KR 1020080134183A KR 20080134183 A KR20080134183 A KR 20080134183A KR 20100076225 A KR20100076225 A KR 20100076225A
Authority
KR
South Korea
Prior art keywords
blanking
forming
source
gate
spacer
Prior art date
Application number
KR1020080134183A
Other languages
English (en)
Inventor
정희돈
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080134183A priority Critical patent/KR20100076225A/ko
Priority to US12/632,155 priority patent/US20100164019A1/en
Publication of KR20100076225A publication Critical patent/KR20100076225A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 메모리 게이트와 선택 게이트를 갖는 비휘발성 메모리 소자(NVM)를 제조하는 기법에 관한 것으로, 이를 위하여 본 발명은, 메모리 게이트가 형성된 기판의 전면에 스페이서 폴리를 형성한 후 전면 식각 방식으로 선택 게이트를 형성하는 종래 방식과는 달리, 메모리 게이트가 형성된 기판의 전면에 스페이서 폴리를 형성하고, 스페이서 폴리의 전면에 식각 블랭킹용 희생막을 형성한 후 에치백 공정을 실시하는 방식으로 선택 게이트를 형성함으로써, 메모리 게이트의 두께를 낮추면서도 선택 게이트와 소오스/드레인 간의 브리지를 효과적으로 방지할 수 있는 것이다.

Description

비휘발성 메모리 소자 제조 방법{NON-VOLATILE MEMORY DEVICE FABRICATION METHOD}
본 발명은 메모리 소자를 제조하는 기법에 관한 것으로, 더욱 상세하게는 메모리 게이트와 선택 게이트를 갖는 비휘발성 메모리 소자(non-volatile memory device : NVM)를 제작하는데 적합한 방법에 관한 것이다.
잘 알려진 바와 같이, 비휘발성 메모리는, 전원이 중단되어도 저장된 데이터가 손실되지 않는 장점을 갖기 때문에, 예컨대 컴퓨터 바이어스(bios)용, 셋탑 박스(settop box), 프린터(printer) 및 네트워크 서버(network server) 등의 데이터 저장용으로 많이 사용되고 있으며 최근 들어서는 디지털 카메라와 휴대폰 및 RFID(Radio Frequency IDentification)를 이용한 비접촉식 개체 인식(예로서, RFID 태그에 의한 물류 관리, 입퇴실 관리, 정산 관리 등) 장치 등으로의 이용이 확산되고 있는 추세이다.
도 1은 종래 방법에 따라 제조한 비휘발성 메모리 소자의 단면도로서, 기 판(102) 상에는 소자를 분리시키는 소자 분리막(104)이 형성되어 있으며, 메모리 게이트(106), 선택 게이트(108), LDD(lightly doped drain) 스페이서(110), 소오스/드레인 영역(112), 살리사이드(114) 등이 임의의 패턴 형태로 형성되는 구조를 갖는다.
도 1을 참조하면, 종래의 비휘발성 메모리 소자는 증착 공정, 마스크 공정, 식각 공정, 세정 공정, 이온 주입 공정 등을 선택적으로 실시하여 기판(102) 상에 소자 분리막(104), 메모리 게이트(106), 선택 게이트(108), LDD 스페이서(110), 소오스/드레인 영역(112) 등을 형성한다.
여기에서, 선택 게이트(108)의 형성은 증착 공정을 통해 기판의 전면에 스페이서 폴리를 형성한 후 에치백(전면 식각) 공정을 실시하는 방식으로 이루어진다.
이후, 살리사이드 공정, 증착 공정, 마스크 공정, 식각 공정 등을 선택적으로 실시하여 메모리 게이트(106)와 선택 게이트(108)의 상부에 살리사이드(114)를 선택적으로 형성하며, 다시 층간 절연막, 컨택 플러그 및 금속 배선을 형성함으로써, 소자 분리막 사이의 활성 영역에 비휘발성 메모리 소자를 제조한다.
여기에서, 선택 게이트의 LDD 스페이서는 자가정렬(self-align)을 이용하기 위하여 스페이서 폴리 공정을 이용하는 비휘발성 메모리 셀의 선택 게이트와 드레인간의 브리지(bridge)를 방지하기 위한 것이다.
종래의 비휘발성 메모리 소자는, 비휘발성 메모리 셀의 선택 게이트와 드레인간의 브리지를 확실하게 방지할 수 있도록, 스페이서 폴리의 높이(H)를 상대적으로 높게 해야 하며, 이를 위해서는 메모리 게이트의 두께를 높여야만 하는 문제가 있다.
그러나, 메모리 게이트(106)의 두께를 높이게 되면, 일 예로서 도 2에 도시된 바와 같이, 식각 공정시에 폴리 손상(damage)을 방지할 수 있도록 포토레지스트(PR)(202)의 두께를 높여야만 하며, 그럴 경우 포토 마진(photo margin)이 줄어들게 되는 문제가 있으며, 이러한 문제는 결국 비휘발성 메모리 소자의 제작을 위한 공정의 어려움을 증가시킬 뿐만 아니라 그 생산성을 떨어뜨리는 요인으로 작용하게 된다.
본 발명은, 일 관점에 따라, 메모리 게이트와 선택 게이트를 갖는 비휘발성 메모리 소자를 제조하는 방법으로서, 상기 메모리 게이트가 형성된 기판의 전면에 스페이서 폴리를 형성하는 제 1 과정과, 상기 스페이서 폴리의 전면에 식각 블랭킹용 희생 물질을 형성하는 제 2 과정과, 식각 공정을 통해 상기 식각 블랭킹용 희생 물질을 제거하여 상기 스페이서 폴리의 표면을 노출시킴으로써, 상기 메모리 게이트의 측벽 주위에 식각 블랭킹용 희생막을 형성하는 제 3 과정과, 식각 공정을 통해 상기 스페이서 폴리를 제거하여 상기 기판의 표면 일부를 노출시킴으로써, 소오스 정의 영역과 상기 메모리 게이트의 측벽 및 상기 식각 블랭킹용 희생막의 하부 에 형성된 스페이서 폴리를 잔류시키는 제 4 과정과, 상기 식각 블랭킹용 희생막을 제거하여 상기 메모리 게이트의 측면에 선택 게이트를 형성하는 제 5 과정과, 상기 기판의 소정 영역에 소오소/드레인 영역을 형성하고, 컨택 플러그를 통해 상기 소오스/드레인 영역에 각각 연결되는 금속 배선을 형성하는 제 6 과정을 포함하는 비휘발성 메모리 소자 제조 방법을 제공한다.
본 발명은, 메모리 게이트가 형성된 기판의 전면에 스페이서 폴리를 형성하고, 스페이서 폴리의 전면에 식각 블랭킹용 희생막을 형성한 후 에치백 공정을 실시하는 방식으로 선택 게이트를 형성함으로써, 메모리 게이트의 두께를 낮추면서도 선택 게이트(또는 스페이서 폴리 게이트)와 소오스/드레인 간의 브리지를 효과적으로 방지할 수 있다.
본 발명의 기술요지는, 메모리 게이트가 형성된 기판의 전면에 스페이서 폴리를 형성한 후 에치백 공정으로 선택 게이트를 형성하는 전술한 종래 방식과는 달리, 메모리 게이트가 형성된 기판의 전면에 스페이서 폴리를 형성하고, 스페이서 폴리의 전면에 식각 블랭킹용 희생막을 형성한 후 에치백 공정을 실시하는 방식으로 선택 게이트를 형성한다는 것으로, 본 발명은 이러한 기술적 수단을 통해 종래 방식에서의 문제점을 효과적으로 개선할 수 있다.
여기에서, 식각 블랭킹용 희생막으로서는, 예컨대 CVD 산화막(oxide), CVD 질화막(nitride) 등을 이용할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
도 3a 내지 3h는 본 발명에 따라 비휘발성 메모리 소자를 제조하는 주요 공정을 도시한 공정 단면도이다.
도 3a를 참조하면, 기판(302) 상에 소자 분리막(304), 게이트 절연막(306), 메모리 게이트(308) 및 버퍼 산화막(310) 등을 형성하는 각각의 공정은 이 기술분야야 잘 알려진 통상의 방법을 통해 실현할 수 있으므로, 여기에서의 상세한 설명은 생략한다. 여기에서, 게이트 절연막은 산화막-질화막-산화막(ONO)으로 된 다층 구조로 형성될 수 있다.
먼저, CVD 등의 증착 공정을 실시하여 메모리 게이트(308)가 형성된 기판(302)의 전면에 스페이서 폴리(312')를 형성한다. 이러한 스페이서 폴리(312')는, 예컨대 2000 내지 2500Å 두께 범위로 형성될 수 있다.
다음에, CVD 등의 증착 공정을 실시함으로써, 일 예로서 도 3b에 도시된 바아 같이, 스페이서 폴리(312')의 전면에 식각 블랭킹용 희생 물질(314')을 형성하는데, 이러한 식각 블랭킹용 희생 물질(314')로서는, 예컨대 질화막, 산화막 등이 이용될 수 있으며, 그 두께 범위는, 예컨대 200 내지 300Å 정도로 할 수 있다.
이후, 스페이서 폴리(312')의 표면(상부)이 노출될 때까지 에치백(전면 식각) 공정을 실시하여 식각 블랭킹용 희생 물질(314')을 제거함으로써, 일 예로서 도 3c에 도시된 바와 같이, 메모리 게이트(308)의 측벽에 대응하는 스페이서 폴리(312')의 측벽 주위에 식각 블랭킹용 희생막(314)을 형성한다. 즉, 에치백 공정을 통해 제거되지 않고 스페이서 폴리(312')의 측벽에 잔류하는 식각 블랭킹용 희생 물질이 희생막으로서 형성된다.
다시, 버퍼 산화막(310)의 표면이 노출될 때까지 에치백 공정을 실시함으로써, 일 예로서 도 3d에 도시된 바와 같이, 스페이서 폴리(312')의 일부를 제거한다. 이러한 에치백 공정에서 식각 블랭킹용 희생막(314)이 막고 있는 부분은 에치백 공정시 식각 블랭킹용 희생막(314)과 스페이서 폴리(312')의 식각 선택비에 의해 식각이 블랭킹된다. 즉, 에치백 공정을 통해 소오스 정의 영역(두 메모리 게이트 사이 영역)과 메모리 게이트(308)의 측벽 및 식각 블랭킹용 희생막(314)의 하부에 있는 스페이서 폴리를 잔류시킨다.
따라서, 후속하는 공정을 통해 형성될 LDD 스페이서가 형성되는 부분의 폴리 높이가 폴리 형성 두께가 되므로, 스페이서 폴리와 소오스/드레인간의 브리지 발생이 차단된다. 이를 통해, 스페이서 폴리의 숄더(shoulder)의 높이를 높이기 위해 메모리 게이트의 두께를 높게 형성하는 공정 문제를 해결할 수 있다.
한편, 본 발명의 공정 기법은 스페이서 폴리 공정을 이용하는 모든 비휘발성 메모리 소자의 제작에 적용 가능하며, 이러한 공정으로 진행할 경우 기존의 로직 게이트 폴리의 두께를 낮출 수 있기 때문에 게이트 폴리의 소모 문제도 해결할 수 있다.
다음에, 습식 식각 공정을 실시하여 스페이서 폴리(312') 위에 잔류하는 식각 블랭킹용 희생막(314)을 제거함으로써, 일 예로서 도 3e에 도시된 바와 같이, 메모리 게이트(308)의 측면에 버퍼 산화막(310)을 그 사이에 게재하는 선택 게이트(312)를 형성한다. 여기에서, 선택 게이트(312)의 하부에 있는 버퍼 산화막(310)은 게이트 절연막으로서 기능한다.
이어서, 기판(302)의 전면에 포토레지스트를 도포한 후 노광 및 현상 공정을 실시하여 소오스 정의 영역만을 선택적으로 노출시키는 식각 마스크를 형성하고, 버퍼 산화막(310)의 표면이 노출될 때까지 식각 공정을 실시하여 소오스 정의 영역 상에 있는 스페이서 폴리를 완전히 제거한다.
이후, 소오스 이온 주입 공정을 실시함으로써, 일 예로서 도 3f에 도시된 바와 같이, 소오스 영역의 형성을 위한 소오스 이온 주입층(316)을 형성한다.
다시, 기판(302)의 전면에 포토레지스트를 도포한 후 노광 및 현상 공정을 실시하여 드레인 정의 영역만을 선택적으로 노출시키는 식각 마스크를 형성하고, 드레인 이온 주입 공정을 실시함으로써, 일 예로서 도 3g에 도시된 바와 같이, 드레인 영역의 형성을 위한 드레인 이온 주입층(318)을 형성한다. 여기에서, 드레인 이온 주입층(318)은, 로직 소자의 드레인 영역과 동시에 형성될 수 있다.
다음에, 증착 공정 등을 실시하여 기판(302)의 전면에 스페이서 물질(예컨대, 실리콘 질화막 등)을 형성한 후 에치백 공정을 실시함으로써, 메모리 게이트(308)와 선택 게이트(312)의 측벽에 LDD 스페이서(320)를 형성한다.
다시, 메모리 게이트(308), 선택 게이트(312) 및 LDD 스페이서(320)를 이온 주입 마스크로 이용하는 고농도 이온 주입 공정을 실시함으로써, 소오스/드레인 영역(322)을 형성한다.
이후, 증착 공정을 실시하여 기판(302)의 전면에 살리사이드 형성용 금속 물질(예컨대, Ti, TiN, Co, Ni, Pt, W 등)을 형성하고, 소정의 공정 조건 하에서 열처리 공정을 수행하여 하부막과 금속 물질간에 반응을 유발시킴으로써 메모리 게이트(308), 선택 게이트(312) 및 소오스/드레인 영역(322) 상에 형성된 금속 물질을 살리사이드화시키고, 다시 살리사이드화된 부분을 제외한 영역에 있는 금속 물질을 선택 제거함으로써, 메모리 게이트(308), 선택 게이트(312) 및 소오스/드레인 영역(322) 상에만 선택적으로 살리사이드(324)를 형성한다.
여기에서, 소오스/드레인 영역(322)의 형성을 위한 고농도 이온의 주입 공정과 살리사이드 형성 공정은, 로직 소자의 고농도 이온 주입 공정 및 살리사이드 형성 공정과 동시에 수행될 수 있다.
다음에, 증착 공정을 실시하여 기판(302)의 전면에, 예컨대 TEOS(tetra - ethyl - orthosilicate) 등과 같은 절연물질을 소정 두께로 형성하고, CMP 등과 같은 평탄화 공정을 실시함으로써, 메모리 게이트(308)와 선택 게이트(312)를 완전히 매립하는 형태로 후막의 층간 절연막(326)을 형성한다.
다시, 층간 절연막(326) 상에 포토레지스트를 도포한 후 노광 및 현상 공정을 실시하여 컨택 플러그 정의 영역을 선택적으로 노출시키는 식각 마스크를 형성하고, 소오스/드레인 영역(322)의 상부에 형성된 살리사이드(324)의 표면이 노출될 때까지 식각 공정을 실시하여 컨택홀을 형성하며, 스터퍼링 등의 증착 공정을 실시하여 컨택홀에 금속 물질을 매립함으로써 소오스/드레인 영역(322)에 각각 연결되는 컨택 플러그(328)를 형성한다.
마지막으로, 스터퍼링 등의 증착 공정과 식각 마스크를 이용하는 식각 공정을 실시하여 컨택 플러그(328) 상에 금속 배선(330)을 형성함으로써, 일 예로서 도 3h에 도시된 바와 같이, 비휘발성 메모리 소자를 완성한다.
이상의 설명에서는 본 발명의 바람직한 실시 예들을 제시하여 기재하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 쉽게 알 수 있을 것이다.
도 1은 종래 방법에 따라 제조한 비휘발성 메모리 소자의 단면도,
도 2는 종래 방법에 따라 제조한 메모리 셀의 일부 단면도,
도 3a 내지 3h는 본 발명에 따라 비휘발성 메모리 소자를 제조하는 주요 공정을 도시한 공정 단면도.
＜도면의 주요부분에 대한 부호의 설명＞
302 : 기판 304 : 소자 분리막
306 : 게이트 절연막 308 : 메모리 게이트
310 : 버퍼 산화막 312 : 선택 게이트
314 : 식각 블랭킹용 희생막 320 : LDD 스페이서
322 : 소오스/드레인 영역 324 : 살리사이드
326 : 층간 절연막 328 : 컨택 플러그
330 : 금속 배선

Claims (12)

  1. 메모리 게이트와 선택 게이트를 갖는 비휘발성 메모리 소자를 제조하는 방법으로서,
    상기 메모리 게이트가 형성된 기판의 전면에 스페이서 폴리를 형성하는 제 1 과정과,
    상기 스페이서 폴리의 전면에 식각 블랭킹용 희생 물질을 형성하는 제 2 과정과,
    식각 공정을 통해 상기 식각 블랭킹용 희생 물질을 제거하여 상기 스페이서 폴리의 표면을 노출시킴으로써, 상기 메모리 게이트의 측벽 주위에 식각 블랭킹용 희생막을 형성하는 제 3 과정과,
    식각 공정을 통해 상기 스페이서 폴리를 제거하여 상기 기판의 표면 일부를 노출시킴으로써, 소오스 정의 영역과 상기 메모리 게이트의 측벽 및 상기 식각 블랭킹용 희생막의 하부에 형성된 스페이서 폴리를 잔류시키는 제 4 과정과,
    상기 식각 블랭킹용 희생막을 제거하여 상기 메모리 게이트의 측면에 선택 게이트를 형성하는 제 5 과정과,
    상기 기판의 소정 영역에 소오소/드레인 영역을 형성하고, 컨택 플러그를 통해 상기 소오스/드레인 영역에 각각 연결되는 금속 배선을 형성하는 제 6 과정
    을 포함하는 비휘발성 메모리 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 스페이서 폴리의 두께는, 2000 내지 2500Å 범위인 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  3. 제 1 항에 있어서,
    상기 식각 블랭킹용 희생 물질은, 질화막인 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  4. 제 1 항에 있어서,
    상기 식각 블랭킹용 희생 물질은, 산화막인 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 식각 블랭킹용 희생 물질은, CVD 공정을 통해 형성되는 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  6. 제 5 항에 있어서,
    상기 식각 블랭킹용 희생 물질의 두께는, 200 내지 300Å 범위인 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  7. 제 1 항에 있어서,
    상기 식각 블랭킹용 희생 물질의 제거를 위한 식각 공정은, 에치백 공정인 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
    특징으로 하는 비휘발성 메모리 소자 제조 방법.
  8. 제 1 항에 있어서,
    상기 스페이서 폴리의 제거를 위한 식각 공정은, 에치백 공정인 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  9. 제 1 항에 있어서,
    상기 식각 블랭킹용 희생막의 제거 공정은, 습식 식각 공정인 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  10. 제 1 항에 있어서,
    상기 제 6 과정은,
    상기 소오스 정의 영역에 형성된 스페이서 폴리를 제거한 후 이온 주입 공정을 실시하여 소오스 이온 주입층을 형성하는 과정과,
    드레인 정의 영역을 선택 오픈시킨 후 이온 주입 공정을 실시하여 드레인 이온 주입층을 형성하는 과정과,
    상기 메모리 게이트의 측벽과 상기 선택 게이트의 측벽에 LDD 스페이서를 형 성하는 과정과,
    상기 소오스 및 드레인 이온 주입층에 고농도 이온을 주입함으로써, 소오스/드레인 영역을 형성하는 과정과,
    상기 메모리 게이트, 선택 게이트 및 소오스/드레인 영역의 상부에 살리사이드를 형성하는 과정과,
    상기 기판의 전면에 층간 절연막을 형성하는 과정과,
    상기 층간 절연막의 일부를 선택 제거하여 상기 소오스/드레인 영역의 상부에 각각 연결되는 상기 컨택 플러그 및 금속 배선을 형성하는 과정
    을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  11. 제 10 항에 있어서,
    상기 드레인 이온 주입층은, 로직 소자의 드레인 영역과 동시에 형성되는 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
  12. 제 10 항에 있어서,
    상기 고농도 이온의 주입과 살리사이드의 형성은, 로직 소자의 고농도 이온 주입 및 살리사이드 형성과 동시에 수행되는 것을 특징으로 하는 비휘발성 메모리 소자 제조 방법.
KR1020080134183A 2008-12-26 2008-12-26 비휘발성 메모리 소자 제조 방법 KR20100076225A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080134183A KR20100076225A (ko) 2008-12-26 2008-12-26 비휘발성 메모리 소자 제조 방법
US12/632,155 US20100164019A1 (en) 2008-12-26 2009-12-07 Method of manufacturing nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080134183A KR20100076225A (ko) 2008-12-26 2008-12-26 비휘발성 메모리 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20100076225A true KR20100076225A (ko) 2010-07-06

Family

ID=42283840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080134183A KR20100076225A (ko) 2008-12-26 2008-12-26 비휘발성 메모리 소자 제조 방법

Country Status (2)

Country Link
US (1) US20100164019A1 (ko)
KR (1) KR20100076225A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853768B1 (en) * 2013-03-13 2014-10-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating MONOS semiconductor device
US9048316B2 (en) * 2013-08-29 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory structure and method of forming the same
US9466496B2 (en) * 2013-10-11 2016-10-11 Cypress Semiconductor Corporation Spacer formation with straight sidewall
CN111192877B (zh) * 2018-11-14 2021-02-19 合肥晶合集成电路股份有限公司 一种非易失性存储器及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981324A (en) * 1996-10-23 1999-11-09 Samsung Electronics Co., Ltd. Methods of forming integrated circuits having memory cell arrays and peripheral circuits therein
US6091104A (en) * 1999-03-24 2000-07-18 Chen; Chiou-Feng Flash memory cell with self-aligned gates and fabrication process
KR100437470B1 (ko) * 2001-01-31 2004-06-23 삼성전자주식회사 플래쉬 메모리 셀을 갖는 반도체 장치 및 그 제조 방법
DE60231083D1 (de) * 2001-08-06 2009-03-19 Nxp Bv Herstellungsverfahren in Spacer-Technik für einen Festwertspeichertransistor mit Auswahlgate an einer Seite eines Kontrollgate-Floating-Gate-Stapels
TW536790B (en) * 2002-06-12 2003-06-11 Powerchip Semiconductor Corp A manufacturing method of flash memory
JP2005116970A (ja) * 2003-10-10 2005-04-28 Toshiba Corp 不揮発性半導体記憶装置
JP2006120758A (ja) * 2004-10-20 2006-05-11 Nec Electronics Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
TWI263310B (en) * 2005-09-28 2006-10-01 Powerchip Semiconductor Corp Non-volatile memory and fabricating method thereof

Also Published As

Publication number Publication date
US20100164019A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
US7906396B1 (en) Flash memory and method of fabricating the same
US7262093B2 (en) Structure of a non-volatile memory cell and method of forming the same
US7888804B2 (en) Method for forming self-aligned contacts and local interconnects simultaneously
US7928494B2 (en) Semiconductor device
KR20100076225A (ko) 비휘발성 메모리 소자 제조 방법
US9123579B2 (en) 3D memory process and structures
US20070032006A1 (en) Fabrication method of flash memory
KR100835426B1 (ko) 노아 형 로직 컴패터블 플랫 셀 마스크 롬의 제작 방법
US20060148198A1 (en) Method for forming device isolation region in semiconductor device
US7635626B2 (en) Method of manufacturing dynamic random access memory
TWI469269B (zh) 嵌入式快閃記憶體之字元線的製造方法
KR100672717B1 (ko) 비휘발성 메모리 장치의 제조방법
CN111653570B (zh) 闪存器件的制造方法
CN116314234B (zh) 半导体器件的制作方法以及cmos图像传感器
JP2010129740A (ja) 不揮発性半導体記憶装置およびその製造方法
KR20090099402A (ko) 반도체 소자의 형성 방법
KR100672120B1 (ko) 플래시 메모리 소자의 게이트 형성 방법
JP2005183916A (ja) フラッシュ素子の製造方法
KR100559996B1 (ko) 플래시 메모리 제조 방법
KR20100076226A (ko) 반도체 소자 제조 방법
US9431406B1 (en) Semiconductor device and method of forming the same
US20050186735A1 (en) Method for fabricating memory device
US20080305594A1 (en) Method for fabricating non-volatile memory
US9269583B1 (en) Method for fabricating memory device
KR101102976B1 (ko) 마스크롬의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid