CN112397391B - 半导体器件结构、闪存器件的制作方法 - Google Patents
半导体器件结构、闪存器件的制作方法 Download PDFInfo
- Publication number
- CN112397391B CN112397391B CN202011282736.4A CN202011282736A CN112397391B CN 112397391 B CN112397391 B CN 112397391B CN 202011282736 A CN202011282736 A CN 202011282736A CN 112397391 B CN112397391 B CN 112397391B
- Authority
- CN
- China
- Prior art keywords
- word line
- layer
- silicon nitride
- oxide layer
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 21
- 239000004065 semiconductor Substances 0.000 title abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 69
- 229920005591 polysilicon Polymers 0.000 claims abstract description 59
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 53
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 42
- 230000005641 tunneling Effects 0.000 claims abstract description 18
- 230000001681 protective effect Effects 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 239000000126 substance Substances 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 141
- 238000010586 diagram Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 206010010144 Completed suicide Diseases 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本申请公开了一种半导体器件结构、闪存器件的制作方法，涉及半导体制造领域。该闪存器件的制作方法包括：在衬底上依次形成隧穿氧化层、浮栅层、ONO结构、控制栅层；在控制栅层表面形成氮化硅层；在氮化硅层中形成栅极窗口；在栅极窗口内形成字线限位侧墙；去除栅极窗口下方未被字线限位侧墙覆盖的控制栅层、ONO结构、浮栅层、隧穿氧化层，并形成字线结构；对字线多晶硅的顶部进行回刻蚀，令刻蚀后的字线多晶硅顶部低于字线限位侧墙的顶部且高于字线侧墙；通过CVD工艺沉积字线保护氧化层，并进行CMP处理；解决了源漏自对准刻蚀后字线表面存在大量缺陷的问题；达到了改善字线多晶硅顶部的均匀性，提高闪存器件性能的效果。
Description
技术领域
本申请涉及半导体制造领域，具体涉及一种半导体器件结构、闪存器件的制作方法。
背景技术
闪存器件作为一种非易失性半导体存储器件，具有高速、高密度、断电后仍能保持数据的特点，被广泛应用于手机、笔记本电脑、U盘等各类电子产品中。
在嵌入式闪存的工艺制程中，形成字线结构之后，进行字线结构外侧控制栅的刻蚀之前，会在字线多晶硅的顶部形成氧化硅层，利用氧化硅层在控制栅刻蚀过程中，对字线多晶硅进行保护。
然而，在传统字线多晶硅氧化工艺中，字线多晶硅由于不同晶向的氧化速率不同，以及氧化的横向膨胀而受到字线多晶硅两侧氧化层的挤压，顶部会出现隆起现象，令字线多晶硅顶部的氧化层的均匀性差。经过源漏自对准刻蚀之后，字线多晶硅顶部氧化层薄的地方，因氧化层被刻穿而伤到字线多晶硅，字线多晶硅顶部氧化层厚的地方会有氧化物残留，导致字线多晶硅顶部会存在大量缺陷，影响后续工艺中金属硅化物的生长。
发明内容
为了解决相关技术中的问题，本申请提供了一种半导体器件结构、闪存器件的制作方法。
第一方面，本申请实施例提供了一种闪存器件的制作方法，该方法包括：
在衬底上依次形成隧穿氧化层、浮栅层、ONO结构、控制栅层；
在控制栅层表面形成氮化硅层；
通过光刻和刻蚀工艺在氮化硅层中形成栅极窗口；
在氮化硅层的栅极窗口内形成两个字线限位侧墙；
去除栅极窗口下方未被字线限位侧墙覆盖的控制栅层、ONO结构、浮栅层、隧穿氧化层，并形成字线结构，字线结构包括字线侧墙和字线多晶硅；
对字线多晶硅的顶部进行回刻蚀，令刻蚀后的字线多晶硅顶部低于字线限位侧墙的顶部且高于字线侧墙；
通过CVD工艺沉积字线保护氧化层，并进行CMP处理。
可选的，通过CVD工艺沉积字线保护氧化层，并进行CMP处理之后，该方法还包括：
通过热炉管在衬底表面形成一层氮化硅。
可选的，对字线多晶硅的顶部进行回刻蚀，包括：
利用包含HBr和O2的刻蚀气体对字线多晶硅的顶部进行回刻蚀；
刻蚀气体对多晶硅的刻蚀速率大于刻蚀气体对氮化硅和氧化硅的刻蚀速率。
可选的，利用热炉管生长氮化硅的工艺温度为760℃。
可选的，ONO结构由氧化层、氮化硅层、氧化层堆叠构成。
第二方面，本申请实施例提供了一种半导体器件结构，包括衬底、隧穿氧化层、浮栅层、ONO结构、控制栅层；
隧穿氧化层位于衬底的表面，浮栅层位于隧穿氧化层的表面，ONO结构位于浮栅层的表面，控制栅层位于ONO结构的表面；
字线多晶硅的下段设置在浮栅层、ONO结构、控制栅层之间；
字线多晶硅的上段两侧设置有字线限位侧墙，字线限位侧墙设置在控制栅层的表面；
字线多晶硅的顶部设置有字线保护氧化层，字线保护氧化层的底面位于字线限位侧墙之间，且字线保护氧化层的底面高于字线侧墙；
字线侧墙设置在字线多晶硅的外侧，且设置在字线限位侧墙的内侧；
字线限位侧墙外侧设置有氮化硅层，氮化硅层位于控制栅层的表面。
可选的，氮化硅层被字线保护氧化层覆盖。
可选的，ONO结构由氧化层、氮化硅层、氧化层堆叠构成。
本申请技术方案，至少包括如下优点：
本申请实施例提供的闪存器件的制作方法，通过在衬底上依次形成隧穿氧化层、浮栅层、ONO结构、控制栅层；在控制栅层表面形成氮化硅层；通过光刻和刻蚀工艺在氮化硅层中形成栅极窗口；在氮化硅层的栅极窗口内形成两个字线限位侧墙；去除栅极窗口下方未被字线限位侧墙覆盖的控制栅层、ONO结构、浮栅层、隧穿氧化层，并形成字线结构；对字线多晶硅的顶部进行回刻蚀，令刻蚀后的字线多晶硅顶部低于字线限位侧墙的顶部且高于字线侧墙；通过CVD工艺沉积字线保护氧化层，并进行CMP处理；解决了目前闪存器件源漏自对准刻蚀后字线表面存在大量缺陷，影响金属硅化物在字线顶部形成的问题；达到了改善源漏自对准刻蚀后字线多晶硅顶部的均匀性，提高闪存器件性能的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种闪存器件的制作方法的流程图；
图2是本申请实施例提供的一种闪存器件的制作方法的实施示意图；
图3是本申请实施例提供的一种闪存器件的制作方法的实施示意图；
图4是本申请实施例提供的一种闪存器件的制作方法的实施示意图；
图5是本申请实施例提供的一种闪存器件的制作方法的实施示意图；
图6是本申请实施例提供的一种闪存器件的制作方法的实施示意图；
图7是本申请实施例提供的一种闪存器件的结构示意图；
图8是本申请实施例提供的一种闪存器件的结构示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
如图1所示，其示出了本申请实施例提供的一种闪存器件的制作方法的流程图，该方法至少包括如下步骤：
步骤101，在衬底上依次形成隧穿氧化层、浮栅层、ONO结构、控制栅层。
在衬底上形成隧穿氧化；在隧穿氧化层表面形成浮栅层，浮栅层用于制作闪存器件的浮栅；在浮栅层表面形成ONO结构；在ONO结构表面形成控制栅层，控制栅层用于制作闪存器件的控制栅。
ONO结构由氧化层(Oxide)、氮化硅层(Nitride)、氧化层(Oxide)堆叠构成。
步骤102，在控制栅层表面形成氮硅层。
在制作闪存器件的字线结构的过程中，需要在控制栅层上方形成氮化硅层。
步骤103，通过光刻和刻蚀工艺在氮化硅层中形成栅极窗口。
在氮化硅层表面涂布光刻胶，通过带有栅极窗口图案的掩膜版进行曝光，显影后，光刻胶层中形成栅极窗口图案，根据栅极窗口图案刻蚀光刻胶层下方的氮化硅层，在氮化硅层中形成栅极窗口。
步骤104，在氮化硅层的栅极窗口内形成两个字线限位侧墙。
在衬底上沉积氧化层，并对氧化层进行回刻蚀，在栅极窗口内形成2个字线限位侧墙。
如图2所示，衬底11上方依次为隧穿氧化层12、浮栅层13、ONO结构14、控制栅层15；氮化硅层16位于控制栅层15的表面，氮化硅层16中的栅极窗口10内形成有2个字线限位侧墙17，利用字线限位侧墙定义字线的大小。字线限位侧墙17位于控制栅层15的上方。
步骤105，去除栅极窗口下方未被字线限位侧墙覆盖的控制栅层、ONO结构、浮栅层、ONO结构、浮栅层、隧穿氧化层，并形成字线结构。
字线结构包括字线侧墙和字线多晶硅。
可选的，字线侧墙由氮化硅层、氧化物层、氮化硅层组成。
在形成字线侧墙后，沉积字线多晶硅，并进行CMP处理。由于在后续工艺中，还需要对字线多晶硅的顶部进行回刻蚀，本申请实施例中经过CMP处理的字线多晶硅表面可以高出氮化硅层，也可以与氮化硅层的顶部在同一平面。
如图3所示，衬底11上形成了字线结构，字线结构包括字线侧墙21和字线多晶硅18。
步骤106，对字线多晶硅的顶部进行回刻蚀，令刻蚀后的字线多晶硅顶部低于字线限位侧墙的顶部且高于字线侧墙。
通过对字线多晶硅的顶部进行回刻蚀，降低字线多晶硅高度；在字线多晶硅的刻蚀过程中，字线限位侧墙和氮化硅基本不被刻蚀消耗。如图4所示，在字线多晶硅18刻蚀完成后，字线多晶硅18的顶部低于字线限位侧墙17的顶部，字线多晶硅18的顶部高于字线侧墙21的顶部，字线限位侧墙17之间形成一个空间，该空间用于在后续步骤中形成用于保护字线多晶硅18顶部的字线保护氧化层。
步骤107，通过CVD工艺沉积字线保护氧化层，并进行CMP处理。
如图5所示，字线多晶硅18的顶部形成了字线保护氧化层19。字线保护氧化层19的底部在字线侧墙的上方。
需要说明的是，经过CMP处理的字线保护氧化层19的顶部可以高于氮化硅层16，也可以与氮化硅层16的顶部在同一平面。
综上所述，本申请实施例提供的闪存器件的制作方法，在沉积字线多晶硅后，对字线多晶硅的顶部进行回刻蚀，令字线限位侧墙之间形成一定空间，该空间被后续的形成字线保护氧化层填充，字线保护氧化层的厚度增加，且通过CVD方式沉积字线保护氧化层，字线保护氧化层的均匀性更好，在进行闪存器件的源漏自对准刻蚀过程中，字线保护层能够更好地保护字线多晶硅的顶部，解决了目前闪存器件源漏自对准刻蚀后字线表面存在大量缺陷，影响金属硅化物在字线顶部形成的问题；达到了改善源漏自对准刻蚀后字线多晶硅顶部的均匀性，提高闪存器件性能的效果。
在基于图1所示实施例的可选实施例中，在上述步骤107，即步骤“通过CVD工艺沉积字线保护氧化层，并进行CMP处理”之后，该方法还包括如下步骤：
步骤108，通过热炉管在衬底表面形成一层氮化硅。
将形成有字线保护氧化层的衬底送入热炉管中，形成一层氮化硅20，如图6所示。
在一个例子中，利用热炉管生长氮化硅的工艺温度为760℃。
氮化硅层20作为保护层。
热炉管生长氮化硅20时的高温对字线保护氧化层有退火作用，提升了字线保护氧化层的质量。
在基于图1所示实施例的可选实施例中，上述步骤106，即，步骤“对字线多晶硅的顶部进行回刻蚀，令刻蚀后的字线多晶硅顶部低于字线限位侧墙的顶部且高于字线侧墙”，可以通过如下方式实现：
步骤1061，利用包含HBr和O2的刻蚀气体对字线多晶硅的顶部进行回刻蚀。
刻蚀气体对多晶硅的刻蚀速率大于刻蚀气体对氮化硅和氧化硅的刻蚀速率。
在对字线多晶硅的顶部进行回刻蚀的过程中，多晶硅的刻蚀速率大于氮化硅和氧化硅的刻蚀速率，可以保证字线多晶硅顶部的高度降低，而字线限位侧墙和字线限位侧墙外侧的氮化硅层的高度不降低，不会影响到闪存器件的后续工艺制程。
在对闪存器件进行源漏自对准刻蚀后，在闪存器件区域得到的器件结构如图7所示，字线保护氧化层被刻蚀去除，字线限位侧墙17和字线多晶硅18被调整为相同的高度，字线多晶硅18的顶部平整性更好；字线多晶硅18顶部形成的金属硅化物23的均匀性也更好，如图8所示。
本申请另一实施例提供了一种半导体器件结构，该半导体器件结构形成于闪存器件的制造过程中，如图5所示，该半导体器件结构包括衬底11、隧穿氧化层12、浮栅层13、ONO结构14、控制栅层15。
隧穿氧化层12位于衬底11的表面，浮栅层13位于隧穿氧化层12的表面，ONO结构位于浮栅层13的表面，控制栅层14位于ONO结构的表面。
字线多晶硅18的下段设置在堆叠的浮栅层13、ONO结构14、控制栅层15之间。
字线多晶硅18的上段两侧设置有字线限位侧墙17，字线限位侧墙17设置在控制栅层15的表面。
字线多晶硅18的顶部设置有字线保护氧化层19，字线保护氧化层19的地面位于字线限位侧墙17之间，且字线保护氧化层19的底面高于字线侧墙21。
字线侧墙21设置在字线多晶硅18的外侧，且设置在所述字线限位侧墙17的内侧。
字线限位侧墙17的外侧设置有氮化硅层16，氮化硅层16位于控制栅层15的表面。
字线保护氧化层18通过CVD工艺沉积形成。
可选的，字线保护氧化层18的顶部与氮化硅层16的顶部在同一高度平面。
可选的，氮化硅层16被字线保护氧化层覆盖。
ONO结构14由氧化层、氮化硅层、氧化层堆叠构成。
通过形成如图5所示的半导体器件结构，在闪存器件的源漏自对准刻蚀之后，可以令闪存器件的字线多晶硅顶部保持较好的平整度，令后续形成的金属硅化物均匀性良好，提升闪存器件的性能。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (4)
1.一种闪存器件的制作方法，其特征在于，所述方法包括：
在衬底上依次形成隧穿氧化层、浮栅层、ONO结构、控制栅层；
在所述控制栅层表面形成氮化硅层；
通过光刻和刻蚀工艺在所述氮化硅层中形成栅极窗口；
在所述氮化硅层的栅极窗口内形成两个字线限位侧墙；
去除所述栅极窗口下方未被所述字线限位侧墙覆盖的控制栅层、ONO结构、浮栅层、隧穿氧化层，并形成字线结构，所述字线结构包括字线侧墙和字线多晶硅；
对所述字线多晶硅的顶部进行回刻蚀，令刻蚀后的字线多晶硅顶部低于所述字线限位侧墙的顶部且高于所述字线侧墙；
通过CVD工艺沉积字线保护氧化层，并进行CMP处理，所述字线保护氧化层覆盖所述字线多晶硅和所述字线限位侧墙外侧的氮化硅层；
通过热炉管在所述字线保护氧化层和所述字线限位侧墙外侧的氮化硅层上形成一层氮化硅；
对闪存器件进行源漏自对准刻蚀，其中，所述字线保护氧化层被刻蚀去除，字线限位侧墙和字线多晶硅被调整为相同的高度。
2.根据权利要求1所述的方法，其特征在于，所述对所述字线多晶硅的顶部进行回刻蚀，包括：
利用包含HBr和的刻蚀气体对所述字线多晶硅的顶部进行回刻蚀；
所述刻蚀气体对多晶硅的刻蚀速率大于所述刻蚀气体对氮化硅和氧化硅的刻蚀速率。
3.根据权利要求1所述的方法，其特征在于，利用热炉管生长氮化硅的工艺温度为760℃。
4.根据权利要求1所述的方法，其特征在于，所述ONO结构由氧化层、氮化硅层、氧化层堆叠构成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011282736.4A CN112397391B (zh) | 2020-11-17 | 2020-11-17 | 半导体器件结构、闪存器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011282736.4A CN112397391B (zh) | 2020-11-17 | 2020-11-17 | 半导体器件结构、闪存器件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112397391A CN112397391A (zh) | 2021-02-23 |
| CN112397391B true CN112397391B (zh) | 2022-10-28 |
Family
ID=74601103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011282736.4A Active CN112397391B (zh) | 2020-11-17 | 2020-11-17 | 半导体器件结构、闪存器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112397391B (zh) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426826B (zh) * | 2013-08-22 | 2016-09-28 | 上海华虹宏力半导体制造有限公司 | 闪存单元及其形成方法 |
| CN111696991B (zh) * | 2020-07-15 | 2022-10-04 | 华虹半导体(无锡)有限公司 | Nord闪存及其制作方法 |
-
2020
- 2020-11-17 CN CN202011282736.4A patent/CN112397391B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112397391A (zh) | 2021-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100530660C (zh) | 半导体器件和半导体器件的制造方法 | |
| US8319273B2 (en) | Self-aligned charge storage region formation for semiconductor device | |
| CN111129020A (zh) | 闪存器件的制作方法 | |
| US8829644B2 (en) | Nonvolatile memory device and method of manufacturing the same | |
| CN112670290B (zh) | 存储器件的形成方法 | |
| CN112259541B (zh) | Nord闪存的制作方法 | |
| KR20130025204A (ko) | 반도체 장치 및 이의 제조 방법 | |
| CN101335246B (zh) | 制造闪速存储器件的方法 | |
| KR101386430B1 (ko) | 반도체 소자의 제조방법 | |
| TW405265B (en) | Flash memory structure and its manufacture method | |
| CN111653481B (zh) | 存储器件的制备方法 | |
| JP4834304B2 (ja) | 半導体素子の製造方法 | |
| CN112397391B (zh) | 半导体器件结构、闪存器件的制作方法 | |
| US6906377B2 (en) | Flash memory cell and fabrication thereof | |
| TWI249223B (en) | Spacer for a split gate flash memory cell and a memory cell employing the same | |
| US20160013062A1 (en) | Methods of manufacturing semiconductor devices including variable width floating gates | |
| US7535050B2 (en) | Memory structure with high coupling ratio | |
| US6905930B2 (en) | Memory device and fabrication method thereof | |
| CN112185971A (zh) | 闪存器件的制造方法 | |
| JP2004172567A (ja) | 半導体素子の製造方法 | |
| CN111653570B (zh) | 闪存器件的制造方法 | |
| KR20070065482A (ko) | 불 휘발성 메모리의 플로팅 게이트 형성 방법 | |
| TW200903732A (en) | Method for manufacturing flash memory | |
| JP4820978B2 (ja) | 半導体集積回路デバイスの製造方法 | |
| CN115548021A (zh) | 闪存器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |