CN101335246B - 制造闪速存储器件的方法 - Google Patents
制造闪速存储器件的方法 Download PDFInfo
- Publication number
- CN101335246B CN101335246B CN2008101278165A CN200810127816A CN101335246B CN 101335246 B CN101335246 B CN 101335246B CN 2008101278165 A CN2008101278165 A CN 2008101278165A CN 200810127816 A CN200810127816 A CN 200810127816A CN 101335246 B CN101335246 B CN 101335246B
- Authority
- CN
- China
- Prior art keywords
- dielectric film
- semiconductor substrate
- grid
- slider
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 52
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 150000004767 nitrides Chemical class 0.000 claims description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 20
- 229910021332 silicide Inorganic materials 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 230000001413 cellular effect Effects 0.000 claims description 12
- 238000006396 nitration reaction Methods 0.000 claims description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 238000003860 storage Methods 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种制造闪速存储器件的方法，其防止在形成层间介电薄膜时产生空隙。该方法可以包括在半导体衬底上形成栅极，然后在该半导体衬底上顺序地堆叠第一介电薄膜和第二介电薄膜，然后通过进行第一蚀刻过程在所述栅极侧壁上形成包括第一介电薄膜图案和第二介电薄膜图案的第一隔离体，然后在该半导体衬底中形成源区和漏区，然后去除该第二介电薄膜，然后在该半导体衬底上顺序地堆叠第三电质薄膜和第四介电薄膜，然后通过进行第二蚀刻过程在栅极侧壁上形成包括第一介质图案和第三介质图案的第二隔离体，然后在包括栅极和第二隔离体的半导体衬底上形成层间介电薄膜。
Description
本申请基于35U.S.C.§119要求韩国专利申请第10-2007-0062648号(于2007年6月26日提交)的优先权，其全部内容以引用方式结合于此作为参考。
技术领域
本发明涉及一种半导体器件，更具体地，本发明涉及一种制造闪速存储器件的方法。
背景技术
闪速存储器件是一种非易失性存储介质，即使在断电时，存储在其中的数据也不会丢失。当进行诸如录音，读取以及删除等操作时，具有高处理速度的闪速存储器件是有利的。因此，闪速存储器件已经广泛用于个人电脑(PC)、机顶盒、打印机以及网络服务器等基本输入输出系统(Bios)的数据存储。近来，闪速存储器件已被广泛应用于诸如数码相机以及蜂窝式移动电话的器件中。
然而，随着闪速存储器件变得更加高度集成，闪速存储器件的元胞(unit cell)的尺寸减小，形成元胞的栅极区域之间的空间间隔也随之同样减小，从而在形成金属线时会产生空隙(void)。
发明内容
本发明的具体实施方式涉及一种制造存储器件的方法，其用于在形成层间介电薄膜(interlayer dielectric film)时防止空隙的产生。
本发明的具体实施方式涉及一种制造闪速存储器件的方法，包括下列步骤中的至少一个：在半导体衬底上和/或上方形成栅极；然后在该半导体衬底上和/或上方顺序地堆叠第一介电薄膜和第二介电薄膜，且通过第一蚀刻过程在该栅极的侧壁上和/或上方形成第一介质图案和第二介电图案；然后在该半导体衬底上和/或上方形成源区和漏区；然后在该半导体衬底上和/或上方除去第二介质图案并形成第三介电薄膜；然后在该第三介电薄膜上进行第二蚀刻过程，从而在该栅极侧壁上和/或上方的第一介电图案和第三介电图案中形成隔离体(spacer)；然后在形成有栅极和隔离体的半导体衬底上和/或上方形成层间介电薄膜。
本发明的具体实施方式涉及一种方法，包括下列步骤中的至少一个：在半导体衬底上形成栅极；然后在该半导体衬底上顺序地堆叠第一介电薄膜和第二介电薄膜；然后通过实施第一蚀刻过程，在该栅极的侧壁上形成包括第一介电薄膜图案和第二介电薄膜图案的第一隔离体；然后在该半导体衬底中形成源区和漏区；然后除去第二介电薄膜；然后在该半导体衬底上顺序地堆叠第三介电薄膜和第四介电薄膜；然后通过实施第二蚀刻过程，在栅极侧壁上形成包括第一介电图案和第三介电图案的第二隔离体；然后在包括栅极和第二隔离体的半导体衬底上形成层间介电薄膜。
本发明的具体实施方式涉及一种方法，包括下列步骤中的至少一个：在半导体衬底的单元区(cell area)中形成多个栅极并在该半导体衬底的周边区(peripheral area)中形成栅电极；然后在该栅极及栅电极的侧壁上形成包括第一介电层与第二介电层的第一隔离体；然后在该半导体衬底中形成源/漏区；然后除去第二介电层以暴露第一介电层；然后在该栅极和栅电极的侧壁上形成包括第一介电层和第三介电层的第二隔离体。
本发明的具体实施方式涉及一种方法，包括下列步骤中的至少一个：在半导体衬底上形成间隔的栅极；然后在栅极的侧壁上形成包括第一氧化层(氧化物层)和第一氮化层(氮化物层)的第一隔离体；然后在该半导体衬底中形成源/漏区；然后除去第一氮化层以使第一氧化层暴露；然后在栅极的侧壁上形成包括第一氧化层和第二氮化层的第二隔离体；以及然后在栅极以及源/漏区上形成硅化物层；然后在包括栅极、硅化物层和第二隔离体的半导体衬底上形成层间介电薄膜；然后形成透过层间介电薄膜延伸并且电连接到栅极、栅电极以及源/漏区的接触插塞(contact plug)。
附图说明
图1到图11示出了根据具体实施方式制造闪速存储器件的方法。
具体实施方式
如图1所示，在具有单元区域(cell region)或区以及周边区域(peri region)或区的半导体衬底10上和/或上方形成栅电极18和栅极20。在单元区中，可以形成包括第一栅极氧化膜(氧化物薄膜)11、浮栅12、介电薄膜14以及控制栅极16的栅极20。在周边区中，形成第二栅极氧化膜17以及栅电极18。浮栅12、控制电极16和栅电极18可以由多晶硅制成。可以形成用于使浮栅12与控制栅极16绝缘的具有氧化物-氮化物-氧化物(ONO)结构的介电薄膜14。当控制电极16用于将偏压激发电子(bias voltage excitingelectron)施加到在其下方形成的浮栅12以充电或释放该电子时，浮栅12可以用于存储数据。
如图2所示，然后可在包括栅极20和栅电极18的半导体衬底10上和/或上方形成隔离体薄膜34。可以通过顺序地堆叠第一氧化膜30和第一氮化膜(氮化物薄膜)32形成隔离体薄膜34。第一氧化膜30可以由原硅酸四乙酯(TEOS)形成并具有范围在
到
之间的厚度。第一氮化膜32可由氮化硅(SiN)形成并具有范围在
到之间的厚度。
如图3所示，然后可使在双层结构中形成的隔离体膜34经受蚀刻处理从而在栅极20和栅电极18的侧壁上形成由第一氧化膜图案39和第一氮化膜图案38组成的第一隔离体。例如，可以形成直接紧靠(against)在栅极20和栅电极18的侧壁并且也在半导体衬底10上和/或上方的第一氧化薄膜图案39。在第一氧化膜图案39上和/或上方可以形成第一氮化膜图案38。
如图4所示，然后利用第一氮化膜图案38作为掩膜进行离子注入过程以形成作为半导体衬底10中的高浓度杂质区或区域的源/漏区42。
如图5所示，然后可在实施离子注入过程之后除去第一氮化膜图案38。可通过实施湿法蚀刻过程来除去第一氮化膜图案38。湿法蚀刻工艺可以包括磷酸(H3PO4)。在形成层间介电薄膜之前，除去第一氮化膜图案38使得充分地保护(secure)单元区中形成的栅极20之间的空间间隔成为可能。因此，当顺序地形成层间介电薄膜时，可以防止产生空隙并且可以充分地保护用于形成之后接触的处理边缘(process margin)。此外，根据除去的第一氮化膜图案38的厚度，可以减小栅极20之间的空间间隔，从而可以提高器件集成度。
如图6所示，然后在包括单元区中的栅极20和周边区中的栅电极18的半导体衬底10上和/或上方形成第二氮化膜50。第二氮化膜50可以由氮化硅(SiN)制成并且具有范围在
到
之间的厚度。第二氮化膜50可以用于防止产生由随后通过自对准硅化物(salicide)处理在第一氧化膜图案39上和/上方形成自对准多晶硅化物导致的异常器件性能。由于在除去第一氮化膜图案38的过程中，对于控制想要保持的氮化物膜的预定量还存在工艺限制(process limit)，所以在随后的处理中进行再沉积是更稳定可靠的方法。
如图7所示，可以在第二氮化膜50上和/或上方形成第二氧化膜55。第二氧化膜55可以由TEOS制成并且具有范围在到
之间的厚度。
如图8所示，然后可以在第二氧化膜55和第二氮化膜50上进行蚀刻过程，从而形成由紧靠(against)栅极20和栅电极18侧壁的第一氧化膜图案39和第二氮化膜图案52组成的第二隔离体54。在蚀刻过程中，在栅极20、栅电极18和源/漏区42上和/或上方形成的部分第二氮化膜50和全部第二氧化膜55被除去。
如图9所示，然后可将硅化物形成金属(silicide-forming metal)57沉积在包括单元区中形成的栅极20、周边区中形成的栅电极18、隔离体54和第一氧化膜图案39的半导体衬底10上和/或上方。硅化物形成金属57可以由钴(Co)制成。
如图1O所示，然后可以在半导体衬底10上和/或上方实施退火过程以诱发硅和金属之间的反应，从而分别在栅极20、栅电极18和源/漏区42的最上表面上和/或上方同时形成金属硅化物层59。经过该退火过程，可以仅在金属接触硅和多晶硅区域中形成金属硅化物层59。结果，由于金属和硅化物之间的反应被阻断，在其他区域不会形成金属硅化物层59。在栅极20、栅电极18和源/漏区42上同时形成金属硅化物层59后，可通过选择性蚀刻过程除去没有与硅和多晶硅反应的硅化物形成金属57。
如图11所示，然后可以在包括单元区中形成的栅极20、周边区中形成的栅电极18、隔离体54、第一氧化膜图案39和金属硅化物层59的半导体衬底10上和/或上方形成层间介电薄膜60。层间介电薄膜60可以是金属前介电(PMD)薄膜并且可由磷硅酸玻璃(PSG)、硼磷硅玻璃(BPSG)和未掺杂的硅玻璃(USG)中的至少一种制成。根据具体实施方式，通过除去第一氮化物膜图案38可以保护栅极20之间足够的空间，从而当形成层间介电薄膜60时，栅极20之间不会产生空隙。通过对层间介电薄膜60进行选择性蚀刻，可以在层间介电薄膜60中形成至少一个暴露金属硅化物层59的通孔(via hole)。然后可将由钨(W)制成的金属层埋置于通孔中以形成电连接至栅极20和源/漏区42的接触插塞(contact plug)。根据具体实施方式，由于当形成层间介电薄膜60时不产生空隙，所以当形成接触插塞时，由空隙造成的扩散现象没有产生。结果，在操作过程中闪速存储器件可以具有增强的性能。此外，当形成接触插塞时，空隙的形成也可防止形成桥。
根据具体实施方式，制造闪速存储器件的方法保护了(secure)栅极之间的空间，从而防止在形成层间介电薄膜时产生空隙。由此，当形成接触插塞时，由于除去了金属层而防止在器件之间形成桥，使得保证闪速存储器件的可靠性以及实现器件的高集成度成为可能。
尽管通过多个示例性的具体实施方式已经描述了多种具体实施方式，但是应该理解，本领域技术人员可以想到多种其他修改和具体实施方式都将落入本公开的原则的精神和范围内。更具体地，在本说明书、附图、以及所附权利要求的范围内，可以在主题结合安排的组成部分和/或安排方面进行各种修改和改变。除了组成部分和/或安排方面的修改和改变以外，可替代地应用对本领域技术人员来说同样是显而易见的。
Claims (19)
1.一种制造闪速存储器件的方法，包括：
在半导体衬底的单元区中形成栅极；然后
在所述半导体衬底上顺序地堆叠第一介电薄膜和第二介电薄膜；然后
通过进行第一蚀刻过程在所述栅极的侧壁上形成包括第一介电薄膜图案和第二介电薄膜图案的第一隔离体；然后
利用所述第二介电薄膜图案作为掩膜，在所述半导体衬底中形成源区和漏区；然后
除去所述第二介电薄膜图案；然后
在所述半导体衬底上顺序地堆叠第三介电薄膜和第四介电薄膜；然后
通过进行第二蚀刻过程在所述栅极的所述侧壁上形成包括第一介电薄膜图案和第三介电薄膜图案的第二隔离体，其中，所述第二介电薄膜图案的厚度大于所述第三介电薄膜图案的厚度；然后
在包括所述栅极和所述第二隔离体的所述半导体衬底上形成层间介电薄膜。
2.根据权利要求1所述的方法，其中，除去所述第二介电薄膜图案包括：
通过进行湿法蚀刻过程以除去所述第二介电薄膜图案。
3.根据权利要求2所述的方法，其中，使用磷酸(H3PO4)作为蚀刻溶液来实施所述湿法蚀刻过程。
4.根据权利要求1所述方法，其中，所述第一和第四介电薄膜包括氧化物薄膜而所述第二和第三介电薄膜包括氮化物薄膜。
5.根据权利要求4所述方法，其中，所述氧化物薄膜包括TEOS，而所述氮化物薄膜包括SiN。
6.根据权利要求1所述的方法，其中，顺序地堆叠所述第一介电薄膜和所述第二介电薄膜包括：
顺序地形成具有厚度范围在
到
之间的所述第一介电薄膜和具有厚度范围在
到
之间的所述第二介电薄膜。
7.根据权利要求1所述的方法，其中，顺序地堆叠所述第三介电薄膜和所述第四介电薄膜包括：
形成具有厚度范围在
到之间的所述第三介电薄膜和具有厚度范围在
到之间的所述第四介电薄膜。
8.根据权利要求1所述的方法，其中，形成所述第二隔离体包括：
实施除去部分所述第三介电薄膜和所述全部第四介电薄膜的所述第二蚀刻过程。
9.根据权利要求1所述的方法，其中，形成所述栅极包括在所述半导体衬底上顺序地堆叠栅极氧化物薄膜、浮栅、介电薄膜以及控制栅极。
10.根据权利要求1所述的方法，进一步包括，在形成所述
在包括所述栅极和所述第二隔离体的所述半导体衬底上形成金属层；然后
在所述半导体衬底上通过实施退火过程在所述栅极和所述源/漏区上形成硅化物层。
11.根据权利要求10所述的方法，其中，所述金属层包括钴。
12.一种制造闪存存储器件的方法，包括：
在半导体衬底的单元区中形成多个栅极并且在所述半导体衬底的周边区中形成一栅电极；然后
在所述栅极和所述栅电极侧壁上形成包括第一介电层和第二介电层的第一隔离体；然后
利用所述第二介电层作为掩膜在所述半导体衬底中形成源/漏区；然后
除去所述第二介电层以暴露所述第一介电层；然后
在所述栅极和所述栅电极的所述侧壁上形成包括所述第一介电层和第三介电层的第二隔离体，其中，所述第二介电层的厚度大于所述第三介电层的厚度。
13.根据权利要求12所述的方法，其中，形成所述第一隔离体包括：
在所述半导体衬底的最上表面上形成紧靠所述栅极和所述栅电极侧壁的所述第一介电层；然后
在所述第一介电层上形成所述第二介电层；然后
在所述第一介电层和所述第二介电层上实施第一蚀刻过程。
14.根据权利要求12所述的方法，其中，形成所述第二隔离体包括：
在所述第一介电层上形成所述第三介电层；然后
在所述第三介电层上形成第四介电层；然后
在所述第三介电层和所述第四介电层上实施第二蚀刻过程，其中，所述第二蚀刻过程包括除去部分所述第三介电层和所述全部第四介电层。
15.根据权利要求12所述的方法，进一步包括，在形成所述第二隔离体后：
在所述栅极、所述栅电极和所述源/漏区上形成硅化物层；然后
在包括所述栅极、所述栅电极、所述硅化物层和所述第二隔离体的所述半导体衬底上形成层间介电薄膜；然后
形成延伸穿过所述层间介电薄膜并且电连接至所述栅极、所述栅电极以及所述源/漏区的接触插塞。
16.根据权利要求15所述的方法，其中，形成所述硅化物层包括：
在包括所述栅极、所述栅电极和所述第二隔离体的所述半导体衬底上形成第一金属层；然后
在所述半导体衬底上实施退火过程。
17.根据权利要求16所述的方法，其中，形成所述接触插塞包括：
在暴露所述硅化物层的所述层间介电薄膜中形成通孔；然后
在所述通孔中形成第二金属层。
18.根据权利要求17所述的方法，其中，所述第一金属层包括钴，而所述第二金属层包括钨。
19.一种制造闪存存储器件的方法，包括：
在半导体衬底的单元区中形成间隔的栅极；然后
在所述栅极侧壁上形成包括第一氧化层和第一氮化层的第一隔离体；然后
利用所述第一氮化层作为掩膜在所述半导体衬底中形成源/漏区；然后
除去所述第一氮化层以暴露所述第一氧化层；然后
在所述栅极的所述侧壁上形成包括所述第一氧化层和第二氮化层的第二隔离体，其中，所述第一氮化层的厚度大于第二氮化层的厚度；然后
在所述栅极和所述源/漏区上形成硅化物层；然后
在包括所述栅极、所述硅化物层和所述第二隔离体的所述半导体衬底上形成层间介电薄膜；然后
形成延伸穿过所述层间介电薄膜且电连接至所述栅极、所述栅电极以及所述源/漏区的接触插塞。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2007-0062648 | 2007-06-26 | ||
| KR1020070062648 | 2007-06-26 | ||
| KR1020070062648A KR100812089B1 (ko) | 2007-06-26 | 2007-06-26 | 플래시 메모리 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101335246A CN101335246A (zh) | 2008-12-31 |
| CN101335246B true CN101335246B (zh) | 2010-08-25 |
Family
ID=39398283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101278165A Expired - Fee Related CN101335246B (zh) | 2007-06-26 | 2008-06-25 | 制造闪速存储器件的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7883952B2 (zh) |
| JP (1) | JP2009010381A (zh) |
| KR (1) | KR100812089B1 (zh) |
| CN (1) | CN101335246B (zh) |
| DE (1) | DE102008029811A1 (zh) |
| TW (1) | TW200901335A (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100954937B1 (ko) | 2007-12-21 | 2010-04-27 | 주식회사 동부하이텍 | 플래시 메모리 소자의 제조방법 |
| KR100976684B1 (ko) | 2008-08-01 | 2010-08-18 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 콘택홀 형성 방법 |
| KR20100081833A (ko) * | 2009-01-07 | 2010-07-15 | 삼성전자주식회사 | 비휘발성 메모리 소자의 제조 방법 |
| US8476156B1 (en) * | 2011-12-28 | 2013-07-02 | Eon Silicon Solution Inc. | Manufacturing method of flash memory structure with stress area |
| CN105374753B (zh) * | 2014-07-07 | 2019-07-05 | 中芯国际集成电路制造(上海)有限公司 | 一种存储器的制造方法 |
| KR20180022361A (ko) * | 2016-08-24 | 2018-03-06 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2864850B2 (ja) * | 1992-03-09 | 1999-03-08 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JPH09307010A (ja) * | 1996-03-11 | 1997-11-28 | Ricoh Co Ltd | 半導体記憶装置の製造方法 |
| KR100324024B1 (ko) * | 1998-12-28 | 2002-05-13 | 박종섭 | 반도체소자의게이트전극형성방법 |
| KR100320957B1 (ko) * | 2000-01-27 | 2002-01-29 | 윤종용 | 반도체 장치의 컨택홀 형성 방법 |
| KR20020049929A (ko) * | 2000-12-20 | 2002-06-26 | 박종섭 | 플래쉬 메모리 소자의 제조 방법 |
| AU2002306436A1 (en) * | 2001-02-12 | 2002-10-15 | Asm America, Inc. | Improved process for deposition of semiconductor films |
| KR100418091B1 (ko) * | 2001-06-29 | 2004-02-11 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7002223B2 (en) * | 2001-07-27 | 2006-02-21 | Samsung Electronics Co., Ltd. | Semiconductor device having elevated source/drain |
| KR100450666B1 (ko) * | 2001-09-03 | 2004-10-01 | 삼성전자주식회사 | 선택적 실리사이드막의 형성 방법 및 이를 구비한 반도체소자 |
| KR100671607B1 (ko) * | 2002-07-09 | 2007-01-18 | 주식회사 하이닉스반도체 | 플래시 메모리 제조방법 |
| KR20040026500A (ko) * | 2002-09-25 | 2004-03-31 | 삼성전자주식회사 | 플래시 메모리 소자의 제조방법 |
| KR100469129B1 (ko) * | 2002-09-30 | 2005-01-29 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그 제조방법 |
| KR100500448B1 (ko) | 2003-02-06 | 2005-07-14 | 삼성전자주식회사 | 선택적 디스포저블 스페이서 기술을 사용하는 반도체집적회로의 제조방법 및 그에 의해 제조된 반도체 집적회로 |
| JP2004363457A (ja) * | 2003-06-06 | 2004-12-24 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| CN1591823A (zh) | 2003-08-27 | 2005-03-09 | 上海宏力半导体制造有限公司 | 增加集成电路构装密度的制造方法 |
| JP2005166822A (ja) * | 2003-12-01 | 2005-06-23 | Toshiba Corp | 不揮発性メモリを含む半導体装置及びその製造方法 |
| KR100578104B1 (ko) * | 2003-12-16 | 2006-05-10 | 한국과학기술원 | 코발트-질소 박막을 이용한 코발트 다이실리사이드에피층의 형성방법 |
| US7067374B2 (en) * | 2004-08-05 | 2006-06-27 | Macronix International Co., Ltd. | Manufacturing methods and structures of memory device |
| ITMI20042533A1 (it) * | 2004-12-28 | 2005-03-28 | St Microelectronics Srl | Metodo di fabbricazione di dispositivi di memoria non volatili integrati su un substrato semiconduttore |
| KR100606923B1 (ko) * | 2004-12-30 | 2006-08-01 | 동부일렉트로닉스 주식회사 | 보이드 개선과 리텐션 증가를 위한 플래쉬 메모리 셀 및그 제조방법 |
| KR101238136B1 (ko) | 2005-12-13 | 2013-02-28 | 엘지전자 주식회사 | 식기 세척기의 응축 장치 |
| US7651915B2 (en) * | 2006-10-12 | 2010-01-26 | Infineon Technologies Ag | Strained semiconductor device and method of making same |
| US20080280442A1 (en) * | 2007-05-09 | 2008-11-13 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device |
-
2007
- 2007-06-26 KR KR1020070062648A patent/KR100812089B1/ko not_active IP Right Cessation
-
2008
- 2008-06-20 TW TW097123211A patent/TW200901335A/zh unknown
- 2008-06-24 DE DE102008029811A patent/DE102008029811A1/de not_active Withdrawn
- 2008-06-25 CN CN2008101278165A patent/CN101335246B/zh not_active Expired - Fee Related
- 2008-06-26 US US12/146,486 patent/US7883952B2/en not_active Expired - Fee Related
- 2008-06-26 JP JP2008167218A patent/JP2009010381A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR100812089B1 (ko) | 2008-03-07 |
| US7883952B2 (en) | 2011-02-08 |
| US20090004795A1 (en) | 2009-01-01 |
| DE102008029811A1 (de) | 2009-01-15 |
| CN101335246A (zh) | 2008-12-31 |
| JP2009010381A (ja) | 2009-01-15 |
| TW200901335A (en) | 2009-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8829644B2 (en) | Nonvolatile memory device and method of manufacturing the same | |
| CN101335246B (zh) | 制造闪速存储器件的方法 | |
| JP2009026802A (ja) | 半導体装置の製造方法および半導体装置 | |
| CN101017799A (zh) | 快闪存储器件的制造方法 | |
| US6521941B2 (en) | Non-volatile memory device and fabrication method thereof | |
| US20090315096A1 (en) | Non-volatile memory and method of manufacturing the same | |
| CN101207091B (zh) | 闪存器件的制造方法 | |
| CN101197330A (zh) | 制造快闪存储器件的方法 | |
| US20080157165A1 (en) | Flash Memory Device and Method of Manufacturing the Same | |
| CN101183665B (zh) | 硅－氧化物－氮化物－氧化物－硅快闪存储器及其制作方法 | |
| US7271062B2 (en) | Non-volatile memory cell and fabricating method thereof and method of fabricating non-volatile memory | |
| JP2007165829A (ja) | フラッシュメモリ素子のゲート形成方法 | |
| CN100468704C (zh) | Sonos快闪存储器的制作方法 | |
| US20070111449A1 (en) | Non-volatile memory cell and method for manufacturing the same | |
| US20070269947A1 (en) | Method for manufacturing NAND flash memory | |
| US7932149B2 (en) | Method of manufacturing a semiconductor device | |
| KR20080060486A (ko) | 플래시 메모리 및 그 제조 방법 | |
| CN107123651B (zh) | 非易失性存储器的制造方法及非易失性存储器 | |
| CN100517657C (zh) | Sonos快闪存储器的制作方法 | |
| WO2007099589A1 (ja) | 半導体装置およびその製造方法 | |
| US7303960B1 (en) | Method for fabricating flash memory device | |
| JP2010129740A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR100789610B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| US9431406B1 (en) | Semiconductor device and method of forming the same | |
| KR100452274B1 (ko) | 불 휘발성 메모리 셀의 게이트 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100825 Termination date: 20130625 |