CN1591823A - 增加集成电路构装密度的制造方法 - Google Patents

增加集成电路构装密度的制造方法 Download PDF

Info

Publication number
CN1591823A
CN1591823A CN03150608.9A CN03150608A CN1591823A CN 1591823 A CN1591823 A CN 1591823A CN 03150608 A CN03150608 A CN 03150608A CN 1591823 A CN1591823 A CN 1591823A
Authority
CN
China
Prior art keywords
integrated circuit
manufacture method
layer
circuit structure
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03150608.9A
Other languages
English (en)
Inventor
叶双凤
金平中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN03150608.9A priority Critical patent/CN1591823A/zh
Priority to US10/922,980 priority patent/US20050048754A1/en
Publication of CN1591823A publication Critical patent/CN1591823A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种增加集成电路构装密度的制造方法，其在一半导体底材上提供一栅极结构；在紧邻于栅极结构的侧面形成一氧化薄层；并于氧化薄层上共形沉积一间隙壁材料；于间隙壁材料上再形成一氧化物，此氧化物具有一形状以覆盖间隙壁材料的一L形部分；接着移除氧化物以暴露出间隙壁材料的L形部分。此种具有L形间隙壁的栅极结构有利于空隙充填与避免接触至栅极的短路。

Description

增加集成电路构装密度的制造方法
技术领域
本发明涉及一种其用于改善集成电路中的构装密度(packing density)的制造方法，尤其涉及一种有利于空隙充填(gap-filling)与避免接触至栅极间的短路(contact-to-gate shorts)的制造方法。
背景技术
间隙壁(spacer)为一种紧邻栅极侧面、并且在源极与漏极延伸区上方的结构。较佳的间隙壁为二氧化硅结构，可以选择的其它的材料，例如氮化硅(silicon nitride)、氮氧化硅(siliconoxynitride，SiON)等等也可以做为间隙壁材料。以剖面观察传统的间隙壁，通常为圆滑形状，金氧半导体场效晶体管则利用D形间隙壁、三角形氧化物间隙壁、或是梯形氮化物间隙壁，这些形状的间隙壁，有助于分开浅源极与漏极延伸区(shallow source and drain extensions)和深源极与漏极接触接合(deep source and drain contact junctions)。
集成电路(IC)长程目标在于尺寸的缩小与构装密度的提升，尺寸缩小的IC减少所占用的面积，对于IC高速效能表现是很重要的，且提升的构装密度则可在单位面积上安置更多的半导体元件；此外，IC晶粒面积的减少也可导致IC制造的较高产能，这些优点驱使IC尺寸的缩小与构装密度的提升。然而，当欲提升构装密度时，中间介电层(interlayer dielectric)的空隙充填及避免接触至栅极的短路形成一大挑战。传统不同形状的间隙壁，对于尺寸的缩小、构装密度的提升、与元件的制造而言，很难有所帮助。
发明内容
本发明所要解决的技术问题在于提供一种增加集成电路构装密度的制造方法，其利用深次微米技术形成L形间隙壁，以有效提高集成电路的构装密度。
本发明所要解决的另一技术问题是提供一种以深次微米技术制作的制造方法，其有利于空隙充填与避免接触至栅极的短路，且L形间隙壁有利于空隙的充填，并避免与接触之间的短路现象发生。
为了解决上述技术问题，本发明提供一种制造方法，有助于一集成电路中的构装密度，包括：提供一栅极结构于一半导体底材上，并形成一氧化薄层紧邻于栅极结构的侧面；共形沉积一间隙壁材料于氧化薄层上，再于间隙壁材料上形成一氧化物，此氧化物具有一可覆盖间隙壁材料的L形结构；接着移除该氧化物以露出间隙壁材料的L形部分。
后面通过具体实施例配合所附的图式详加说明，以更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1-图3是根据本发明的IC部分的剖面示意图。
图4是根据图3后沉积一中间介电层的剖视图。
图5-6是根据本发明的另一IC部分的剖面示意图。
图号说明：
10底材
12氧化薄层
14氮化物材料层(L形间隙壁)
16栅极结构
18氧化层
20中间介电层
22自行对准硅化物层
具体实施方式
本发明的半导体设计可被广泛地应用到许多半导体设计中，并且可利用许多不同的半导体材料制作，当本发明以一较佳实施例来说明本发明方法时，本领域内的普通技术人员应知许多的步骤是可以改变的，材料及杂质也是可替换的，这些一般的替换无疑地不脱离本发明的精神及范畴。
其次，本发明用示意图详细描述如下，在详述本发明实施例时，表示半导体结构的剖面图在半导体制程中会不依一般比例作局部放大以利说明，应不能以此作为对本发明的限定。此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
图1至图3为根据本发明的IC部分的剖面示意图。如图1所示，此部分包含一底材10、一栅极结构16、一氧化薄层12、一氮化物材料层14以及一氧化层18。此一部份可做为半导体晶片，例如硅晶片上IC的一部份。底材10可以是任何适当的半导体材料，在一实施例中，底材10为硅材料，亦可包含若干井于其中；栅极结构16可以是任何适当的导体材料，且在此一实施例中，栅极结构16为多晶硅材料，而氮化物材料层14则为一氮化硅材料或是其它间隙壁材料；氧化薄层12以适当的方法形成，并紧邻于栅极结构16的侧面(lateral sides)，其厚度约为100埃；氮化物材料层14系作为一间隙壁，共形(conformally)沉积于氧化薄层12上，其厚度约为300埃；以及该氧化层18是以适当的方法形成，其具有一厚度大于氮化物材料层14的厚度，例如1000埃。
如图2所示，部分的氧化层18、氮化物材料层14，及氧化薄层12以蚀刻方式移除。之后暴露出底材10与栅极结构16的顶部，剩余的氧化层18覆盖氮化物材料层14及氧化薄层12的L形部分；此氮化物材料层14及氧化薄层12的L形部分紧邻于栅极结构16的侧壁。
接着，如图3所示，剩余的氧化层18以适当的蚀刻方法移除，氮化物材料层14的L形部分未被覆盖，其即可视为栅极结构16的L形间隙壁14的一部分。根据本发明，栅极结构16的L形间隙壁14的设计有助于构装密度，因为其使得空隙充填变得很容易，并且避免栅极与接触的短路。如图2所示，当进行中间介电层20的沉积时，因为L形间隙壁14不会妨碍中间介电层20的充填，因此介于栅极结构16之间的微小空隙可以如半导体的其它部分一样地顺利充填。因此，L形间隙壁14有助于中间介电层20的充填，进而增加IC的构装密度。
要了解的是，有许多植入步骤介于上述步骤中，举例来说，例如在氧化薄层12形成之前，以栅极结构16做为植入掩蔽，对底材10进行离子植入步骤，以作为轻掺杂漏极区域；另在后续步骤进行之前，以栅极结构16与L形间隙壁14作为另一植入掩蔽，对该底材10内进行离子植入，以作为源极与漏极区域。
图5、图6为根据本发明的另一IC部分的剖面示意图。如图5所示，若干设计需在栅极结构16的顶部首先形成自行对准硅化物层22，之后中间介电层20再沉积于底材10与栅极结构16上。如图6所示，移除部分的中间介电层20，以在栅极结构16形成接触。
因此，相较于传统形状间隙壁，当后续完成接触后，本发明的L形间隙壁可避免接触至栅极的短路。因此，本发明的优点之一是可避免接触至栅极的短路。
以上所述的实施例仅用于说明本发明的技术思想及特点，其目的在使本领域内的普通技术人员能够了解本发明的内容并据以实施，并不能仅以此来限定本发明的专利范围，即凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。

Claims (12)

1、一种增加集成电路构装密度的制造方法，其特征在于，包括下列步骤：
在一半导体底材上形成一栅极结构；
在紧邻该栅极结构的侧面形成一氧化薄层；
在该氧化薄层上共形沉积一间隙壁材料；
在该间隙壁材料上形成一氧化物，该氧化物具有一形状以覆盖该间隙壁材料的一L形部分；及
移除该氧化物以暴露出该间隙壁材料的该L形部分。
2、根据权利要求1所述的增加集成电路构装密度的制造方法，其特征在于，还包含在该氧化物与该半导体底材上沉积一中间介电层。
3、根据权利要求1所述的增加集成电路构装密度的制造方法，其特征在于，还包含在未被该氧化薄层覆盖的该栅极结构上形成一自行对准硅化物薄层。
4、根据权利要求1所述的增加集成电路构装密度的制造方法，其特征在于，其中该间隙壁材料为氮化物材料，较佳的为氮化硅。
5、一种增加集成电路构装密度的制造方法，其有助于在集成电路中栅极结构之间的空隙充填，其特征在于，包括下列步骤：
提供至少两栅极结构于一半导体底材上；
在该半导体底材与该复数个栅极结构上形成一第一氧化层；
在该第一氧化层上共形沉积一氮化物层，其中相对于该第一氧化层时、该氮化物层具有较厚的一第一厚度；
在该氮化物层上形成一第二氧化层，其中相对于该氮化物层时、该第二氧化层具有较厚的一第二厚度；及
移除部分该第一氧化层、该氮化物层与该第二氧化层以暴露出该半导体底材与该等栅极结构的顶部，且该氮化物层的复数个L形部分紧邻于该复数个栅极结构的侧面。
6、根据权利要求5所述的增加集成电路构装密度的制造方法，其特征在于，还包含移除该第二氧化层以暴露出该氮化物层的该复数个L形部分。
7、根据权利要求6所述的增加集成电路构装密度的制造方法，其特征在于，还包含在该复数个栅极结构与该半导体底材上形成一中间介电层，以及移除介于该复数个栅极结构之间的部分该中间介电层，以形成一接触。
8、根据权利要求6所述的增加集成电路构装密度的制造方法，其特征在于，还包含于在该栅极结构的顶部上形成一自行对准硅化物薄层。
9、根据权利要求6所述的增加集成电路构装密度的制造方法，其特征在于，还包含以该L形部分与该栅极结构部分做为一屏蔽，在该半导体底材中植入离子。
10、根据权利要求5所述的增加集成电路构装密度的制造方法，其特征在于，其中该第一厚度实质上为300埃。
11、根据权利要求5所述的增加集成电路构装密度的制造方法，其特征在于，其中该第二厚度实质上为1000埃。
12、根据权利要求5所述的增加集成电路构装密度的制造方法，其特征在于，其中该提供步骤包含以该栅极结构为一掩蔽，以在该半导体底材中进行离子植入步骤。
CN03150608.9A 2003-08-27 2003-08-27 增加集成电路构装密度的制造方法 Pending CN1591823A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN03150608.9A CN1591823A (zh) 2003-08-27 2003-08-27 增加集成电路构装密度的制造方法
US10/922,980 US20050048754A1 (en) 2003-08-27 2004-08-23 Processing method for increasing packaging density of an integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN03150608.9A CN1591823A (zh) 2003-08-27 2003-08-27 增加集成电路构装密度的制造方法

Publications (1)

Publication Number Publication Date
CN1591823A true CN1591823A (zh) 2005-03-09

Family

ID=34201014

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03150608.9A Pending CN1591823A (zh) 2003-08-27 2003-08-27 增加集成电路构装密度的制造方法

Country Status (2)

Country Link
US (1) US20050048754A1 (zh)
CN (1) CN1591823A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207091B (zh) * 2006-12-20 2010-06-02 东部高科股份有限公司 闪存器件的制造方法
US7858473B2 (en) 2006-11-30 2010-12-28 Dongbu Hitek Co., Ltd. Flash memory device and method of manufacturing the same
US7871885B2 (en) 2006-12-20 2011-01-18 Dongbu Hitek Co., Ltd. Manufacturing method of flash memory device
US7883952B2 (en) 2007-06-26 2011-02-08 Dongbu Hitek Co., Ltd. Method of manufacturing flash memory device
CN105575783A (zh) * 2014-10-09 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060148157A1 (en) * 2004-12-31 2006-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Geometrically optimized spacer to improve device performance
US7176084B2 (en) * 2005-06-09 2007-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned conductive spacer process for sidewall control gate of high-speed random access memory
US20100090256A1 (en) * 2008-10-10 2010-04-15 Hung-Wei Chen Semiconductor structure with stress regions
US9252233B2 (en) * 2014-03-12 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Air-gap offset spacer in FinFET structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153145A (en) * 1989-10-17 1992-10-06 At&T Bell Laboratories Fet with gate spacer
US6087234A (en) * 1997-12-19 2000-07-11 Texas Instruments - Acer Incorporated Method of forming a self-aligned silicide MOSFET with an extended ultra-shallow S/D junction
US6136636A (en) * 1998-03-25 2000-10-24 Texas Instruments - Acer Incorporated Method of manufacturing deep sub-micron CMOS transistors
US6391732B1 (en) * 2000-06-16 2002-05-21 Chartered Semiconductor Manufacturing Ltd. Method to form self-aligned, L-shaped sidewall spacers
US20020127763A1 (en) * 2000-12-28 2002-09-12 Mohamed Arafa Sidewall spacers and methods of making same
US6432784B1 (en) * 2001-03-12 2002-08-13 Advanced Micro Devices, Inc. Method of forming L-shaped nitride spacers
US6740927B1 (en) * 2003-01-06 2004-05-25 Applied Intellectual Properties Co., Ltd. Nonvolatile memory capable of storing multibits binary information and the method of forming the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7858473B2 (en) 2006-11-30 2010-12-28 Dongbu Hitek Co., Ltd. Flash memory device and method of manufacturing the same
CN101207091B (zh) * 2006-12-20 2010-06-02 东部高科股份有限公司 闪存器件的制造方法
US7871885B2 (en) 2006-12-20 2011-01-18 Dongbu Hitek Co., Ltd. Manufacturing method of flash memory device
US7883952B2 (en) 2007-06-26 2011-02-08 Dongbu Hitek Co., Ltd. Method of manufacturing flash memory device
CN105575783A (zh) * 2014-10-09 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN105575783B (zh) * 2014-10-09 2018-05-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Also Published As

Publication number Publication date
US20050048754A1 (en) 2005-03-03

Similar Documents

Publication Publication Date Title
CN100346456C (zh) 一种mosfet半导体及其制造方法
JP5932651B2 (ja) 曲線状のゲート酸化物プロファイルを有するスプリットゲート半導体素子
CN1264217C (zh) 多重栅极结构及其制造方法
KR100657098B1 (ko) 전계 효과 트랜지스터 및 전계 효과 트랜지스터 제조 방법
US7994568B2 (en) Vertical transistor of semiconductor device and method for forming the same
TWI298179B (en) Metal oxide semiconductor transistor and method of manufacturing thereof
CN1638049A (zh) 具有金属栅电极和硅化物触点的fet栅极结构
US20050153494A1 (en) Method of forming fet silicide gate structures incorporating inner spacers
CN1339820A (zh) 防止半导体层弯曲的方法和用该方法形成的半导体器件
CN1649171A (zh) 在soi上形成平面多栅极晶体管结构和其方法
CN1368756A (zh) 近环绕闸极及制造具有该闸极的矽半导体装置的方法
CN1763970A (zh) 薄型绝缘半导体之绝缘间隙壁
CN1877858A (zh) 金属氧化物半导体场效应晶体管及其制造方法
TWI757139B (zh) 具有降低電容耦合之氣隙的半導體記憶體元件及其製備方法
US20210020778A1 (en) Shield gate mosfet and method for fabricating the same
TWI763221B (zh) 具有埋藏字元線的半導體元件及其製備方法
US7883971B2 (en) Gate structure in a trench region of a semiconductor device and method for manufacturing the same
CN1591823A (zh) 增加集成电路构装密度的制造方法
TWI277153B (en) Semiconductor device with recessed channel and method of fabricating the same
KR20060128472A (ko) 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법
US6319776B1 (en) Forming high voltage complementary semiconductor device (HV-CMOS) with gradient doping electrodes
US6133606A (en) High voltage complementary semiconductor device (HV-CMOS) with gradient doping electrodes
TWI512982B (zh) 具有低導通電阻值之高壓金氧半導體元件
CN1455449A (zh) 形成多晶硅连接的深沟动态随机存取存储器单元的方法
CN2692841Y (zh) 多重栅极结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication