CN115734605A - 存储器件的制作方法 - Google Patents

Abstract

本申请公开了一种存储器件的制作方法，包括：提供一衬底，从俯视角度观察，该衬底包括第一区域和第二区域，第一区域用于集成存储器件，第二区域为外围区域，衬底上形成有叠层，该叠层从下而上依次包括氧化层、第一多晶硅层、第一隔离层、第二多晶硅层和硬掩模层，第一区域的叠层中形成有通孔，通孔的周侧形成有第二隔离层；在叠层上形成第三多晶硅层，第三多晶硅层填充通孔；进行刻蚀，去除通孔外的第三多晶硅层，通孔内的第三多晶硅层的高度低于硬掩模层的高度；在叠层和第三多晶硅层上形成缓冲层，缓冲层和硬掩模层为同膜质层；进行平坦化处理，去除缓冲层，第三多晶硅层和硬掩模层的高度相同。

Description

存储器件的制作方法

技术领域

本申请涉及半导体集成电路制造技术领域，具体涉及一种存储器件的制作方法。

背景技术

采用非易失性存储(non-volatile memory，NVM)技术的存储器目前被广泛应用于智能手机、平板电脑、数码相机、通用串行总线闪存盘(universal serial bus flashdisk，USB闪存盘，简称“U盘”)等具有存储功能的电子产品中。

NVM存储器中，NORD闪存(flash)具有高密度、低价格、传输效率高等特点，其具有层叠的栅极结构，该叠层的栅极结构包括浮栅(float gate，FG)和位于浮栅上层的控制栅(control gate，CG)，叠层的栅极结构位于字线(word line，WL)两侧。

相关技术中，在NORD闪存器件的制作过程中，在填充字线多晶硅层后，需要进行平坦化处理以形成字线。然而，在进行平坦化处理的过程中，对氧化层的平坦化由于负载效应(loading effect)，导致字线多晶硅顶部不平坦，存在缺陷，进而影响后续的工艺，降低了器件的可靠性和良率。

发明内容

本申请提供了一种存储器件的制作方法，可以解决相关技术中提供的存储器件的制作方法容易在字线多晶硅层顶部的形貌缺陷问题，该方法包括：

提供一衬底，从俯视角度观察，所述衬底包括第一区域和第二区域，所述第一区域用于集成所述存储器件，所述第二区域为外围区域，所述衬底上形成有叠层，所述叠层从下而上依次包括氧化层、第一多晶硅层、第一隔离层、第二多晶硅层和硬掩模层，所述第一区域的叠层中形成有通孔，所述通孔的周侧形成有第二隔离层；

在所述叠层上形成第三多晶硅层，所述第三多晶硅层填充所述通孔；

进行刻蚀，去除所述通孔外的第三多晶硅层，所述通孔内的第三多晶硅层的高度低于硬掩模层的高度；

在所述叠层和所述第三多晶硅层上形成缓冲层，所述缓冲层和所述硬掩模层为同膜质层；

进行平坦化处理，去除所述缓冲层，所述第三多晶硅层和所述硬掩模层的高度相同。

在一些实施例中，所述缓冲层和所述硬掩模层包括二氧化硅层。

在一些实施例中，所述在所述叠层和所述第三多晶硅层上形成缓冲层，包括：

通过PETEOS工艺沉积二氧化硅层形成所述缓冲层。

在一些实施例中，所述存储器件为NORD闪存器件。

在一些实施例中，所述进行平坦化处理，包括：

通过CMP工艺进行平坦化处理。

在一些实施例中，所述第一隔离层包括ONO层。

在一些实施例中，所述第二隔离层包括二氧化硅层。

在一些实施例中，所述第三多晶硅层和所述第二多晶硅层之间的第二隔离层中形成有氮化硅层。

本申请技术方案，至少包括如下优点：

通过在存储器件的制作过程中，在沉积形成字线多晶硅层后，将字线多晶层刻蚀至硬掩模层以下的部位，进而沉积缓冲层，通过平坦化处理去除缓冲层使字线多晶硅层的高度和硬掩模层相同，由于缓冲层和硬掩模层为同质膜层，因此在平坦化处理中能够减缓多晶硅层和硬掩模层之间的负载效应，改善了字线多晶硅顶部的形貌缺陷，在一定程度上提高了器件的可靠性和良率。

附图说明

为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一个示例性实施例提供的存储器件的制作方法的流程图；

图2至图5是本申请一个示例性实施例提供的存储器件的制作流程图。

具体实施方式

下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

参考图1，其示出了本申请一个示例性实施例提供的存储器件的制作方法的流程图，该存储器件可以是NORD闪存器件，如图1所示，该方法包括：

步骤S1，提供一衬底，从俯视角度观察，该衬底包括第一区域和第二区域，第一区域用于集成存储器件，第二区域为外围区域，衬底上形成有叠层，该叠层从下而上依次包括氧化层、第一多晶硅层、第一隔离层、第二多晶硅层和硬掩模层，第一区域的叠层中形成有通孔，通孔的周侧形成有第二隔离层。

步骤S2，在叠层上形成第三多晶硅层，第三多晶硅层填充通孔。

参考图2，其示出了形成第三多晶硅层后的剖面示意图。示例性的，如图2所示，从俯视角度观察，衬底210包括第一区域201、第二区域202以及第三区域203。其中，第一区域201用于集成存储器件，其又被称为元胞区域(cell area)，第二区域202为外围区域(periarea)，第三区域203为字线带区域(word line strap area)，第一区域201又包括第一子区域2011和第二子区域2012，从俯视角度观察，第一子区域2011和第二子区域2012中形成的器件的图形相互垂直。

衬底210上形成有叠层，该叠层从下而上依次包括氧化层220、第一多晶硅层231、第一隔离层、第二多晶硅层232和硬掩模层(hard mask layer)243。其中，第一多晶硅层231用于形成存储器件的浮栅，第二多晶硅层232用于形成存储器件的控制栅，第一隔离层包括ONO层，该ONO层从下而上依次包括二氧化硅层2411、氮化硅层2413和二氧化硅层2412，第一区域201的叠层中形成有通孔300，通孔300的周侧形成有第二隔离层242，通孔300底部的氧化层220暴露。

衬底210中形成有浅槽隔离(shallow trench isolation，STI)结构：第一区域201中形成的第一STI结构211、第二STI结构212、第三STI结构213和第四STI结构214，第一区域201中的STI结构从俯视角度观察为环形，该环形环绕的区域即为存储器件的有源区(active area，AA)；第二区域202中形成有第五STI结构215，第三区域203中形成有第六STI结构216，第五STI结构215和第六STI结构216的宽度大于第一STI结构211、第二STI结构212、第三STI结构213和第四STI结构214的宽度，第六STI结构216的宽度大于第五STI结构215的宽度。

示例性的，可通过化学气相沉积(chemical vapor deposition，CVD)工艺在叠层上形成第三多晶硅层233，第三多晶硅层233填充通孔300，其用于形成存储器件的字线。第三多晶硅层233和第二多晶硅层232之间的第二隔离层242中还形成有氮化硅层。

步骤S3，进行刻蚀，去除通孔外的第三多晶硅层，通孔内的第三多晶硅层的高度低于硬掩模层的高度。

参考图3，其示出了对第三多晶硅层进行刻蚀后的剖面示意图。示例性的，如图3所示，可通过干法刻蚀工艺对第三多晶硅层233进行刻蚀，去除通孔300外的第三多晶硅层233，直至通孔300内的第三多晶硅层233的高度低于硬掩模层243。

步骤S4，在叠层和第三多晶硅层上形成缓冲层，缓冲层和硬掩模层为同膜质层。

参考图4，其示出了形成缓冲层后的剖面示意图。示例性的，如图4所示，缓冲层244和硬掩模层243为同膜质层，例如，其都可以包括二氧化硅层。可通过等离子体增强正硅酸乙脂层沉积(plasma enhanced tetraethylorthosilicate，PETEOS)工艺沉积二氧化硅层形成缓冲层244。

步骤S5，进行平坦化处理，去除缓冲层，第三多晶硅层和硬掩模层的高度相同。

参考图5，其示出了进行平坦化处理后的剖面示意图。示例性的，如图5所示，可通过化学机械研磨(chemical mechanical polishing，CMP)工艺进行平坦化，直至缓冲层244被去除且第三多晶硅层233和硬掩模层243的高度相同。

综上所述，本申请实施例中，通过在存储器件的制作过程中，在沉积形成字线多晶硅层后，将字线多晶层刻蚀至硬掩模层以下的部位，进而沉积缓冲层，通过平坦化处理去除缓冲层使字线多晶硅层的高度和硬掩模层相同，由于缓冲层和硬掩模层为同质膜层，因此在平坦化处理中能够减缓多晶硅层和硬掩模层之间的负载效应，改善了字线多晶硅顶部的形貌缺陷，在一定程度上提高了器件的可靠性和良率。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (8)

1.一种存储器件的制作方法，其特征在于，包括：

提供一衬底，从俯视角度观察，所述衬底包括第一区域和第二区域，所述第一区域用于集成所述存储器件，所述第二区域为外围区域，所述衬底上形成有叠层，所述叠层从下而上依次包括氧化层、第一多晶硅层、第一隔离层、第二多晶硅层和硬掩模层，所述第一区域的叠层中形成有通孔，所述通孔的周侧形成有第二隔离层；

在所述叠层上形成第三多晶硅层，所述第三多晶硅层填充所述通孔；

进行刻蚀，去除所述通孔外的第三多晶硅层，所述通孔内的第三多晶硅层的高度低于硬掩模层的高度；

在所述叠层和所述第三多晶硅层上形成缓冲层，所述缓冲层和所述硬掩模层为同膜质层；

进行平坦化处理，去除所述缓冲层，所述第三多晶硅层和所述硬掩模层的高度相同。

2.根据权利要求1所述的方法，其特征在于，所述缓冲层和所述硬掩模层包括二氧化硅层。

3.根据权利要求2所述的方法，其特征在于，所述在所述叠层和所述第三多晶硅层上形成缓冲层，包括：

通过PETEOS工艺沉积二氧化硅层形成所述缓冲层。

4.根据权利要求1至3任一所述的方法，其特征在于，所述存储器件为NORD闪存器件。

5.根据权利要求4所述的方法，其特征在于，所述进行平坦化处理，包括：

通过CMP工艺进行平坦化处理。

6.根据权利要求5所述的方法，其特征在于，所述第一隔离层包括ONO层。

7.根据权利要求6所述的方法，其特征在于，所述第二隔离层包括二氧化硅层。

8.根据权利要求7所述的方法，其特征在于，所述第三多晶硅层和所述第二多晶硅层之间的第二隔离层中形成有氮化硅层。

Images