CN113224064A - 闪存器件的制作方法 - Google Patents
闪存器件的制作方法 Download PDFInfo
- Publication number
- CN113224064A CN113224064A CN202110440237.1A CN202110440237A CN113224064A CN 113224064 A CN113224064 A CN 113224064A CN 202110440237 A CN202110440237 A CN 202110440237A CN 113224064 A CN113224064 A CN 113224064A
- Authority
- CN
- China
- Prior art keywords
- layer
- memory device
- shallow trench
- floating gate
- trench isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000001259 photo etching Methods 0.000 claims abstract description 11
- 230000005641 tunneling Effects 0.000 claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 230000008878 coupling Effects 0.000 abstract description 13
- 238000010168 coupling process Methods 0.000 abstract description 13
- 238000005859 coupling reaction Methods 0.000 abstract description 13
- 230000000694 effects Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
Abstract
本申请公开了一种闪存器件的制作方法，涉及半导体制作领域。该闪存器件的制作方法包括在衬底中形成浅沟槽隔离，浅沟槽隔离的表面高于衬底表面；依次形成隧穿氧化层、浮栅层；通过光刻和刻蚀工艺，降低浅沟槽隔离的高度，令浅沟槽隔离的表面低于浮栅层的表面；形成ONO层；在ONO层表面形成控制栅层；解决了闪存器件的尺寸缩小后，控制栅与浮栅的耦合比下降的问题；达到了提高小尺寸闪存器件中控制栅与浮栅的耦合比，改善小尺寸闪存器件的读取电流的效果。
Description
技术领域
本申请涉及半导体制造领域，具体涉及一种闪存器件的制作方法。
背景技术
闪存(Flash Memory)是一种具有高密度、电可擦除及编程等性能的非易失性存储器件，被广泛应用于各类电子产品中。
随着集成电路向着小型化发展，器件的尺寸也随之缩小。对于eflash器件来说，当器件尺寸缩小时，控制栅对浮栅的耦合能力下降。控制栅与浮栅之间的耦合比影响着eflash器件的编程操作和擦除操作中的速度，当控制栅与浮栅之间的耦合比降低时，数据的写入或擦除效果会变差。
以存储单元(cell)尺寸为0.1um2和0.064um2的eflash器件为例，0.1cell的控制栅的关键尺寸(Critical dimension，CD)为75nm，浮栅的CD为105nm，控制栅对浮栅的耦合比为71.4％；0.064cell的控制栅的CD为40nm，浮栅的CD为75nm，控制栅对浮栅的耦合比为53.3％；小尺寸的eflash器件的耦合比降低。
发明内容
为了解决相关技术中的问题，本申请提供了一种闪存器件的制作方法。该技术方案如下：
第一方面，本申请实施例提供了一种闪存器件的制作方法，该方法包括：
在衬底中形成浅沟槽隔离，浅沟槽隔离的表面高于衬底表面；
依次形成隧穿氧化层、浮栅层；
通过光刻和刻蚀工艺，降低浅沟槽隔离的高度，令浅沟槽隔离的表面低于浮栅层的表面；
形成ONO层；
在ONO层表面形成控制栅层。
可选的，在ONO层表面形成控制栅层之后，方法还包括：
在控制栅层的表面形成氮化硅层。
可选的，浮栅层的材料为多晶硅。
可选的，控制栅层的材料为多晶硅。
可选的，衬底包括存储器件区域和逻辑器件区域；
通过光刻和刻蚀工艺，降低浅沟槽隔离的高度，令浅沟槽隔离的表面低于浮栅层的表面之前，方法还包括：
形成硬掩膜层；
通过光刻和刻蚀工艺，去除存储器件区域的硬掩膜层。
可选的，形成ONO层，包括：
依次形成氧化层、氮化硅层、氧化层。
可选的，在控制栅层表面形成氮化硅层之后，该方法还包括：
在存储器件区域形成闪存器件的字线结构。
本申请技术方案，至少包括如下优点：
通过在衬底中形成浅沟槽隔离，依次形成隧穿氧化层、浮栅层、通过光刻和刻蚀工艺，降低浅沟槽隔离的高度，令浅沟隔离的表面低于浮栅层的表面，形成ONO层，在ONO层表现形成控制栅层；解决了闪存器件的尺寸缩小后，控制栅与浮栅的耦合比下降的问题；达到了提高小尺寸闪存器件中控制栅与浮栅的耦合比，改善小尺寸闪存器件的读取电流的效果。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种闪存器件的制造方法的流程图；
图2是本申请实施例提供的闪存器件在制作过程中的结构示意图；
图3是本申请实施例提供的闪存器件在制作过程中的结构示意图；
图4是本申请实施例提供的闪存器件在制作过程中的结构示意图；
图5是本申请实施例提供的闪存器件在制作过程中的结构示意图；
11，衬底；12，浅沟槽隔离；13，隧穿氧化层；14，浮栅层；15，ONO层；16，控制栅层；17，氮化硅层。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
请参考图1，其示出了本申请实施例提供的一种闪存器件的制作方法的流程图，该方法至少包括如下步骤：
步骤101，在衬底中形成浅沟槽隔离，浅沟槽隔离的表面高于衬底表面。
可选的，通过光刻工艺在衬底表面定义浅沟槽图案，根据浅沟槽图案刻蚀衬底，在衬底中形成浅沟槽，沉积氧化硅填充衬底中的浅沟槽，并对衬底进行平坦化，在衬底中形成浅沟槽隔离。
步骤102，依次形成隧穿氧化层、浮栅层。
在衬底表面形成隧穿氧化层，在隧穿氧化层表面形成浮栅层。
浮栅层用于形成闪存器件的浮栅。
可选的，在隧穿氧化层表面形成浮栅层后，对衬底进行平坦化，经过平坦化后，浅沟槽隔离的高度与浮栅层的高度相等。
步骤103，通过光刻和刻蚀工艺，降低浅沟槽隔离的高度，令浅沟槽隔离的表面低于浮栅层的表面。
通过光刻工艺打开浅沟槽隔离的表面，保护衬底上的其他区域，通过干法刻蚀工艺刻蚀浅沟槽隔离，降低浅沟槽隔离的高度，令浅沟槽隔离的表面低于浮栅层的表面。
经过刻蚀后，浅沟槽隔离的顶部仍不低于衬底的表面。
如图2所示，浅沟槽隔离12的表面低于浮栅层14的表面。
步骤104，形成ONO层。
如图3所示，在衬底11上形成ONO层15，ONO层15覆盖浮栅层14的表面、浮栅层14露出的侧壁、浅沟槽隔离12的表面。
步骤105，在ONO层表面形成控制栅层。
控制栅层用于形成闪存器件的控制栅。
如图4所示，由于浅沟槽隔离12的表面低于浮栅层14的表面，在形成ONO层15后，浅沟槽隔离12的顶部与浮栅层14的顶部之间仍存在台阶，形成控制栅层16后，控制栅层16可以从浮栅层的侧面包住浮栅层14。
在现有的闪存器件结构中，浅沟槽隔离的表面与浮栅的表面平齐，控制栅在浮栅的上方，控制栅只在一个面上耦合浮栅。而在图4所示的器件结构中，控制栅覆盖浮栅的顶面，且控制栅包围浮栅的侧面，控制栅在三个面上耦合浮栅，提高了控制栅的耦合效率。
在控制栅层表面形成氮化硅层之后，该方法还包括：
在存储器件区域形成闪存器件的字线结构。
综上所述，本申请实施例提供的闪存器件的制作方法，通过在衬底中形成浅沟槽隔离，依次形成隧穿氧化层、浮栅层、通过光刻和刻蚀工艺，降低浅沟槽隔离的高度，令浅沟隔离的表面低于浮栅层的表面，形成ONO层，在ONO层表现形成控制栅层；解决了闪存器件的尺寸缩小后，控制栅与浮栅的耦合比下降的问题；达到了提高小尺寸闪存器件中控制栅与浮栅的耦合比，改善小尺寸闪存器件的读取电流的效果。
在基于图1所示实施例的可选实施例中，浮栅层的材料为多晶硅；通过沉积工艺形成浮栅层。
在基于图1所示实施例的可选实施例中，控制栅层的材料为多晶硅；通过沉积工艺形成控制栅层。
在基于图1所示实施例的可选实施例中，ONO层由氧化层、氮化硅层、氧化层构成；在形成ONO层时，首先在浮栅层表面形成一层氧化层，再在氧化层表面形成一层氮化硅层，然后在氮化硅层表面形成一层氧化层。
在基于图1所示实施例的可选实施例中，在ONO层表面形成控制栅层之后，即步骤105之后，在控制栅层的表面形成氮化硅层。
如图5所示，控制栅层16的表面形成氮化硅层17。
可选的，在制作闪存器件时，制作闪存器件的衬底上还制作逻辑器件，即衬底包括存储器件区域和逻辑器件区域，在存储器件区域制作闪存器件，在逻辑器件区域制作逻辑器件。
在基于图1所示的可选实施例中，在通过光刻和刻蚀工艺，降低浅沟槽隔离的高度，令浅沟槽隔离的表面低于所述浮栅层的表面之前，即在步骤103之前，该方法还包括如下步骤：
步骤1021，形成硬掩膜层。
在衬底上形成硬掩膜层，硬掩膜层覆盖存储器件区域和逻辑器件区域；存储器件区域的浮栅层被硬掩膜层覆盖。
步骤1022，通过光刻和刻蚀工艺，去除存储器件区域的硬掩膜层。
由于需要降低存储器件区域中浅沟槽隔离的高度，需要打开存储器件区域；通过光刻和刻蚀工艺，去除存储器件区域的硬掩膜层，露出存储器件区域的浮栅层。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (7)
1.一种闪存器件的制作方法，其特征在于，所述方法包括：
在衬底中形成浅沟槽隔离，所述浅沟槽隔离的表面高于所述衬底表面；
依次形成隧穿氧化层、浮栅层；
通过光刻和刻蚀工艺，降低所述浅沟槽隔离的高度，令所述浅沟槽隔离的表面低于所述浮栅层的表面；
形成ONO层；
在所述ONO层表面形成控制栅层。
2.根据权利要求1所述的方法，其特征在于，所述在ONO层表面形成控制栅层之后，所述方法还包括：
在所述控制栅层的表面形成氮化硅层。
3.根据权利要求1所述的方法，其特征在于，所述浮栅层的材料为多晶硅。
4.根据权利要求1所述的方法，其特征在于，所述控制栅层的材料为多晶硅。
5.根据权利要求1至4任一所述的方法，其特征在于，所述衬底包括存储器件区域和逻辑器件区域；
所述通过光刻和刻蚀工艺，降低所述浅沟槽隔离的高度，令所述浅沟槽隔离的表面低于所述浮栅层的表面之前，所述方法还包括：
形成硬掩膜层；
通过光刻和刻蚀工艺，去除所述存储器件区域的硬掩膜层。
6.根据权利要求1至4任一所述的方法，其特征在于，所述形成ONO层，包括：
依次形成氧化层、氮化硅层、氧化层。
7.根据权利要求2所述的方法，其特征在于，所述在所述控制栅层表面形成氮化硅层之后，所述方法还包括：
在存储器件区域形成闪存器件的字线结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110440237.1A CN113224064A (zh) | 2021-04-21 | 2021-04-21 | 闪存器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110440237.1A CN113224064A (zh) | 2021-04-21 | 2021-04-21 | 闪存器件的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113224064A true CN113224064A (zh) | 2021-08-06 |
Family
ID=77088702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110440237.1A Pending CN113224064A (zh) | 2021-04-21 | 2021-04-21 | 闪存器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113224064A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101908509A (zh) * | 2009-06-08 | 2010-12-08 | 海力士半导体有限公司 | 制造非易失性存储器件的方法 |
| CN105789212A (zh) * | 2014-12-24 | 2016-07-20 | 上海格易电子有限公司 | 一种闪存存储单元及制作方法 |
| CN108109656A (zh) * | 2017-12-28 | 2018-06-01 | 上海华力微电子有限公司 | 闪存阵列的制作方法及闪存阵列 |
| CN110289260A (zh) * | 2019-06-21 | 2019-09-27 | 上海华力微电子有限公司 | 闪存的制造方法、闪存储器及光罩掩膜版 |
-
2021
- 2021-04-21 CN CN202110440237.1A patent/CN113224064A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101908509A (zh) * | 2009-06-08 | 2010-12-08 | 海力士半导体有限公司 | 制造非易失性存储器件的方法 |
| CN105789212A (zh) * | 2014-12-24 | 2016-07-20 | 上海格易电子有限公司 | 一种闪存存储单元及制作方法 |
| CN108109656A (zh) * | 2017-12-28 | 2018-06-01 | 上海华力微电子有限公司 | 闪存阵列的制作方法及闪存阵列 |
| CN110289260A (zh) * | 2019-06-21 | 2019-09-27 | 上海华力微电子有限公司 | 闪存的制造方法、闪存储器及光罩掩膜版 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100554516B1 (ko) | 반도체 장치의 제조 방법 | |
| US20060208307A1 (en) | Split gate flash memory and manufacturing method thereof | |
| US20080268608A1 (en) | Method of fabricating a flash memory device | |
| CN111129020A (zh) | 闪存器件的制作方法 | |
| CN112259541B (zh) | Nord闪存的制作方法 | |
| CN112670290B (zh) | 存储器件的形成方法 | |
| US6794710B2 (en) | Split-gate flash memory structure and method of manufacture | |
| US20070128797A1 (en) | Flash memory device and method for fabricating the same | |
| US20090315096A1 (en) | Non-volatile memory and method of manufacturing the same | |
| JP2006509366A (ja) | 浮遊ゲート装置において結合係数が改善された自己整合シャロートレンチ分離 | |
| US7473601B2 (en) | Method of fabricating flash memory device using sidewall process | |
| US6284597B1 (en) | Method of fabricating flash memory | |
| US6984559B2 (en) | Method of fabricating a flash memory | |
| US6867099B2 (en) | Spilt-gate flash memory structure and method of manufacture | |
| US6906377B2 (en) | Flash memory cell and fabrication thereof | |
| CN111524810A (zh) | 闪存器件的制造方法及闪存器件 | |
| CN111463167A (zh) | 半导体元件及其制造方法 | |
| US20070052003A1 (en) | Method for producing a memory with high coupling ratio | |
| CN112420721B (zh) | eflash器件的控制栅刻蚀方法 | |
| US7061041B2 (en) | Memory device | |
| CN113224064A (zh) | 闪存器件的制作方法 | |
| US7592036B2 (en) | Method for manufacturing NAND flash memory | |
| US20050142746A1 (en) | Method of fabricating flash memory device | |
| CN113782418A (zh) | 半导体器件的制作方法 | |
| CN112635473B (zh) | 存储器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210806 |