CN105789212A - 一种闪存存储单元及制作方法 - Google Patents
一种闪存存储单元及制作方法 Download PDFInfo
- Publication number
- CN105789212A CN105789212A CN201410838164.1A CN201410838164A CN105789212A CN 105789212 A CN105789212 A CN 105789212A CN 201410838164 A CN201410838164 A CN 201410838164A CN 105789212 A CN105789212 A CN 105789212A
- Authority
- CN
- China
- Prior art keywords
- shallow trench
- floating boom
- shaped floating
- flash memory
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000007667 floating Methods 0.000 claims abstract description 76
- 238000002955 isolation Methods 0.000 claims abstract description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 230000005641 tunneling Effects 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 27
- 230000004888 barrier function Effects 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 abstract description 10
- 238000010168 coupling process Methods 0.000 abstract description 10
- 238000005859 coupling reaction Methods 0.000 abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 9
- 230000000903 blocking effect Effects 0.000 abstract 2
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ion Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种闪存存储单元及制作方法，其中方法包括：于衬底中通过制备浅沟槽隔离以隔离出有源区，有源区上依次制备有遂穿氧化层和多个沟槽；于多个沟槽的侧壁和底部制备U形浮栅，U型浮栅的表面与多个沟槽的表面位于同一平面；对浅沟槽隔离进行刻蚀，以使浅沟槽隔离的表面位于U型浮栅的上表面和下表面之间；于U型浮栅暴露出的表面以及浅沟槽隔离的表面上制备氧化硅-氮化硅-氧化硅阻挡层；于氧化硅阻挡层之上制备控制栅。本发明的有益效果是通过制作一种U形浮栅，增加了控制栅表面与浮栅表面的接触面积，进而增加了控制栅与浮栅之间的耦合电容，改善了浮栅器件的开关特性和降低了浮栅器件的功耗，提高了闪存存储器的擦写速度和可靠性。
Description
技术领域
本发明涉半导体器件制作领域，尤其涉及一种闪存存储单元及制作方法。
背景技术
快闪存储器(FlashMemory，简称闪存)是一种长寿命的非易失性(在断电情况下仍能保持所存储的数据信息)的半导体存储器，被广泛的应用到优盘、闪存卡、笔记本电脑、以及数码相机、手机等各类随身移动装置闪存式数码存储产品中。
现有技术中提供了一种闪存存储单元制作方法，首先，在衬底1之上依次形成氧化层和氮化硅层，将所述氧化层和氮化硅层作为硬掩膜层；在形成有硬膜层的衬底1上刻蚀平行排列的浅沟槽2，并形成氮化硅结构；然后，对所述浅沟槽2进行氧化物填充以及平坦化处理以形成浅沟槽隔离3，去除氧化硅层和氮化硅结构，形成遂穿氧化层4，以及在去除氮化硅结构后的沟槽内填充多晶硅结构形成浮栅5；最后，在浅沟槽隔离3和浮栅5表面形成氧化硅层6，以及在氧化硅层6之上形成控制栅7。由上述方法制作的闪存存储单元结构如图1所示。
上述闪存存储单元制作方法存在以下不足：浮栅侧壁与控制栅很难有效耦合，导致控制栅与浮栅的耦合电容偏低。为了增加这种耦合电容，控制栅在浮栅侧壁上要尽量多的向下延伸以增加接触面积，但这又造成控制栅与有源区寄生耦合电容偏高，导致控制栅不能有效的控制浮栅器件的开启和闭合，造成器件的功耗偏高甚至失效。
发明内容
本发明是为了解决现有技术中的上述不足而完成的，本发明的目的在于提出一种闪存存储单元及制作方法，该闪存存储单元和方法可以有效的控制浮栅器件的开启和闭合，降低了浮栅器件的功耗，提高了闪存存储器的擦写速度和可靠性。
为达此目的，本发明采用以下技术方案：
一方面，本发明实施例提供一种闪存存储单元制作方法，包括：
于衬底中通过制备浅沟槽隔离以隔离出有源区，所述有源区上依次制备有遂穿氧化层和多个沟槽；
于所述多个沟槽的侧壁和底部制备U形浮栅，所述U型浮栅的表面与所述多个沟槽的表面位于同一平面；
对所述浅沟槽隔离进行刻蚀，以使所述浅沟槽隔离的表面位于所述U型浮栅的上表面和下表面之间；
于所述U型浮栅暴露出的表面以及所述浅沟槽隔离的表面上制备氧化硅阻挡层；
于所述氧化硅阻挡层之上制备控制栅。
进一步的，于衬底中通过制备浅沟槽隔离以隔离出有源区，所述有源区上依次制备有遂穿氧化层和多个沟槽，具体包括：
于衬底之上依次生长衬垫氧化层和氮化硅层，所述衬垫氧化层和所述氮化硅层形成硬掩膜层；
以所述硬掩膜层为掩膜，于所述衬底中制备多个浅沟槽，所述氮化硅层形成氮化硅结构；
于所述多个浅沟槽内形成浅沟槽隔离以隔离出有源区，对所述浅沟槽隔离进行化学机械抛光处理，以使所述浅沟槽隔离的表面与所述氮化硅结构的上表面位于同一平面；
剥离所述氮化硅结构，以形成多个沟槽。
进一步的，于所述多个沟槽的侧壁和底部制备U形浮栅，具体包括：
于所述多个沟槽的侧壁和底部以及所述浅沟槽隔离的表面上沉淀多晶硅结构；
对所述浅沟槽隔离表面上的多晶硅结构进行去除，以于所述多个沟槽的侧壁和底部制备U型浮栅，所述U型浮栅的表面与所述多个沟槽的表面位于同一平面。
进一步的，所述于所述多个沟槽的侧壁和底部以及所述浅沟槽隔离的表面上沉淀多晶硅结构通过低压化学气象沉淀工艺进行沉淀。
进一步的，所述对所述浅沟槽隔离表面上的多晶硅结构进行去除通过化学机械抛光工艺进行去除。
进一步的，所述对所述浅沟槽隔离进行刻蚀采用湿法刻蚀或干法刻蚀。
进一步的，所述U型浮栅的厚度取值范围为200～500埃。
进一步的，所述浅沟槽隔离的表面位于所述U型浮栅的上表面和下表面之间，进一步的，所述浅沟槽隔离的表面与所述U型浮栅的上表面之间的高度取值范围为100～600埃。
另一方面，本发明实施例还提供一种由上述方法制作的闪存存储单元，包括：
衬底，所述衬底的上部形成有多个浅沟槽；
遂穿氧化层，生长于所述衬底之上；
U形浮栅，形成于所述遂穿氧化层之上；
浅沟槽隔离，形成于所述多个浅沟槽内和所述U型浮栅的侧壁上；
氧化硅阻挡层，形成于所述U型浮栅的侧壁和表面以及所述浅沟槽隔离的表面上；
控制栅，形成于所述氧化硅阻挡层之上。
本发明所述的闪存存储单元及制作方法，通过制作一种U形浮栅，增加了控制栅表面与浮栅表面的接触面积，进而增加了控制栅与浮栅之间的耦合电容，另外，由于U形浮栅表面面积增加，使得控制栅与浮栅在同样的耦合电容要求下，控制栅与浮栅侧壁的接触面积减少，从而减少了控制栅与有源区之间的寄生耦合电容，改善了浮栅器件的开关特性和降低了浮栅器件的功耗，提高了闪存存储器的擦写速度和可靠性。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1是现有技术提供的闪存存储单元的剖面结构示意图；
图2是本发明实施例一提供的闪存存储单元制作方法的流程图；
图3至图6是本发明实施例一提供的步骤S110对应的结构剖面图；
图7至图8是本发明实施例一提供的步骤S120对应的结构剖面图；
图9是本发明实施例一提供的步骤S130对应的结构剖面图；
图10是本发明实施例一提供的步骤S140对应的结构剖面图；
图11是本发明实施例一提供的步骤S150对应的结构剖面图。
图中：10、衬底；11、遂穿氧化层；12、氮化硅层；12a、氮化硅结构；13、浅沟槽；14、浅沟槽隔离；15、有源区；16、多个沟槽；17、多晶硅结构；18、U形浮栅；19、氧化硅阻挡层；20、控制栅。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
实施例一：
图2给出了本发明实施例一提供的闪存存储单元制作方法的流程图。如图2所示，本实施例一提供的闪存存储单元制作方法，包括以下步骤：
步骤S110，于衬底10中通过制备浅沟槽隔离14以隔离出有源区15，所述有源区15上依次制备有遂穿氧化层11和多个沟槽16；
具体的，如图3至图6所示，参考图3，首先于衬底10之上依次生长遂穿氧化层11和氮化硅层12，其中,衬底10可以为硅衬底、锗硅衬底、锗衬底或者Ⅲ-Ⅴ族化合物衬底，本实施例中是以衬底10为硅衬底为例。遂穿氧化层11的材料优选为氧化硅，对生成的遂穿氧化层11进行离子注入，离子注入可以获得理想的掺杂浓度和集成度，进而调整最终存储单元的阈值电压，其中，注入的离子可以为硼离子或铟离子。遂穿氧化层11和氮化硅层12构成硬掩膜层，硬掩膜层作为后续在衬底10上刻蚀浅沟槽13的掩膜。参考图4，以所述硬掩膜层为掩膜，于所述衬底10中制备多个浅沟槽13，所述氮化硅层12形成氮化硅结构12a。参考图5，于所述多个浅沟槽13内形成浅沟槽隔离14以隔离出有源区15，所述浅沟槽隔离14的表面与所述氮化硅结构12a的上表面位于同一平面,具体的，先对多个浅沟槽13的侧壁进行浅沟槽侧壁氧化处理，然后，可以采用化学气象沉淀工艺在多个浅沟槽13内以及多个浅沟槽13之上沉淀浅沟槽隔离14，其中，浅沟槽隔离14的材料至少包括氧化硅，对浅沟槽隔离14进行平坦化处理，例如进行化学机械抛光(ChemicalMechanicalPolishing，CMP)，使浅沟槽隔离14的表面与氮化硅结构12a的表面位于同一平面。参考图6，剥离所述氮化硅结构12a，以形成多个沟槽16，优选的，通过磷酸溶液剥离氮化硅结构12a。
步骤S120，于所述多个沟槽16的侧壁和底部制备U形浮栅18，所述U型浮栅18的表面与所述多个沟槽16的表面位于同一平面；
具体的，如图7至图8所示，参考图7，于所述多个沟槽16的侧壁和底部以及所述浅沟槽隔离14的表面上沉淀多晶硅结构17，通过沉淀多晶硅结构17的厚度来控制U形浮栅18的宽度。优选的，沉淀多晶硅结构17通过低压化学气象沉淀工艺进行沉淀。参考图8，对所述多晶硅结构17进行刻蚀，以于所述多个沟槽16的侧壁和底部制备U型浮栅18，所述U型浮栅18的表面与所述多个沟槽16的表面位于同一平面，优选的，对所述多晶硅结构17进行刻蚀通过化学机械抛光工艺进行刻蚀。其中，U型浮栅18的厚度取值范围为200～500埃。
步骤S130，对所述浅沟槽隔离14进行刻蚀，以使所述浅沟槽隔离14的表面位于所述U型浮栅18的上表面和下表面之间；
具体的，如图9所示，其中，对所述浅沟槽隔离14进行刻蚀可以采用湿法刻蚀或干法刻蚀。优选的，所述浅沟槽隔离14的表面与所述U型浮栅18的上表面之间的高度取值范围为100～600埃。需要说明的是，本实施例中U形浮栅18的形状特征，增加了U形浮栅侧壁与控制栅20的接触面积。由于U形浮栅18上表面面积增加，U形浮栅18侧壁的浅沟槽隔离14刻蚀不用太多，从而减少了刻蚀的难度和增加了刻蚀的一致性。
步骤S140，于所述U型浮栅18暴露出的表面以及所述浅沟槽隔离14的表面上制备氧化硅阻挡层19；
具体的，如图10所示，于U型浮栅18暴露出的表面以浅沟槽隔离14的表面上炉管生长氧化硅阻挡层19，其中，氧化硅阻挡层19的材料优选为氧化硅。
步骤S150，于所述氧化硅阻挡层19之上制备控制栅20。
具体的，如图11所示，于氧化硅阻挡层19之上炉管生长控制栅20，其中控制栅20的材料为多晶硅结构。
本实施例提供的闪存存储单元制作方法，通过制作一种U形结构的浮栅，增加了控制栅表面与浮栅表面的接触面积，进而增加了控制栅与浮栅之间的耦合电容，另外，由于U形浮栅表面面积增加，使得控制栅与浮栅在同样的耦合电容要求下，控制栅与浮栅侧壁的接触面积减少，从而减少了控制栅与有源区之间的寄生耦合电容，改善了浮栅器件的开关特性和降低了浮栅器件的功耗，提高了闪存存储器的擦写速度和可靠性。
实施例二：
本实施例提供一种闪存存储单元，其结构如图11所示，包括：
衬底10，所述衬底10的上部形成有多个浅沟槽13；
遂穿氧化层11，生长于所述衬底10之上；
U形浮栅18，形成于所述遂穿氧化层11之上；
浅沟槽隔离14，形成于所述多个浅沟槽13内和所述U形浮栅18的侧壁上；
氧化硅阻挡层19，形成于所述U型浮栅18的侧壁和表面以及所述浅沟槽隔离14的表面上；
控制栅20，形成于所述氧化硅阻挡层19之上。
本实施例提供的闪存存储单元，通过制作一种U形结构的浮栅，增加了控制栅表面与浮栅表面的接触面积，进而增加了控制栅与浮栅之间的耦合电容，另外，由于U形浮栅表面面积增加，使得控制栅与浮栅在同样的耦合电容要求下，控制栅与浮栅侧壁的接触面积减少，从而减少了控制栅与有源区之间的寄生耦合电容，改善了浮栅器件的开关特性和降低了浮栅器件的功耗，提高了闪存存储器的擦写速度和可靠性。
上述仅为本发明的较佳实施例及所运用的技术原理。本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由权利要求的范围决定。
Claims (9)
1.一种闪存存储单元制作方法，其特征在于，包括：
于衬底中通过制备浅沟槽隔离以隔离出有源区，所述有源区上依次制备有遂穿氧化层和多个沟槽；
于所述多个沟槽的侧壁和底部制备U形浮栅，所述U型浮栅的表面与所述多个沟槽的表面位于同一平面；
对所述浅沟槽隔离进行刻蚀，以使所述浅沟槽隔离的表面位于所述U型浮栅的上表面和下表面之间；
于所述U型浮栅暴露出的表面以及所述浅沟槽隔离的表面上制备氧化硅阻挡层；
于所述氧化硅阻挡层之上制备控制栅。
2.根据权利要求1所述的闪存存储单元制作方法，其特征在于，于衬底中通过制备浅沟槽隔离以隔离出有源区，所述有源区上依次制备有遂穿氧化层和多个沟槽，具体包括：
于衬底之上依次生长遂穿氧化层和氮化硅层，所述遂穿氧化层和所述氮化硅层形成硬掩膜层；
以所述硬掩膜层为掩膜，于所述衬底中制备多个浅沟槽，所述氮化硅层形成氮化硅结构；
于所述多个浅沟槽内形成浅沟槽隔离以隔离出有源区，对所述浅沟槽隔离进行化学机械抛光处理，以使所述浅沟槽隔离的表面与所述氮化硅结构的上表面位于同一平面；
剥离所述氮化硅结构，以形成多个沟槽。
3.根据权利要求1所述的闪存存储单元制作方法，其特征在于，于所述多个沟槽的侧壁和底部制备U形浮栅，具体包括：
于所述多个沟槽的侧壁和底部以及所述浅沟槽隔离的表面上沉淀多晶硅结构；
对所述浅沟槽隔离表面上的多晶硅结构进行去除，以于所述多个沟槽的侧壁和底部制备U型浮栅，所述U型浮栅的表面与所述多个沟槽的表面位于同一平面。
4.根据权利要求3所述的闪存存储单元制作方法，其特征在于，所述于所述多个沟槽的侧壁和底部以及所述浅沟槽隔离的表面上沉淀多晶硅结构通过低压化学气象沉淀工艺进行沉淀。
5.根据权利要求3所述的闪存存储单元制作方法，其特征在于，所述对所述浅沟槽隔离表面上的多晶硅结构进行去除通过化学机械抛光工艺进行去除。
6.根据权利要求1所述的闪存存储单元制作方法，其特征在于，所述对所述浅沟槽隔离进行刻蚀采用湿法刻蚀或干法刻蚀。
7.根据权利要求1-6任一所述的闪存存储单元制作方法，其特征在于，所述U型浮栅的厚度取值范围为200～500埃。
8.根据权利要求1-6任一所述的闪存存储单元制作方法，其特征在于，所述浅沟槽隔离的表面位于所述U型浮栅的上表面和下表面之间，进一步的，所述浅沟槽隔离的表面与所述U型浮栅的上表面之间的高度取值范围为100～600埃。
9.一种通过权利要求1-8任一所述方法制作的闪存存储单元，其特征在于，包括：
衬底，所述衬底的上部形成有多个浅沟槽；
遂穿氧化层，生长于所述衬底之上；
U形浮栅，形成于所述遂穿氧化层之上；
浅沟槽隔离，形成于所述多个浅沟槽内和所述U型浮栅的侧壁上；
氧化硅阻挡层，形成于所述U型浮栅的侧壁和表面以及所述浅沟槽隔离的表面上；
控制栅，形成于所述氧化硅阻挡层之上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410838164.1A CN105789212A (zh) | 2014-12-24 | 2014-12-24 | 一种闪存存储单元及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410838164.1A CN105789212A (zh) | 2014-12-24 | 2014-12-24 | 一种闪存存储单元及制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105789212A true CN105789212A (zh) | 2016-07-20 |
Family
ID=56389154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410838164.1A Pending CN105789212A (zh) | 2014-12-24 | 2014-12-24 | 一种闪存存储单元及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105789212A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108682675A (zh) * | 2017-03-31 | 2018-10-19 | 上海格易电子有限公司 | 一种闪存及其制造方法 |
| CN113224064A (zh) * | 2021-04-21 | 2021-08-06 | 华虹半导体(无锡)有限公司 | 闪存器件的制作方法 |
| CN114784009A (zh) * | 2022-06-20 | 2022-07-22 | 广州粤芯半导体技术有限公司 | 嵌入式闪存的制备方法 |
Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100195200B1 (ko) * | 1995-12-27 | 1999-06-15 | 윤종용 | 비휘발성 메모리장치 및 그 제조방법 |
| KR20020057690A (ko) * | 2001-01-03 | 2002-07-12 | 윤종용 | 부유게이트를 가지는 플래시 메모리 셀을 제조하는 방법 |
| US20020160570A1 (en) * | 2001-04-30 | 2002-10-31 | Horng-Huei Tseng | Stacked-gate flash memory and the method of making the same |
| US20020160575A1 (en) * | 2001-04-30 | 2002-10-31 | Horng-Huei Tseng | High coupling ratio stacked-gate flash memory and the method of making the same |
| US20020160571A1 (en) * | 2001-04-30 | 2002-10-31 | Horng-Huei Tseng | High coupling ratio stacked-gate flash memory and the method of making the same |
| CN1378271A (zh) * | 2001-03-29 | 2002-11-06 | 华邦电子股份有限公司 | 一种叠层栅快闪存储单元及其制造方法 |
| US20020168819A1 (en) * | 2001-05-14 | 2002-11-14 | Horng-Huei Tseng | Flash memory with conformal floating gate and the method of making the same |
| KR20050002422A (ko) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | 플래시 소자의 제조 방법 |
| US20050014333A1 (en) * | 2003-07-16 | 2005-01-20 | Hak-Yun Kim | Method for manufacturing a semiconductor device |
| US20050233531A1 (en) * | 2002-07-12 | 2005-10-20 | Hynix Semiconductor Inc. | Method of manufacturing semiconductor devices |
| CN1855446A (zh) * | 2005-04-27 | 2006-11-01 | 三星电子株式会社 | 具有u－形浮栅的快闪存储器的制造方法 |
| KR20060133640A (ko) * | 2005-06-21 | 2006-12-27 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| CN1909211A (zh) * | 2005-08-04 | 2007-02-07 | 三星电子株式会社 | 非易失性存储器件及其制造方法 |
| KR20070067563A (ko) * | 2005-12-24 | 2007-06-28 | 삼성전자주식회사 | 플로팅 게이트 형성 방법 |
| US20070176225A1 (en) * | 2006-02-01 | 2007-08-02 | Sang-Hoon Lee | Semiconductor device and method of manufacturing the same |
| US20080003749A1 (en) * | 2006-06-29 | 2008-01-03 | Hynix Semiconductor Inc. | Method Of Manufacturing A Flash Memory Device |
| KR20080050802A (ko) * | 2006-12-04 | 2008-06-10 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| KR20080061476A (ko) * | 2006-12-28 | 2008-07-03 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조방법 |
| KR101151036B1 (ko) * | 2004-01-05 | 2012-06-08 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 트랜지스터 및 그 제조방법 |
-
2014
- 2014-12-24 CN CN201410838164.1A patent/CN105789212A/zh active Pending
Patent Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100195200B1 (ko) * | 1995-12-27 | 1999-06-15 | 윤종용 | 비휘발성 메모리장치 및 그 제조방법 |
| KR20020057690A (ko) * | 2001-01-03 | 2002-07-12 | 윤종용 | 부유게이트를 가지는 플래시 메모리 셀을 제조하는 방법 |
| CN1378271A (zh) * | 2001-03-29 | 2002-11-06 | 华邦电子股份有限公司 | 一种叠层栅快闪存储单元及其制造方法 |
| US20020160570A1 (en) * | 2001-04-30 | 2002-10-31 | Horng-Huei Tseng | Stacked-gate flash memory and the method of making the same |
| US20020160575A1 (en) * | 2001-04-30 | 2002-10-31 | Horng-Huei Tseng | High coupling ratio stacked-gate flash memory and the method of making the same |
| US20020160571A1 (en) * | 2001-04-30 | 2002-10-31 | Horng-Huei Tseng | High coupling ratio stacked-gate flash memory and the method of making the same |
| US20020168819A1 (en) * | 2001-05-14 | 2002-11-14 | Horng-Huei Tseng | Flash memory with conformal floating gate and the method of making the same |
| US20050233531A1 (en) * | 2002-07-12 | 2005-10-20 | Hynix Semiconductor Inc. | Method of manufacturing semiconductor devices |
| KR20050002422A (ko) * | 2003-06-30 | 2005-01-07 | 주식회사 하이닉스반도체 | 플래시 소자의 제조 방법 |
| US20050014333A1 (en) * | 2003-07-16 | 2005-01-20 | Hak-Yun Kim | Method for manufacturing a semiconductor device |
| KR101151036B1 (ko) * | 2004-01-05 | 2012-06-08 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 트랜지스터 및 그 제조방법 |
| CN1855446A (zh) * | 2005-04-27 | 2006-11-01 | 三星电子株式会社 | 具有u－形浮栅的快闪存储器的制造方法 |
| KR20060133640A (ko) * | 2005-06-21 | 2006-12-27 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| CN1909211A (zh) * | 2005-08-04 | 2007-02-07 | 三星电子株式会社 | 非易失性存储器件及其制造方法 |
| KR20070067563A (ko) * | 2005-12-24 | 2007-06-28 | 삼성전자주식회사 | 플로팅 게이트 형성 방법 |
| US20070176225A1 (en) * | 2006-02-01 | 2007-08-02 | Sang-Hoon Lee | Semiconductor device and method of manufacturing the same |
| US20080003749A1 (en) * | 2006-06-29 | 2008-01-03 | Hynix Semiconductor Inc. | Method Of Manufacturing A Flash Memory Device |
| KR20080050802A (ko) * | 2006-12-04 | 2008-06-10 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| KR20080061476A (ko) * | 2006-12-28 | 2008-07-03 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108682675A (zh) * | 2017-03-31 | 2018-10-19 | 上海格易电子有限公司 | 一种闪存及其制造方法 |
| CN113224064A (zh) * | 2021-04-21 | 2021-08-06 | 华虹半导体(无锡)有限公司 | 闪存器件的制作方法 |
| CN114784009A (zh) * | 2022-06-20 | 2022-07-22 | 广州粤芯半导体技术有限公司 | 嵌入式闪存的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103426826B (zh) | 闪存单元及其形成方法 | |
| US7316955B2 (en) | Method of manufacturing semiconductor device | |
| US8008150B2 (en) | Methods of fabricating flash memory devices including substantially uniform tunnel oxide layers | |
| JP6504178B2 (ja) | ３次元ｎａｎｄメモリ構造体におけるトンネル酸化物層形成の方法および関連するデバイス | |
| CN101295678A (zh) | 制造快闪存储器件的方法 | |
| CN106952922B (zh) | 一种半导体器件的制造方法 | |
| CN103871969A (zh) | 电可擦可编程只读存储器及其形成方法、擦除方法 | |
| CN106469730A (zh) | 一种半导体结构的制作方法 | |
| KR101541677B1 (ko) | 비휘발성 메모리 어레이에 사용하기 위한 자가-정렬된 스택 게이트 구조물 | |
| CN104681494A (zh) | 一种半导体存储器件及其制备方法 | |
| CN105789212A (zh) | 一种闪存存储单元及制作方法 | |
| TWI675456B (zh) | 記憶體裝置的形成方法 | |
| CN105789133A (zh) | 一种闪存存储单元及制作方法 | |
| CN102760737A (zh) | 浮栅型eeprom器件及其制造方法 | |
| CN105789277A (zh) | 一种闪存存储器的浮栅结构及制作方法 | |
| CN106783865B (zh) | 一种存储单元的制作方法 | |
| CN102610508A (zh) | 浮栅的制作方法 | |
| US8669606B2 (en) | Semiconductor device and method for manufacturing thereof | |
| CN110634878B (zh) | 一种闪存及其制备方法 | |
| CN107887390A (zh) | 一种改善闪存单元的工艺集成方法 | |
| US6576514B2 (en) | Method of forming a three-dimensional polysilicon layer on a semiconductor wafer | |
| CN103117281B (zh) | 半导体存储器件及其制造方法 | |
| CN105789211A (zh) | 一种闪存存储单元及制作方法 | |
| CN113013169B (zh) | Nor flash的形成方法 | |
| KR101002550B1 (ko) | 플래시 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160720 |