CN114464537A - 嵌入式sonos存储器及其制备方法 - Google Patents

嵌入式sonos存储器及其制备方法 Download PDF

Info

Publication number
CN114464537A
CN114464537A CN202210149663.4A CN202210149663A CN114464537A CN 114464537 A CN114464537 A CN 114464537A CN 202210149663 A CN202210149663 A CN 202210149663A CN 114464537 A CN114464537 A CN 114464537A
Authority
CN
China
Prior art keywords
layer
substrate
polysilicon gate
polysilicon
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210149663.4A
Other languages
English (en)
Inventor
王宁
张可钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202210149663.4A priority Critical patent/CN114464537A/zh
Publication of CN114464537A publication Critical patent/CN114464537A/zh
Priority to US17/888,998 priority patent/US20230269945A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种嵌入式SONOS存储器及其制备方法，其中方法包括：在所述选择管多晶硅栅一侧形成连接层；在远离所述连接层的所述选择管多晶硅栅的另一侧形成第二氧化硅层和ONO电荷存储层；接着在远离所述连接层的所述第二氧化硅层的侧面形成存储管多晶硅栅，从而得到背靠背结构的所述选择管多晶硅栅和所述存储管多晶硅栅。本申请通过形成背靠背结构的所述选择管多晶硅栅和所述存储管多晶硅栅，比传统的两管分离的SONOS器件节省芯片设计面积。进一步的，本申请利用所述连接层，可以将所述选择管多晶硅栅的栅极与衬底中其对应的源端共接，后续可以共接至同一选择管字线，从而使得外接电路的设计可以更加简洁。

Description

嵌入式SONOS存储器及其制备方法
技术领域
本申请涉及SONOS存储器制造技术领域，具体涉及一种嵌入式SONOS存储器及其制备方法。
背景技术
非易失性存储器作为计算机中必不可少的存储设备，对所处理的信息起着重要的存储功能。SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)存储器具有单元尺寸小、存储保持性好、操作电压低、与CMOS工艺兼容等特点。
现有的SONOS存储器件一般都是两管(选择管和存储管)分离结构的SONOS器件，这样需要占用过多的芯片设计面积；此外，现有的SONOS存储器件中，选择管的源端和选择管的栅极均需分别接至外围电路，在外接电路设计上较为繁杂。
发明内容
本申请提供了一种嵌入式SONOS存储器及其制备方法，可以解决现有的SONOS存储器件占用过多的芯片设计面积、外接电路设计上较为繁杂中的至少一个问题。
一方面，本申请实施例提供了一种嵌入式SONOS存储器的制备方法，包括：
提供一衬底，所述衬底上形成有第一氧化硅层和第一氮化硅层，所述第一氮化硅层中形成有第一沟槽，在所述第一沟槽中形成有覆盖所述第一氮化硅层的侧表面的两个相对的选择管多晶硅栅；
刻蚀所述第一沟槽的底壁的所述第一氧化硅层至所述衬底的表面；
刻蚀所述第一沟槽底壁的部分厚度的所述衬底以得到第二沟槽，并在所述第二沟槽中形成两个连接层，所述连接层接触所述第二沟槽底壁的所述衬底且分别覆盖一所述选择管多晶硅栅；
形成隔离氧化层，所述隔离氧化层填充所述第二沟槽；
去除所述选择管多晶硅栅侧的所述第一氮化硅层和所述第一氧化硅层；
形成第二氧化硅层，所述第二氧化硅层覆盖所述选择管多晶硅栅的侧表面；
形成ONO材料层，所述ONO材料层覆盖所述隔离氧化层、所述第二氧化硅层和所述衬底的部分表面；
形成第一多晶硅材料层，所述第一多晶硅材料层覆盖所述ONO材料层；
刻蚀所述隔离氧化层上方的所述第一多晶硅材料层和所述ONO材料层以及部分所述衬底上的所述第一多晶硅材料层和所述ONO材料层以在所述第二氧化硅层侧得到ONO电荷存储层和存储管多晶硅栅；以及，
在远离所述存储管多晶硅栅的所述衬底表面形成堆叠的逻辑氧化层和逻辑多晶硅栅。
可选的，在所述嵌入式SONOS存储器的制备方法中，所述连接层的材质为多晶硅。
可选的，在所述嵌入式SONOS存储器的制备方法中，所述刻蚀所述第一沟槽底壁的部分厚度的所述衬底以得到第二沟槽，并在所述第二沟槽中形成连接层，所述连接层覆盖所述选择管多晶硅栅的步骤包括：
形成第二多晶硅材料层，所述第二多晶硅材料层覆盖所述第一氮化硅层、所述选择管多晶硅栅和所述第一沟槽的底壁的衬底；
刻蚀去除所述第一氮化硅层上的所述第二多晶硅材料层、所述第一沟槽底壁的所述第二多晶硅材料层以得到所述连接层；以及，
刻蚀所述第一沟槽底壁的部分厚度的所述衬底以得到所述第二沟槽。
可选的，在所述嵌入式SONOS存储器的制备方法中，在形成堆叠的所述逻辑氧化层和所述逻辑多晶硅栅的过程中，所述嵌入式SONOS存储器的制备方法还包括：形成氧化硅侧墙，所述氧化硅侧墙覆盖所述存储管多晶硅栅的侧表面和所述ONO电荷存储层的侧表面。
可选的，在所述嵌入式SONOS存储器的制备方法中，在刻蚀所述第一沟槽底壁的部分厚度的所述衬底以得到所述第二沟槽的过程中，刻蚀所述衬底的部分厚度大于
Figure BDA0003510204310000021
可选的，在所述嵌入式SONOS存储器的制备方法中，在所述第二沟槽中，所述隔离氧化层在宽度上的尺寸为
Figure BDA0003510204310000031
可选的，在所述嵌入式SONOS存储器的制备方法中，各所述连接层底部的衬底表面形成有源区，其中，通过所述连接层，各所述选择管多晶硅栅与各所述连接层底部的所述源区电性连接。
可选的，在所述嵌入式SONOS存储器的制备方法中，所述第二氧化硅层的厚度为
Figure BDA0003510204310000032
所述ONO电荷存储层的厚度为
Figure BDA0003510204310000033
可选的，在所述嵌入式SONOS存储器的制备方法中，所述ONO电荷存储层包括：堆叠的氧化硅膜层、氮化硅膜层和氧化硅膜层。
另一方面，本申请实施例还提供了一种嵌入式SONOS存储器，包括：
衬底，所述衬底上形成有图案化的第一氧化硅层；
两个相对设置的选择管多晶硅栅，所述选择管多晶硅栅覆盖所述图案化的第一氧化硅层；
两个连接层，所述连接层分别覆盖一所述选择管多晶硅栅并且与所述衬底接触，所述连接层和部分厚度的所述衬底之间形成有第二沟槽；
隔离氧化层，所述隔离氧化层填充所述第二沟槽；
第二氧化硅层，所述第二氧化硅层覆盖所述选择管多晶硅栅的侧表面；
两个ONO电荷存储层，所述ONO电荷存储层分别位于所述第二氧化硅层侧并且覆盖所述第二氧化硅层的侧表面和所述衬底的部分表面；
两个存储管多晶硅栅，所述存储管多晶硅栅覆盖所述ONO电荷存储层；以及，
堆叠的逻辑氧化层和逻辑多晶硅栅，所述逻辑氧化层和所述逻辑多晶硅栅位于远离所述存储管多晶硅栅的所述衬底表面上。
本申请技术方案，至少包括如下优点：
本申请通过形成背靠背结构的所述选择管多晶硅栅和所述存储管多晶硅栅，比传统的两管分离的SONOS器件节省芯片设计面积。
进一步的，本申请利用所述连接层，可以将所述选择管多晶硅栅的栅极与衬底中其对应的源端共接，后续可以共接至同一选择管字线，从而使得外接电路的设计可以更加简洁。
此外，本申请通过所述第一氮化硅层作为硬掩膜来定义整个晶圆上相邻的SONOS存储器件中的选择管多晶硅栅和存储管多晶硅栅的宽度，并采用多晶硅栅自对准刻蚀的方法来定义每个SONOS存储器件中的单个选择管多晶硅栅和单个存储管多晶硅栅的宽度，在光刻能力有限的条件下，可用于更小尺寸的SONOS存储器制造。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-图16是本发明实施例的制备嵌入式SONOS存储器的各工艺步骤中的半导体结构示意图；
其中，附图标记说明如下：
100-衬底，110-第一氧化硅层，111-图案化的第一氧化硅层，120-第一氮化硅层，121-第一沟槽，122-第二沟槽，130-多晶硅材料层，131-选择管多晶硅栅，140-第二多晶硅材料层，141-连接层，150-隔离氧化层，160-氧化硅材料层，161-第二氧化硅层，170-ONO材料层，171-ONO电荷存储层，180-第一多晶硅材料层，181-存储管多晶硅栅，190-氧化硅材料层，191-氧化硅侧墙，192-逻辑氧化层，200-多晶硅材料层，201-逻辑多晶硅栅。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本申请实施例提供了一种嵌入式SONOS存储器的制备方法，具体的，请参考图1-图16，图1-图16是本发明实施例的制备嵌入式SONOS存储器的各工艺步骤中的半导体结构示意图，接下来详细阐述嵌入式SONOS存储器的制备工艺。
首先，如图1所示，提供一衬底100，所述衬底100上形成有第一氧化硅层110和第一氮化硅层120；如图2所示，所述第一氮化硅层120中形成有第一沟槽121；如图4所示，在所述第一沟槽121中形成有覆盖所述第一氮化硅层120的侧表面的两个相对的选择管多晶硅栅131。具体的，形成所述选择管多晶硅栅131的步骤可以包括：如图3所示，先在形成所述第一沟槽121之后，先淀积一多晶硅材料层130，该多晶硅材料层130覆盖所述第一氮化硅层120以及覆盖所述第一沟槽121的侧壁和底壁；如图4所示，然后去除所述第一氮化硅层120上的多晶硅材料层130以及所述第一沟槽121的底壁的多晶硅材料层130，最后保留所述第一沟槽121中覆盖所述第一氮化硅层120的侧表面的多晶硅材料层130以得到两个相对的选择管多晶硅栅131。
然后，如图5所示，刻蚀所述第一沟槽121的底壁的所述第一氧化硅层110以露出所述衬底100的表面。
接着，刻蚀所述第一沟槽121底壁的部分厚度的所述衬底100以得到第二沟槽122，并在所述第二沟槽122中形成两个连接层141，所述连接层141接触所述第二沟槽122底壁的所述衬底100且分别覆盖一所述选择管多晶硅栅131。其中，所述连接层141的材质为多晶硅。具体的，得到所述第二沟槽122以及形成两个所述连接层141的步骤可以包括：第一步骤：如图6所示，形成第二多晶硅材料层140，所述第二多晶硅材料层140覆盖所述第一氮化硅层120、所述选择管多晶硅栅131和所述第一沟槽121的底壁的衬底100；第二步骤：如图7所示，刻蚀去除所述第一氮化硅层120上的所述第二多晶硅材料层140、所述第一沟槽121底壁的所述第二多晶硅材料层140以得到所述连接层141；第三步骤：如图7所示，刻蚀所述第一沟槽121底壁的部分厚度的所述衬底100以得到所述第二沟槽122。
进一步的，如图8所示，形成隔离氧化层150，所述隔离氧化层150填充所述第二沟槽122。具体的，在所述第二沟槽122中，所述隔离氧化层150在宽度上的尺寸可以为
Figure BDA0003510204310000061
在本实施例中，各所述连接层141底部的衬底100表面形成有源区(未图示)，其中，通过所述连接层141，各所述选择管多晶硅栅131与各所述连接层141底部的所述源区电性连接。本申请利用所述连接层141，可以将所述选择管多晶硅栅131的栅极与衬底100中其对应的源端共接，后续可以共接至同一选择管字线，从而使得存储器件的外接电路的设计更加简洁。
进一步的，在刻蚀所述第一沟槽121底壁的部分厚度的所述衬底100以得到所述第二沟槽122的过程中，需要刻蚀大于
Figure BDA0003510204310000062
厚度的所述衬底100，这样填充在所述第二沟槽122中的所述隔离氧化层150可以很好地起到隔离两侧的源区的作用。
接着，如图9所示，去除所述选择管多晶硅栅131侧的所述第一氮化硅层120和所述第一氧化硅层110以得到所述选择管多晶硅栅131底部的图案化的第一氧化硅层111(剩余的所述第一氧化硅层110)。
进一步的，形成第二氧化硅层161，所述第二氧化硅层161覆盖所述选择管多晶硅栅131的侧表面。具体的，形成所述第二氧化硅层161的步骤可以包括：首先，如图10所示，形成一氧化硅材料层160，所述氧化硅材料层160覆盖所述隔离氧化层150、所述选择管多晶硅栅131的侧表面以及所述衬底100的表面；然后，如图11所示，本实施例中，由于所述隔离氧化层160的刻蚀工艺是不带光罩的干法刻蚀工艺，所以所述衬底100和所述隔离氧化层150表面的氧化硅材料层160都会被刻掉，也就是说，刻蚀去除所述衬底100表面和所述隔离氧化层150的表面的氧化硅材料层160以得到最终的覆盖所述选择管多晶硅栅131的侧表面的所述第二氧化硅层161。
接着，如图12所示，形成ONO材料层170，所述ONO材料层170覆盖所述第二氧化硅层161、所述隔离氧化层150和所述衬底100的部分表面。
进一步的，如图13所示，形成第一多晶硅材料层180，所述第一多晶硅材料层180覆盖所述ONO材料层170。
接着，如图14所示，刻蚀所述隔离氧化层150上方的所述第一多晶硅材料层180和所述ONO材料层170以及部分所述衬底100上的所述第一多晶硅材料层180和所述ONO材料层170以在两个所述第二氧化硅层161侧分别得到两个ONO电荷存储层171和两个存储管多晶硅栅181。具体的，所述第二氧化硅层161的厚度可以为
Figure BDA0003510204310000071
所述ONO电荷存储层171的厚度可以为
Figure BDA0003510204310000072
Figure BDA0003510204310000073
进一步的，所述ONO电荷存储层171可以包括：堆叠的氧化硅膜层、氮化硅膜层和氧化硅膜层。从图14可以看出，所述ONO电荷存储层171的截面呈L型。在本实施例中，所述隔离氧化层150左侧的所述选择管多晶硅栅131和所述存储管多晶硅栅181以及其他相关膜层构成一存储单元，同样的，所述隔离氧化层150右侧的所述选择管多晶硅栅131和所述存储管多晶硅栅181以及其他相关膜层也构成一存储单元，可见，本实施例所提供的嵌入式SONOS存储器相当于是2行*1列的阵列式存储器件，整个晶圆上可以形成有若干本实施例所提供的嵌入式SONOS存储器以组成m行*n列的阵列式存储器件。
在本实施例中，本申请通过利用所述第一氮化硅层120作为硬掩膜来定义整个晶圆上相邻的SONOS存储器件中的选择管多晶硅栅和存储管多晶硅栅的宽度，并采用多晶硅栅自对准刻蚀的方法来定义每个SONOS存储器件中的单个选择管多晶硅栅131和单个存储管多晶硅栅181的宽度，在光刻能力有限的条件下，可用于更小尺寸的SONOS存储器制造。
进一步的，在本实施例中，本申请通过形成背靠背结构的所述选择管多晶硅栅131和所述存储管多晶硅栅181，所述选择管多晶硅栅131和所述存储管多晶硅栅181利用所述第二氧化硅层161和所述ONO电荷存储层171隔离，比传统的两管分离的SONOS器件节省芯片设计面积，由此可见，本实施例所提供的嵌入式SONOS存储器可以在性能不受影响的同时，节省芯片设计面积。
最后，在远离存储区(所述存储管多晶硅栅181)的所述衬底100表面形成堆叠的逻辑氧化层192和逻辑多晶硅栅201。具体的，形成所述逻辑氧化层192和所述逻辑多晶硅栅201的步骤可以包括：首先，如图15所示，先形成一氧化硅材料层190，该氧化硅材料层190覆盖所述第二氧化硅层161、所述隔离氧化层150、存储管多晶硅栅181和部分衬底100；再形成一多晶硅材料层200，该多晶硅材料层200覆盖所述氧化硅材料层190；然后，刻蚀去除所述隔离氧化层150上方的多晶硅材料层200和氧化硅材料层190以及去除部分衬底100表面的多晶硅材料层200和氧化硅材料层190，以形成覆盖所述存储管多晶硅栅181的侧表面和所述ONO电荷存储层171的侧表面的氧化硅侧墙191和堆叠的逻辑氧化层192和逻辑多晶硅栅201，所述逻辑氧化层192和逻辑多晶硅栅201为逻辑区的结构。
基于同一发明构思，本申请实施例还提供了一种嵌入式SONOS存储器，如图16所示，所述嵌入式SONOS存储器包括：
衬底100，所述衬底100包含：存储区和逻辑区，其中存储区的所述衬底100上形成有图案化的第一氧化硅层111；
两个相对设置的选择管多晶硅栅131，所述选择管多晶硅栅131覆盖所述图案化的第一氧化硅层111；
两个连接层141，所述连接层141分别覆盖一所述选择管多晶硅栅131并且与所述衬底100接触，所述连接层141和部分厚度的所述衬底100之间形成有第二沟槽122；
隔离氧化层150，所述隔离氧化层150填充所述第二沟槽122；
第二氧化硅层161，所述第二氧化硅层161覆盖所述选择管多晶硅栅131的侧表面；
两个ONO电荷存储层171，所述ONO电荷存储层171分别位于所述第二氧化硅层161侧并且覆盖所述第二氧化硅层161的侧表面和所述衬底100的部分表面；
两个存储管多晶硅栅181，所述存储管多晶硅栅181覆盖所述ONO电荷存储层171；以及，
堆叠的逻辑氧化层192和逻辑多晶硅栅201，所述逻辑氧化层192和所述逻辑多晶硅栅201位于远离存储区的所述衬底100表面上。
在本实施例中，所述图案化的第一氧化硅层111、所述选择管多晶硅栅131、所述连接层141、所述隔离氧化层150、所述第二氧化硅层161、所述ONO电荷存储层171、所述存储管多晶硅栅181均位于存储区；所述逻辑氧化层192和所述逻辑多晶硅栅201位于逻辑区。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (10)

1.一种嵌入式SONOS存储器的制备方法，其特征在于，包括：
提供一衬底，所述衬底上形成有第一氧化硅层和第一氮化硅层，所述第一氮化硅层中形成有第一沟槽，在所述第一沟槽中形成有覆盖所述第一氮化硅层的侧表面的两个相对的选择管多晶硅栅；
刻蚀所述第一沟槽的底壁的所述第一氧化硅层至所述衬底的表面；
刻蚀所述第一沟槽底壁的部分厚度的所述衬底以得到第二沟槽，并在所述第二沟槽中形成两个连接层，所述连接层接触所述第二沟槽底壁的所述衬底且分别覆盖一所述选择管多晶硅栅；
形成隔离氧化层，所述隔离氧化层填充所述第二沟槽；
去除所述选择管多晶硅栅侧的所述第一氮化硅层和所述第一氧化硅层；
形成第二氧化硅层，所述第二氧化硅层覆盖所述选择管多晶硅栅的侧表面；
形成ONO材料层，所述ONO材料层覆盖所述隔离氧化层、所述第二氧化硅层和所述衬底的部分表面；
形成第一多晶硅材料层，所述第一多晶硅材料层覆盖所述ONO材料层；
刻蚀所述隔离氧化层上方的所述第一多晶硅材料层和所述ONO材料层以及部分所述衬底上的所述第一多晶硅材料层和所述ONO材料层以在所述第二氧化硅层侧得到ONO电荷存储层和存储管多晶硅栅；以及，
在远离所述存储管多晶硅栅的所述衬底表面形成堆叠的逻辑氧化层和逻辑多晶硅栅。
2.根据权利要求1所述的嵌入式SONOS存储器的制备方法，其特征在于，所述连接层的材质为多晶硅。
3.根据权利要求2所述的嵌入式SONOS存储器的制备方法，其特征在于，所述刻蚀所述第一沟槽底壁的部分厚度的所述衬底以得到第二沟槽，并在所述第二沟槽中形成连接层，所述连接层覆盖所述选择管多晶硅栅的步骤包括：
形成第二多晶硅材料层，所述第二多晶硅材料层覆盖所述第一氮化硅层、所述选择管多晶硅栅和所述第一沟槽的底壁的衬底；
刻蚀去除所述第一氮化硅层上的所述第二多晶硅材料层、所述第一沟槽底壁的所述第二多晶硅材料层以得到所述连接层；以及，
刻蚀所述第一沟槽底壁的部分厚度的所述衬底以得到所述第二沟槽。
4.根据权利要求1所述的嵌入式SONOS存储器的制备方法，其特征在于，在形成堆叠的所述逻辑氧化层和所述逻辑多晶硅栅的过程中，所述嵌入式SONOS存储器的制备方法还包括：形成氧化硅侧墙，所述氧化硅侧墙覆盖所述存储管多晶硅栅的侧表面和所述ONO电荷存储层的侧表面。
5.根据权利要求1所述的嵌入式SONOS存储器的制备方法，其特征在于，在刻蚀所述第一沟槽底壁的部分厚度的所述衬底以得到所述第二沟槽的过程中，刻蚀所述衬底的部分厚度大于
Figure FDA0003510204300000021
6.根据权利要求1所述的嵌入式SONOS存储器的制备方法，其特征在于，在所述第二沟槽中，所述隔离氧化层在宽度上的尺寸为
Figure FDA0003510204300000022
7.根据权利要求1所述的嵌入式SONOS存储器的制备方法，其特征在于，各所述连接层底部的衬底表面形成有源区，其中，通过所述连接层，各所述选择管多晶硅栅与各所述连接层底部的所述源区电性连接。
8.根据权利要求1所述的嵌入式SONOS存储器的制备方法，其特征在于，所述第二氧化硅层的厚度为
Figure FDA0003510204300000023
所述ONO电荷存储层的厚度为
Figure FDA0003510204300000025
Figure FDA0003510204300000024
9.根据权利要求1所述的嵌入式SONOS存储器的制备方法，其特征在于，所述ONO电荷存储层包括：堆叠的氧化硅膜层、氮化硅膜层和氧化硅膜层。
10.一种嵌入式SONOS存储器，其特征在于，包括：
衬底，所述衬底上形成有图案化的第一氧化硅层；
两个相对设置的选择管多晶硅栅，所述选择管多晶硅栅覆盖所述图案化的第一氧化硅层；
两个连接层，所述连接层分别覆盖一所述选择管多晶硅栅并且与所述衬底接触，所述连接层和部分厚度的所述衬底之间形成有第二沟槽；
隔离氧化层，所述隔离氧化层填充所述第二沟槽；
第二氧化硅层，所述第二氧化硅层覆盖所述选择管多晶硅栅的侧表面；
两个ONO电荷存储层，所述ONO电荷存储层分别位于所述第二氧化硅层侧并且覆盖所述第二氧化硅层的侧表面和所述衬底的部分表面；
两个存储管多晶硅栅，所述存储管多晶硅栅覆盖所述ONO电荷存储层；以及，
堆叠的逻辑氧化层和逻辑多晶硅栅，所述逻辑氧化层和所述逻辑多晶硅栅位于远离所述存储管多晶硅栅的所述衬底表面上。
CN202210149663.4A 2022-02-18 2022-02-18 嵌入式sonos存储器及其制备方法 Pending CN114464537A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210149663.4A CN114464537A (zh) 2022-02-18 2022-02-18 嵌入式sonos存储器及其制备方法
US17/888,998 US20230269945A1 (en) 2022-02-18 2022-08-16 Embedded sonos memory and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210149663.4A CN114464537A (zh) 2022-02-18 2022-02-18 嵌入式sonos存储器及其制备方法

Publications (1)

Publication Number Publication Date
CN114464537A true CN114464537A (zh) 2022-05-10

Family

ID=81415998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210149663.4A Pending CN114464537A (zh) 2022-02-18 2022-02-18 嵌入式sonos存储器及其制备方法

Country Status (2)

Country Link
US (1) US20230269945A1 (zh)
CN (1) CN114464537A (zh)

Also Published As

Publication number Publication date
US20230269945A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
JP5520185B2 (ja) 半導体装置及びその製作方法
CN111418063B (zh) 具有集成高k金属控制栅的非易失性分裂栅存储器单元及制造方法
US7521318B2 (en) Semiconductor device and method of manufacturing the same
US9117847B2 (en) Method for fabricating semiconductor device
JP2527291B2 (ja) 半導体メモリ装置およびその製造方法
US7829414B2 (en) Method for manufacturing non-volatile semiconductor memory device, and non-volatile semiconductor memory device
JP2004228421A (ja) 不揮発性半導体記憶装置およびその製造方法
TW201909340A (zh) 動態隨機存取記憶體及其製造方法
US7335940B2 (en) Flash memory and manufacturing method thereof
JP2006100790A (ja) 半導体装置及びその製造方法
US6906377B2 (en) Flash memory cell and fabrication thereof
CN113206097B (zh) 存储器件的制作方法
CN114464537A (zh) 嵌入式sonos存储器及其制备方法
US7651912B2 (en) Semiconductor device and method of fabricating the same
CN113224068A (zh) Nord闪存器件结构及其制作方法
US20060205163A1 (en) Method of fabricating a non-volatile memory
CN111326516A (zh) 非挥发性存储器结构及其制造方法
CN112635473B (zh) 存储器件的制作方法
CN219437502U (zh) 半导体器件
JP2011187531A (ja) 半導体記憶装置及びその製造方法
KR100648797B1 (ko) 반도체 메모리 장치의 캐패시터 제조방법
JP2010129740A (ja) 不揮発性半導体記憶装置およびその製造方法
TW201810615A (zh) 記憶元件及其製造方法
CN115274678A (zh) 嵌入式sonos器件及其制备方法
CN100490057C (zh) 沟渠式电容器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination