CN111987105B - 一种分栅式存储器的制造方法 - Google Patents

一种分栅式存储器的制造方法 Download PDF

Info

Publication number
CN111987105B
CN111987105B CN202011052501.6A CN202011052501A CN111987105B CN 111987105 B CN111987105 B CN 111987105B CN 202011052501 A CN202011052501 A CN 202011052501A CN 111987105 B CN111987105 B CN 111987105B
Authority
CN
China
Prior art keywords
layer
side wall
hard mask
control gate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011052501.6A
Other languages
English (en)
Other versions
CN111987105A (zh
Inventor
于涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202011052501.6A priority Critical patent/CN111987105B/zh
Publication of CN111987105A publication Critical patent/CN111987105A/zh
Application granted granted Critical
Publication of CN111987105B publication Critical patent/CN111987105B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供一种分栅式存储器的制造方法，包括：在衬底上依次形成氧化层、浮栅层和分立的硬掩膜层；依次形成介质层和控制栅层；形成第一侧墙并刻蚀控制栅层；形成第二侧墙和第三侧墙，刻蚀介质层、浮栅层和氧化层并停止在衬底上；形成字线氧化层和字线；去除硬掩膜层并形成第四侧墙。通过先在浮栅层上形成硬掩膜层，再在硬掩膜层上形成介质层和控制栅层，使得后续控制栅在第一侧墙和第四侧墙之间，如此在形成插塞以对控制栅引出连接线时，可以直接从第一侧墙和第四侧墙之间的控制栅层上引出，而无需从第四侧墙外引出，减少了第四侧墙外的空间，进而可以缩小分栅式存储器的尺寸，解决了分栅式存储器中由于控制栅引出端凸出在侧墙之外，导致分栅式存储器的尺寸无法缩小的问题。

Description

一种分栅式存储器的制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种分栅式存储器的制造方法。
背景技术
随机存储器(例如DRAM与SRAM)在使用过程中存在掉电后存储数据丢失的问题。
为了克服该问题，人们已经设计并开发了多种快闪存储器。基于浮栅概念的闪存由于具有较小的单元尺寸和良好的工作性能成为较为通用的快闪存储器。
快闪存储器包括两种基本结构：栅极叠层(stack gate)和分栅(split gate)结构。其中，栅极叠层快闪存储器包括：依次形成于半导体基片上的隧穿氧化物层、存储电子的浮置氮化硅层、控制氧化层、和控制电子存储和释放的控制栅极多晶硅层，即SONOS结构。
分栅式存储器包括：半导体基片，位于半导体基片上的耦合氧化层、浮栅层及浮栅氮化硅层，所述浮栅层中具有沟槽，所述沟槽内两侧具有侧墙，所述侧墙之间具有与所述半导体基片相连的源多晶硅层，所述浮栅的两侧还有控制擦除以及编程的字线。与栅极叠层存储器不同的是，分栅式存储器还在浮栅的一侧形成作为擦除栅极的多晶硅层(也即字线，字线作为控制栅)，在擦写性能上，分栅式存储器避免了栅极叠层式存储器的过度擦写问题。
随着半导体器件的高集成化发展，迫使分栅式存储器的尺寸必须越来越小，由此导致分栅式存储器中控制栅与之相邻行的控制栅之间的空间也越来越小。而目前现有的镜像双栅存储器的控制栅引出端凸出在侧墙之外，以在形成接触孔后将控制栅引出，这样的结构不利于缩小分栅式存储器的尺寸。
发明内容
本发明的目的在于提供一种分栅式存储器的制造方法，以解决分栅式存储器中由于控制栅引出端凸出在侧墙之外，使得分栅式存储器的尺寸较大的问题。
为解决上述技术问题，本发明提供一种分栅式存储器的制造方法，所述分栅式存储器的制造方法包括：
提供一衬底，在所述衬底上形成自下而上依次堆叠的氧化层、浮栅层和硬掩膜层；
刻蚀所述硬掩膜层并停止在所述浮栅层上，以形成分立的硬掩膜层，相邻所述硬掩膜层之间的区域形成沟槽；
依次形成介质层和控制栅层，所述介质层覆盖所述浮栅层的露出部分和所述硬掩膜层，所述控制栅层覆盖所述介质层；
形成第一侧墙，所述第一侧墙覆盖位于所述沟槽内的所述控制栅层的侧壁；
以所述第一侧墙为掩膜，刻蚀位于所述沟槽内的所述控制栅层并停止在所述介质层上；
形成第二侧墙，所述第二侧墙覆盖位于所述沟槽内的所述控制栅层的侧壁和所述第一侧墙的底部；
形成第三侧墙，所述第三侧墙覆盖位于所述第一侧墙和所述介质层之间的所述控制栅层的顶部；
以所述第二侧墙为掩膜，依次刻蚀所述介质层、所述浮栅层和所述氧化层并停止在所述衬底上；
形成字线氧化层，所述字线氧化层至少覆盖位于沟槽内的所述衬底的表面、所述氧化层的侧壁、所述浮栅层的侧壁、所述介质层的侧壁和所述第二侧墙的底部；
利用多晶硅材料填充所述沟槽，以形成字线；
去除所述硬掩膜层，以及所述硬掩膜层底部的所述浮栅层和所述氧化层，以暴露出所述衬底的表面；
形成第四侧墙，所述第四侧墙覆盖所述氧化层的侧壁、所述浮栅层的侧壁和所述介质层的侧壁。
可选的，在所述的分栅式存储器的制造方法中，采用热氧化工艺形成所述氧化层。
可选的，在所述的分栅式存储器的制造方法中，所述介质层包括依次堆叠的氧化物层、氮化物层和氧化物层。
可选的，在所述的分栅式存储器的制造方法中，所述控制栅层的厚度为
可选的，在所述的分栅式存储器的制造方法中，在刻蚀位于所述沟槽内的所述控制栅层并停止在所述介质层上时，所述分栅式存储器的制造方法还包括：刻蚀所述硬掩膜层顶部的所述控制栅层，以暴露出所述硬掩膜层顶部的所述介质层。
可选的，在所述的分栅式存储器的制造方法中，依次刻蚀所述介质层、所述浮栅层和所述氧化层并停止在所述衬底上的方法包括：
刻蚀所述介质层，以去除位于所述沟槽内的所述介质层和位于所述硬掩膜层顶部的所述介质层；
以所述第二侧墙为掩膜，依次刻蚀位于所述沟槽内的所述浮栅层和所述氧化层并停止在所述衬底上。
可选的，在所述的分栅式存储器的制造方法中，形成所述字线的方法包括：
利用多晶硅材料填充所述沟槽，以形成字线材料层；
对所述字线材料层进行平坦化，以形成字线。
可选的，在所述的分栅式存储器的制造方法中，采用化学机械研磨对所述字线材料层进行平坦化，以使所述字线材料层、所述第一侧墙、所述控制栅层和所述介质层的表面与所述硬掩膜层的表面齐平。
可选的，在所述的分栅式存储器的制造方法中，在形成所述第四侧墙之后，所述分栅式存储器的制造方法还包括：对所述第四侧墙外侧暴露的所述衬底进行离子注入，以形成源区和漏区。
可选的，在所述的分栅式存储器的制造方法中，在形成所述源区和所述漏区之后，所述分栅式存储器的制造方法还包括：形成钴化硅层，所述钴化硅层覆盖所述控制栅层的露出部分、所述字线的露出部分和所述源区和所述漏区。
本发明提供一种分栅式存储器的制造方法，通过在浮栅层上形成分立的硬掩膜层，并在浮栅层和硬掩膜层上形成控制栅层，然后在相邻硬掩膜层之间的控制栅层侧壁上形成第一侧墙，使得控制栅层部分处于硬掩膜层和第一侧墙之间，第一侧墙能够在形成字线时将控制栅层和字线多晶硅隔离开来；且位于控制栅层底层的介质层能够在去除硬掩膜层后将控制栅层与浮栅层隔离开来。如此，在形成插塞以对控制栅引出连接线时，可以直接从第一侧墙和第四侧墙之间的控制栅层上引出，而无需从第四侧墙外引出，如此，便可以减少第四侧墙外的空间，进而可以缩小分栅式存储器的尺寸，解决了分栅式存储器中由于控制栅凸出在侧墙之外，导致分栅式存储器的尺寸无法缩小的问题。同时，利用本发明提供的分栅式存储器的制造方法制造的分栅式存储器，由于其控制栅层位于浮栅层之上，使得器件的电阻较小，有利于降低延迟。
附图说明
图1A～图1I为现有技术制造方法中各步骤对应的分栅式存储器的结构示意图；
图2为现有技术制造的分栅式存储器的控制栅结构示意图；
图3为本实施例提供的分栅式存储器的制造方法的流程示意图；
图4A～图4L为本实施例提供的制造方法中各步骤对应的分栅式存储器结构示意图；
其中，各附图标记说明如下：
110-衬底；120-氧化层；130-浮栅层；140-介质层；150-控制栅层；160-硬掩膜层；161-硬掩膜层；162-沟槽；170-第一侧墙；180-第二侧墙；181-第二沟槽；190-字线；200-第三侧墙；210-控制栅插塞；
310-衬底；320-氧化层；330-浮栅层；340-硬掩膜层；341-硬掩膜层；342-沟槽；350-介质层；360-控制栅层；370-第一侧墙；371-第二沟槽；380-第三侧墙；381-第二侧墙；390-字线；391-字线氧化层；400-第四侧墙；410-源漏区。
具体实施方式
以下结合附图和具体实施例对本发明提出的分栅式存储器的制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
以下先参照图1A至图1I对现有技术制造分栅式存储器的方法做一简单说明。
首先，如图1A所示，提供一衬底110，在所述衬底110上自下而上依次形成氧化层120、浮栅层130、介质层140、控制栅层150和硬掩膜层160。
然后，如图1B所示，刻蚀所述硬掩膜层160，以在所述控制栅层150上形成分立的硬掩膜层161，相邻所述硬掩膜层161之间的区域形成沟槽162，所述沟槽162的底部暴露出部分所述控制栅层150。
接着，如图1C所示，在所述沟槽162的侧壁上形成第一侧墙170。
再然后，如图1D所示，以所述第一侧墙170为掩膜，依次刻蚀所述控制栅层150、所述介质层140、所述浮栅层130和所述氧化层120至所述衬底110表面。
接着，如图1E所示，形成字线氧化层180，所述字线氧化层180覆盖包括衬底110在内的所有结构表面。
然后，如图1F所示，在所述第二沟槽181内填充多晶硅，以形成字线190。
再然后，如图1G所示，去除所述硬掩膜层161和位于硬掩膜层底部的所述控制栅层150、所述介质层140和所述浮栅层130。
接着，如图1H所示，形成第三侧墙200，所述第三侧墙200覆盖所述浮栅层130的侧壁、所述介质层140的侧壁、所述控制栅层150的侧壁和所述第一侧墙170的表面。
最后，如图1I所示，去除所述氧化层120的暴露部分，并在所述第三侧墙200的外侧形成源漏区(图中未示出)。
用上述方法制造的分栅式存储器的控制栅引出端凸出在所述第三侧墙200之外，如图2所示，不利于缩小分栅式存储器的尺寸。
为解决上述问题，本实施例提供一种分栅式存储器的制造方法，如图3所示，包括：
S1，提供一衬底，在所述衬底上形成自下而上依次堆叠的氧化层、浮栅层和硬掩膜层；
S2，刻蚀所述硬掩膜层并停止在所述浮栅层上，以形成分立的硬掩膜层，相邻所述硬掩膜层之间的区域形成沟槽；
S3，依次形成介质层和控制栅层，所述介质层覆盖所述浮栅层的露出部分和所述硬掩膜层，所述控制栅层覆盖所述介质层；
S4，形成第一侧墙，所述第一侧墙覆盖位于所述沟槽内的所述控制栅层的侧壁；
S5，以所述第一侧墙为掩膜，刻蚀位于所述沟槽内的所述控制栅层并停止在所述介质层上；
S6，形成第二侧墙，所述第二侧墙覆盖位于所述沟槽内的所述控制栅层的侧壁和所述第一侧墙的底部；
S7，形成第三侧墙，所述第三侧墙覆盖位于所述第一侧墙侧壁，硬掩模层侧壁和控制栅顶部；
S8，以所述第二侧墙为掩膜，依次刻蚀所述介质层、所述浮栅层和所述氧化层并停止在所述衬底上；
S9，形成字线氧化层，所述字线氧化层覆盖位于所述沟槽内的衬底表面，所述氧化层的侧壁、所述浮栅层的侧壁、所述介质层的侧壁和所述第二侧墙和第一侧墙的表面和硬掩模层表面；
S10，利用多晶硅材料填充所述沟槽，以形成字线；
S11，去除所述硬掩膜层，以及所述硬掩膜层底部的所述浮栅层和所述氧化层，以暴露出所述衬底的表面；
S12，形成第四侧墙，所述第四侧墙覆盖所述氧化层的侧壁、所述浮栅层的侧壁和所述介质层的侧壁。
需要说明的是，以上各步骤之间并非紧密相连的，在实际运用中，可以在相邻步骤之间增加其他相关步骤，或调整某些步骤的次序，或将某些步骤进行拆分重组，以使分栅式存储器具有更优的性能或使制造工艺更加便捷高效。
本实施例提供的分栅式存储器的制造方法，通过在浮栅层上形成分立的硬掩膜层，并在浮栅层和硬掩膜层上形成控制栅层，然后在相邻硬掩膜层之间的控制栅层侧壁上形成第一侧墙，使得控制栅层部分处于硬掩膜层和第一侧墙之间，第一侧墙能够在形成字线时将控制栅层和字线多晶硅隔离开来；且位于控制栅层底层的介质层能够在去除硬掩膜层后将控制栅层与浮栅层隔离开来。如此，在形成插塞以对控制栅引出连接线时，可以直接从第一侧墙和第四侧墙之间的控制栅层上引出，而无需从第四侧墙外引出，如此，便可以减少第四侧墙外的空间，进而可以缩小分栅式存储器的尺寸，解决了分栅式存储器中由于控制栅引出端凸出在侧墙之外，导致分栅式存储器的尺寸无法缩小的问题。同时，利用本发明提供的分栅式存储器的制造方法制造的分栅式存储器，由于其控制栅层位于浮栅层之上，使得器件的电阻较小，有利于降低延迟。
以下对照图4A～图4L对本实施例提供的分栅式存储器的制造方法进行具体说明：
首先，如图4A所示，提供一衬底310，在所述衬底310上形成自下而上依次堆叠的氧化层320、浮栅层330和硬掩膜层340。具体的，所述衬底310可以是硅衬底、锗硅衬底、III-V族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构等。在本实施例中，所述衬底310为硅衬底。以及，在本实施例中，所述氧化层320的材料为氧化硅，形成所述氧化层320的工艺为热氧化工艺。所述浮栅层330的材料为多晶硅，形成所述浮栅层330的工艺为低压化学气相沉积工艺。所述硬掩膜层340的材料为氮化硅，形成所述硬掩膜层340的工艺为低压化学气相沉积工艺。
然后，如图4B所示，刻蚀所述硬掩膜层340并停止在所述浮栅层330上，以形成分立的硬掩膜层341，相邻所述硬掩膜层341之间的区域形成沟槽342。具体的，所述硬掩膜层341的形成方法为：在硬掩膜层340上形成图形化的掩模层，以所述图形化的掩模层为掩模，采用干法刻蚀的方法刻蚀所述硬掩膜层340至所述浮栅层330，在所述浮栅层330上形成分立的硬掩膜层341。
接着，如图4C所示，形成一介质层350，所述介质层350覆盖所述浮栅层330的露出部分和所述硬掩膜层341；形成一控制栅层360，所述控制栅层360覆盖所述介质层350。在本实施例中，所述介质层350为氧化物-氮化物-氧化物层(ONO层)，所述控制栅层360的材料为多晶硅，所述控制栅层360的厚度为
再接着，如图4D所示，形成第一侧墙370，所述第一侧墙370覆盖位于所述沟槽342内的所述控制栅层360的侧壁。在本实施例中，所述第一侧墙370的材料为氧化硅。形成所述第一侧墙370的方法包括：采用低压化学气相沉积的工艺在所述控制栅层360的表面沉积第一侧墙材料层，然后回刻所述第一侧墙材料层，形成覆盖所述沟槽342侧壁的第一侧墙370。
然后，如图4E所示，以所述第一侧墙370为掩膜，刻蚀位于所述沟槽342内的所述控制栅层360并停止在所述介质层350上，在这一步骤中，也可以同时去除所述硬掩膜层341顶部的所述控制栅层360，以暴露出所述硬掩膜层341顶部的所述介质层350。较佳的，所述控制栅层360的顶部表面与硬掩膜层341的表面齐平。
然后，如图4F所示，形成第二侧墙381，所述第二侧墙381覆盖位于所述沟槽342内的所述控制栅层360的侧壁和所述第一侧墙370的底部；同时，形成第三侧墙380，所述第三侧墙覆盖位于所述第一侧墙370和所述介质层350之间的所述控制栅层360的顶部。具体的，所述第三侧墙380的材料为氧化硅，形成方法为高温氧化物沉积(HTO)。
接着，如图4G所示，以所述第二侧墙381为掩膜，依次刻蚀所述介质层350、所述浮栅层330和所述氧化层320并停止在所述衬底310上，并形成第二沟槽371。具体的，以所述第二侧墙381为掩膜，干法刻蚀所述介质层350至所述浮栅层330的表面，这时可以将所述硬掩膜层341顶部的所述介质层350一并去除；之后再刻蚀所述浮栅层330和所述氧化层320至所述衬底310表面。
当然，在其他实施例中，也可以在去除所述硬掩膜层341前的任一步骤中将所述硬掩膜层341顶部的所述控制栅层360和所述介质层350去除，或在去除所述硬掩膜层341前增加一道工艺以去除所述硬掩膜层341顶部的所述控制栅层360和所述介质层350。本实施例中采用分步式刻蚀的方法的优势就在于在这一步骤中可以同时将所述硬掩膜层341顶部的所述控制栅层360和所述介质层350去除。
再然后，如图4H所示，形成字线氧化层391，所述字线氧化层391至少覆盖位于第二沟槽371内的所述衬底310的表面、所述氧化层320的侧壁、所述浮栅层330的侧壁、所述介质层350的侧壁和所述第二侧墙381的底部。在本实施例中，所述字线氧化层391覆盖位于所述第二沟槽371内的所述衬底310表面，所述氧化层320的侧壁、所述浮栅层330的侧壁、所述介质层350的侧壁、所述第二侧墙381和第一侧墙370的表面，并延伸覆盖所述第三侧墙380的表面、所述介质层350的顶部和所述硬掩模层341的表面，即所述字线氧化层391覆盖半成品结构的所有表面。
接着，在所述第二沟槽371内填充多晶硅，以形成字线390。在本实施例中，形成所述字线390的方法包括：如图4I所示，利用多晶硅填充所述第二沟槽371，以形成字线材料层；如图4J所示，对所述字线材料层进行平坦化，以形成字线390。在本实施例中，对所述字线材料层进行平坦化的过程中，同时会将所述控制栅层360、所述介质层350、所述第一侧墙370、第三侧墙380连同所述字线390高出所述硬掩膜层341的部分进行研磨，以使所述控制栅层360的顶表面、所述介质层350的顶表面、所述第一侧墙370的顶表面和所述字线390的顶表面与所述硬掩膜层341的顶部高度一致。
在本实施例中，形成所述字线材料层的方法为低压化学气相沉积(LPCVD)工艺，对所述字线材料层进行平坦化的方法为化学机械研磨，以使所述字线材料层、所述第一侧墙、所述控制栅层和所述介质层的表面与所述硬掩膜层的表面齐平。
然后，如图4K所示，去除所述硬掩膜层341以及位于所述硬掩膜层341底部的所述浮栅层330和所述氧化层320，以暴露出所述衬底310的表面。在去除硬掩模层341之前，进行高温氧化工艺，将暴露出的控制栅层360和字线390表面进行氧化保护(图中未示出)。
最后，如图4L所示，形成第四侧墙400，所述第四侧墙400覆盖位于所述沟槽内的所述氧化层320的侧壁、所述浮栅层330的侧壁和所述介质层350的侧壁。所述第四侧墙400的形成方法可以参见所述第三侧墙380的形成方式。
通常在形成所述第四侧墙400之后，还对所述第四侧墙400外侧暴露出的部分所述衬底310进行离子注入，以形成源漏区(图中未示出)。之后还会形成金属硅化物(图中未示出)，所述金属硅化物分别覆盖所述控制栅层360的顶壁、所述字线390的顶壁和所述源漏区的顶表面。通常金属硅化物选择为钴化硅，可以有效减小接触电阻，并增加电流的传播速度。以及，在所述控制栅层360的顶部形成接触孔(图中未示出)，用以引出控制栅。
综上所述，本实施例提供的分栅式存储器的制造方法，通过在浮栅层上形成分立的硬掩膜层，并在浮栅层和硬掩膜层上形成控制栅层，然后在相邻硬掩膜层之间的控制栅层侧壁上形成第一侧墙，使得控制栅层部分处于硬掩膜层和第一侧墙之间，第一侧墙能够在形成字线时将控制栅层和字线多晶硅隔离开来；且位于控制栅层底层的介质层能够在去除硬掩膜层后将控制栅层与浮栅层隔离开来。如此，在形成插塞以对控制栅引出连接线时，可以直接从第一侧墙和第四侧墙之间的控制栅层上引出，而无需从第四侧墙外引出，如此，便可以减少第四侧墙外的空间，进而可以缩小分栅式存储器的尺寸，解决了分栅式存储器中由于控制栅引出端凸出在侧墙之外，导致分栅式存储器的尺寸无法缩小的问题。同时，利用本发明提供的分栅式存储器的制造方法制造的分栅式存储器，由于其控制栅层位于浮栅层之上，使得器件的电阻较小，有利于降低延迟。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种分栅式存储器的制造方法，其特征在于，所述分栅式存储器的制造方法包括：
提供一衬底，在所述衬底上形成自下而上依次堆叠的氧化层、浮栅层和硬掩膜层；
刻蚀所述硬掩膜层并停止在所述浮栅层上，以形成分立的硬掩膜层，相邻所述硬掩膜层之间的区域形成沟槽；
依次形成介质层和控制栅层，所述介质层覆盖所述浮栅层的露出部分和所述硬掩膜层，所述控制栅层覆盖所述介质层；
形成第一侧墙，所述第一侧墙覆盖位于所述沟槽内的所述控制栅层的侧壁；
以所述第一侧墙为掩膜，刻蚀位于所述沟槽内的所述控制栅层并停止在所述介质层上；
形成第二侧墙，所述第二侧墙覆盖位于所述沟槽内的所述控制栅层的侧壁和所述第一侧墙的底部；
形成第三侧墙，所述第三侧墙覆盖位于所述第一侧墙和所述介质层之间的所述控制栅层的顶部；
以所述第二侧墙为掩膜，依次刻蚀所述介质层、所述浮栅层和所述氧化层并停止在所述衬底上；
形成字线氧化层，所述字线氧化层至少覆盖位于沟槽内的所述衬底的表面、所述氧化层的侧壁、所述浮栅层的侧壁、所述介质层的侧壁和所述第二侧墙的底部；
利用多晶硅材料填充所述沟槽，以形成字线；
去除所述硬掩膜层，以及所述硬掩膜层底部的所述浮栅层和所述氧化层，以暴露出所述衬底的表面；
形成第四侧墙，所述第四侧墙覆盖所述氧化层的侧壁、所述浮栅层的侧壁和所述介质层的侧壁。
2.根据权利要求1所述的分栅式存储器的制造方法，其特征在于，采用热氧化工艺形成所述氧化层。
3.根据权利要求1所述的分栅式存储器的制造方法，其特征在于，所述介质层包括依次堆叠的氧化物层、氮化物层和氧化物层。
4.根据权利要求1所述的分栅式存储器的制造方法，其特征在于，所述控制栅层的厚度为
5.根据权利要求1所述的分栅式存储器的制造方法，其特征在于，在刻蚀位于所述沟槽内的所述控制栅层并停止在所述介质层上时，所述分栅式存储器的制造方法还包括：刻蚀所述硬掩膜层顶部的所述控制栅层，以暴露出所述硬掩膜层顶部的所述介质层。
6.根据权利要求1所述的分栅式存储器的制造方法，其特征在于，依次刻蚀所述介质层、所述浮栅层和所述氧化层并停止在所述衬底上的方法包括：
刻蚀所述介质层，以去除位于所述沟槽内的所述介质层和位于所述硬掩膜层顶部的所述介质层；
以所述第二侧墙为掩膜，依次刻蚀位于所述沟槽内的所述浮栅层和所述氧化层并停止在所述衬底上。
7.根据权利要求1所述的分栅式存储器的制造方法，其特征在于，形成所述字线的方法包括：
利用多晶硅材料填充所述沟槽，以形成字线材料层；
对所述字线材料层进行平坦化，以形成字线。
8.根据权利要求7所述的分栅式存储器的制造方法，其特征在于，采用化学机械研磨对所述字线材料层进行平坦化，以使所述字线材料层、所述第一侧墙、所述控制栅层和所述介质层的表面与所述硬掩膜层的表面齐平。
9.根据权利要求1所述的分栅式存储器的制造方法，其特征在于，在形成所述第四侧墙之后，所述分栅式存储器的制造方法还包括：对所述第四侧墙外侧暴露的所述衬底进行离子注入，以形成源区和漏区。
10.根据权利要求9所述的分栅式存储器的制造方法，其特征在于，在形成所述源区和所述漏区之后，所述分栅式存储器的制造方法还包括：形成钴化硅层，所述钴化硅层覆盖所述控制栅层的露出部分、所述字线的露出部分和所述源区和所述漏区。
CN202011052501.6A 2020-09-29 2020-09-29 一种分栅式存储器的制造方法 Active CN111987105B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011052501.6A CN111987105B (zh) 2020-09-29 2020-09-29 一种分栅式存储器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011052501.6A CN111987105B (zh) 2020-09-29 2020-09-29 一种分栅式存储器的制造方法

Publications (2)

Publication Number Publication Date
CN111987105A CN111987105A (zh) 2020-11-24
CN111987105B true CN111987105B (zh) 2023-09-08

Family

ID=73450560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011052501.6A Active CN111987105B (zh) 2020-09-29 2020-09-29 一种分栅式存储器的制造方法

Country Status (1)

Country Link
CN (1) CN111987105B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750785B (zh) * 2021-01-22 2023-11-24 上海华虹宏力半导体制造有限公司 分栅式闪存器件的制造方法
CN112750786B (zh) * 2021-01-22 2024-02-06 上海华虹宏力半导体制造有限公司 分栅快闪存储器的制备方法
CN113394222A (zh) * 2021-06-18 2021-09-14 上海华虹宏力半导体制造有限公司 闪存的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165615A (zh) * 2011-12-19 2013-06-19 中芯国际集成电路制造(上海)有限公司 分栅快闪存储器及其形成方法
CN103426826A (zh) * 2013-08-22 2013-12-04 上海宏力半导体制造有限公司 闪存单元及其形成方法
CN106206598A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 分栅式闪存器件制造方法
CN108695332A (zh) * 2018-05-18 2018-10-23 上海华虹宏力半导体制造有限公司 分栅式闪存及其形成方法、控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165615A (zh) * 2011-12-19 2013-06-19 中芯国际集成电路制造(上海)有限公司 分栅快闪存储器及其形成方法
CN103426826A (zh) * 2013-08-22 2013-12-04 上海宏力半导体制造有限公司 闪存单元及其形成方法
CN106206598A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 分栅式闪存器件制造方法
CN108695332A (zh) * 2018-05-18 2018-10-23 上海华虹宏力半导体制造有限公司 分栅式闪存及其形成方法、控制方法

Also Published As

Publication number Publication date
CN111987105A (zh) 2020-11-24

Similar Documents

Publication Publication Date Title
CN111987105B (zh) 一种分栅式存储器的制造方法
US6743675B2 (en) Floating gate memory fabrication methods comprising a field dielectric etch with a horizontal etch component
US8786004B2 (en) 3D stacked array having cut-off gate line and fabrication method thereof
US7816228B2 (en) Method of manufacturing a semiconductor device
US20050196913A1 (en) Floating gate memory structures and fabrication methods
US7888219B2 (en) Methods of forming charge-trap type non-volatile memory devices
US8183623B2 (en) Dual charge storage node memory device and methods for fabricating such device
US11610909B2 (en) Processes for forming 3-dimensional horizontal NOR memory arrays
US20070128797A1 (en) Flash memory device and method for fabricating the same
JP2006319202A (ja) 半導体集積回路装置及びその製造方法
US20090014773A1 (en) Two bit memory structure and method of making the same
CN111146203A (zh) 3d nor闪存的制作方法及其的存储单元结构
US20060275985A1 (en) Flash memory and manufacturing method thereof
US6048768A (en) Method of manufacturing flash memory
US6492227B1 (en) Method for fabricating flash memory device using dual damascene process
US10868022B2 (en) Flash memory device and fabrication method thereof
CN111785723B (zh) 一种分栅式存储器的制造方法
US6215147B1 (en) Flash memory structure
US20050205922A1 (en) Flash memory cell and methods for fabricating same
CN112614843B (zh) 半导体结构及其制备方法
US7842570B2 (en) Semiconductor memory devices and methods of manufacturing the same
CN111863826A (zh) 图形化掩膜的制作方法及三维nand存储器的制作方法
CN111524893B (zh) 非挥发性存储装置及其制造方法
CN111326516A (zh) 非挥发性存储器结构及其制造方法
US11777007B2 (en) Method for fabricating memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant