CN112614843B - 半导体结构及其制备方法 - Google Patents
半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN112614843B CN112614843B CN202011486015.5A CN202011486015A CN112614843B CN 112614843 B CN112614843 B CN 112614843B CN 202011486015 A CN202011486015 A CN 202011486015A CN 112614843 B CN112614843 B CN 112614843B
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- memory cell
- logic circuit
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 238000002360 preparation method Methods 0.000 title abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 63
- 238000005530 etching Methods 0.000 claims abstract description 52
- 238000003860 storage Methods 0.000 claims abstract description 26
- 230000008021 deposition Effects 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 305
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 105
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 93
- 239000000758 substrate Substances 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 55
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 48
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 48
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 230000000873 masking effect Effects 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 11
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 13
- 150000002500 ions Chemical class 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 10
- 238000002513 implantation Methods 0.000 description 7
- SJHPCNCNNSSLPL-CSKARUKUSA-N (4e)-4-(ethoxymethylidene)-2-phenyl-1,3-oxazol-5-one Chemical group O1C(=O)C(=C/OCC)\N=C1C1=CC=CC=C1 SJHPCNCNNSSLPL-CSKARUKUSA-N 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910015900 BF3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
Abstract
本发明提供了一种半导体结构及其制备方法，应用于半导体技术领域。本发明提出了一种半导体结构的制备方法中，由于其是通过将存储单元区和逻辑电路区中栅极结构两侧的侧墙通过多步材料沉积以及不同的刻蚀去除来分别形成，从而既满足了存储单元区中侧墙足够薄的需求，以保证后续存储单元区中层间介质层的填充窗口，同时又满足了逻辑电路区中的侧墙足够厚的需求，以保证逻辑电路区形成的器件有足够的击穿电压窗口。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构及其制备方法。
背景技术
非易失性存储(non-volatile memory，NVM)器件的市场占有率越来越高，NVM器件通常分为两种类型：叠栅(stack gate)存储器件和分栅(split gate)存储器件。
传统的分栅存储器件采用源区漏区(即源端漏端)非对称结构，为了满足高密度、高性能、低成本的市场需求，技术节点越做越小，相应的漏区尺寸也缩小至低于50纳米，因此对侧墙工艺以及层间介电层(inter layer dielectric，ILD)填充工艺的要求也越来越高。
在现有的NOR型分栅存储器件的侧墙形成的工艺步骤中，由于漏区尺寸缩小，侧墙刻蚀后存储单元区(又可以称为存储区或者核心区)的相邻栅极结构之间仅留有很小且具有高深宽比的缝隙，由此会导致后续沉积的ILD在该缝隙处填充不良，有孔洞(Void)产生，进而造成严重的良率问题；如果过多减薄存储单元区的栅极结构侧壁上的侧墙，虽然能改善存储单元区ILD填充孔洞的问题，但会导致存储单元区外围的逻辑电路区(又可以称为外围电路区或者外围区)中的栅极结构侧壁上的侧墙厚度较薄，进而导致逻辑电路区中相应的外围器件的击穿电压窗口不够的问题。
以具有可擦除可编程只读寄存器隧道氧化层(Erasable Programmable ReadOnly Memory withTunnel Oxide，ETOX)结构的非易失性存储器件做示例性说明，参考图1，其示出了具有ETOX结构的存储器件的俯视图，其包括相互垂直的字线(Word Line，WL)110和位线(Bit Line，BL)120，位于字线110一侧的控制栅(Control Grid)130。
图2是上述具有ETOX结构的存储器件沿图1中的线AA'方向的剖面图，如图2所示，隧穿氧化层160、浮栅(Floating Gate，FG)150、栅间介质层140和控制栅130构成的栅极结构的一侧，是狭小的漏区101区域，该栅极结构(即从隧穿氧化层至控制栅130的堆叠结构)的周侧形成有侧墙170，侧墙170为氧化层、氮化硅层、氧化硅层三层膜层堆叠而成。不难看出，当侧墙170较厚时，由于漏区101上方的缝隙空间狭小且深宽比非常大，因此会导致后续的栅极结构之间的ILD填充出现空洞的问题，进而影响器件的良率；若对侧墙减薄，由于存储单元区的栅极结构侧壁上的侧墙和逻辑电路区的栅极结构侧壁上的侧墙是同时形成，因此会导致逻辑电路区的栅极结构的侧墙较薄，导致逻辑电路区中形成的外围器件的击穿电压窗口不足的隐患。
由于存储单元区和逻辑电路区的栅极结构侧壁上的侧墙形成和刻蚀是同时进行，因此对存储单元区的栅极结构侧壁上侧墙进行减薄，会导致逻辑电路区的栅极结构的侧壁上的侧墙变薄，进而造成击穿电压窗口不足的隐患。鉴于上述原因，亟待提供一种65纳米节点以下的存储器件的侧墙形成工艺，在保证存储区的栅极结构之间的ILD填充性能的基础上，满足逻辑电路区的栅极结构侧壁上的侧墙厚度需要，以保证逻辑电路区形成的外围器件有足够大的击穿电压窗口。
发明内容
本发明的目的在于提供一种半导体结构的制造方法，以解决现有技术中提供的存储器件的制造方法难以同时实现存储单元区的栅极结构侧壁上的侧墙较薄而逻辑电路区的栅极结构侧壁上的侧墙较厚的问题。
为解决上述技术问题，本发明提供一种半导体结构的制备方法，包括：
提供一半导体衬底，所述半导体衬底包括逻辑电路区和存储单元区，所述存储单元区和所述逻辑电路区的半导体衬底上分别形成有多个分立的栅极结构；
在各个所述栅极结构及所述半导体衬底上覆盖第一侧墙材料层，所述第一侧墙材料层包括第一氧化硅层、氮化硅层和第二氧化硅层，且所述第二氧化硅层至少填满所述存储单元区的栅极结构之间的缝隙；
通过第一侧墙刻蚀工艺刻蚀各个区域中的所述第二氧化硅层，且刻蚀停止在所述氮化硅层的表面上；
形成用于掩蔽所述逻辑电路区并暴露出所述存储单元区的第一图形化光刻胶，并以所述第一图形化光刻胶为掩膜，刻蚀去除所述存储单元区中相邻两个所述栅极结构之间剩余的第二氧化硅层；
去除所述第一图形化光刻胶，并在所述存储单元区和所述逻辑电路区上沉积第二侧墙材料层；
通过第二侧墙刻蚀工艺刻蚀所述第二侧墙材料层和所述氮化硅层，以在所述逻辑电路区中的所述栅极结构的侧壁上形成第一侧墙；
形成位于各个所述栅极结构两侧的半导体衬底中的源区和漏区；
在所述存储单元区和所述逻辑电路区上沉积第三氧化硅层，并至少去除所述存储单元区的漏区上方的所述缝隙中的所述第三氧化硅层、所述第二侧墙材料层以及被所述氮化硅层暴露出的所述第一氧化硅层，以形成所述存储单元区中各个所述栅极结构的两侧侧壁上的第二侧墙。
可选的，所述存储单元区的每个栅极结构自下而上依次包括浮栅氧化层、浮栅层、栅间介质层和第一控制栅层，所述逻辑电路区的每个栅极结构形成有栅氧化层和第二控制栅层，且所述浮栅氧化层和所述栅氧化层通过同一道热氧化工艺形成，所述第一控制栅层和所述第二控制栅层通过同一道多晶硅沉积工艺形成。
可选的，形成位于各个所述栅极结构两侧的半导体衬底中的源区和漏区的步骤可以包括：先掩蔽所述逻辑电路区的全部区域并暴露出所述存储单元区的相应区域，对所述存储单元区的栅极结构两侧的半导体衬底中进行源漏离子注入，以形成所述存储单元区中的源区和漏区；再掩蔽所述存储单元区的全部区域并暴露出所述逻辑电路区的相应区域，对所述逻辑电路区的栅极结构两侧的半导体衬底中进行源漏离子注入，以形成所述逻辑电路区中的源区和漏区；或者，
形成位于各个所述栅极结构两侧的衬底中的源区和漏区的步骤可以包括：先掩蔽所述存储单元区的全部区域并暴露出所述逻辑电路区的相应区域，对所述逻辑电路区的栅极结构两侧的半导体衬底中进行源漏离子注入，以形成所述逻辑电路区中的源区和漏区；再掩蔽所述逻辑电路区的全部区域并暴露出所述存储单元区的相应区域，对所述存储单元区的栅极结构两侧的半导体衬底中进行源漏离子注入，以形成所述存储单元区中的源区和漏区。
可选的，刻蚀去除所述存储单元区的漏区上方的所述缝隙中的所述第三氧化硅层、所述第二侧墙材料层以及被所述氮化硅层暴露出的所述第一氧化硅层，以形成所述第二侧墙的步骤可以包括：
先形成第二图形化光刻胶层，以至少暴露出所述存储单元区的漏区上方的所述缝隙的区域，并掩蔽其他区域；
以所述第二图形化光刻胶层为掩膜，至少刻蚀去除所述存储单元区的漏区上方的所述缝隙中的所述第三氧化硅层和第二侧墙材料层；
去除所述第二图形化光刻胶层，去除各个所述栅极结构的顶面上剩余的第三氧化硅层以及被所述氮化硅层暴露出的所述第一氧化硅层，以形成所述第二侧墙，并暴露出所述源区的部分顶面、所述漏区的部分顶面、所述第一控制栅层的顶面以及所述第二控制栅层的顶面。
可选的，所述存储单元区中各个所述栅极结构面向所述漏区一侧的侧壁上的第二侧墙的厚度小于所述栅极面向所述源区一侧的侧壁上的第二侧墙，且所述存储单元区中各个所述栅极结构面向所述漏区一侧的侧壁上的第二侧墙与所述第一侧墙的厚度之比为1:5～1:10。
可选的，在形成所述第二侧墙之后，所述第二侧墙和所述第一侧墙分别暴露出相应的所述源区和所述漏区的部分表面，并分别暴露出所述第一控制栅层的顶面以及所述第二控制栅层的顶面，所述制备方法还可以包括：通过金属层沉积和退火工艺，在所述源区、所述漏区、所述第一控制栅层和所述第二控制栅层的暴露表面上形成金属硅化物。
可选的，在形成所述金属硅化物之后，所述制备方法还可以包括：
沉积层间介质层于所述存储单元区和所述逻辑电路区上，所述层间介质层将各个所述栅极结构和所述第一侧墙、所述第二侧墙均掩埋在内；
刻蚀所述层间介质层，以形成分别暴露出所述漏区上方的金属硅化物的接触孔；
形成填充于所述接触孔中的导电插塞。
基于如上所述的半导体结构的制备方法，本发明还提供了一种半导体器件，包括：
半导体衬底，所述半导体衬底包括逻辑电路区和存储单元区，所述存储单元区和所述逻辑电路区的半导体衬底上分别形成有多个分立的栅极结构；
源区和漏区，分别形成于各个所述栅极结构两侧的半导体衬底中；
第一侧墙，位于所述逻辑电路区中所述栅极结构的侧壁上，所述第一侧墙包括依次覆盖在位于所述逻辑电路区中所述栅极结构的侧壁上的第一侧墙材料层和第二侧墙材料层，所述第一侧墙材料层包括第一氧化硅层、氮化硅层和第二氧化硅层；
第二侧墙，位于所述存储电路区中各个所述栅极结构的两侧的侧壁上，所述第二侧墙包括分别与所述第一侧墙中的第一氧化硅层和氮化硅层一道沉积的第一氧化硅层和氮化硅层。
可选的，所述存储单元区中相邻两个所述栅极结构共享同一个所述漏区，所述存储单元区中各个所述栅极结构面向所述漏区一侧的侧壁上的第二侧墙的厚度小于所述栅极结构面向所述源区一侧的侧壁上的第二侧墙，且所述存储单元区中各个所述栅极结构面向所述漏区一侧的侧壁上的第二侧墙与所述第一侧墙的厚度之比为1:5～1:10。
与现有技术相比，本发明技术方案至少具有如下有益效果之一：
本发明提出了一种半导体结构的制备方法中，首先在存储单元区和逻辑电路区的各个栅极结构的侧壁上沉积第一氧化硅层、氮化硅层和第二氧化硅层堆叠而成的第一侧墙材料层，并通过第一侧墙刻蚀工艺刻蚀第二氧化硅层，以形成逻辑电路区所需的第一侧墙的一部分；然后，将逻辑电路区掩蔽，去除存储单元区中的第二氧化硅层；接着，再在逻辑电路区和存储单元区上覆盖第二侧墙材料层，并进一步通过第二侧墙刻蚀工艺刻蚀第二侧墙材料层和氮化硅层，从而形成逻辑电路区中栅极结构侧壁上的第一侧墙，且其第一侧墙的厚度较厚，之后，再保持第一侧墙的厚度，并去除存储单元区中的相邻栅极结构之间的漏区上方的缝隙中的第二侧墙材料，从而形成存储单元区中栅极结构两侧侧壁上的第二侧墙。由此，既满足了存储单元区中侧墙足够薄的需求，保证了后续存储单元区中层间介质层的填充窗口，同时又满足了逻辑电路区中的侧墙足够厚的需求，保证了逻辑电路区中形成的器件具有足够的击穿电压窗口。
附图说明
图1为现有技术中ETOX结构的存储器件的俯视图；
图2为ETOX结构的存储器件沿图1中的线AA'方向的剖面图；
图3为本发明一实施例中的半导体结构的制备方法的流程示意图；
图4a～图4e为本发明一实施例中的半导体结构的制备方法在其制备过程中的结构示意图。
其中，附图标记如下：
110-字线； 120-位线；
130-控制栅； 140-栅间介质层；
150-浮栅； 101-漏区；
160-隧穿氧化层； 170-侧墙；
300-半导体衬底； 310-栅极结构；
311-浮栅层； 312-栅间介质层；
313-第一/第二控制栅层； 320-第一氧化硅层；
330-氮化硅层； 340-第二氧化硅层；
350-图形化的光刻胶； 360-第二侧墙材料层；
LDD-浅掺杂漏区； S-源区；
D-漏区； A-存储单元区；
a1-第一侧墙； a2-第二侧墙；
B-逻辑电路区； BB’-存储单元区和逻辑电路区的分割线。
具体实施方式
承如背景技术所述，目前，在现有的NOR型分栅存储器件的侧墙形成的工艺步骤中，由于漏端尺寸缩小，侧墙刻蚀后存储单元区(又可以称为存储区或者核心区)的相邻栅极结构之间仅留有很小且具有高深宽比的缝隙，由此会导致后续沉积的ILD在该缝隙处填充不良，有孔洞(Void)产生，进而造成严重的良率问题；如果过多减薄存储单元区的栅极结构侧壁上的侧墙，虽然能改善存储单元区ILD填充孔洞的问题，但会导致存储单元区外围的逻辑电路区(又可以称为外围电路区或者外围区)中的栅极结构侧壁上的侧墙厚度较薄，进而导致逻辑电路区中相应的外围器件的击穿电压窗口不够的问题。具体的，由于存储单元区和逻辑电路区的栅极结构侧壁上的侧墙形成和刻蚀是同时进行，因此对存储单元区的栅极结构侧壁上侧墙进行减薄，会导致逻辑电路区的栅极结构的侧壁上的侧墙变薄，进而造成击穿电压窗口不足的隐患。鉴于上述原因，亟待提供一种65纳米节点以下的存储器件的侧墙形成工艺，在保证存储区的栅极结构之间的ILD填充性能的基础上，满足逻辑电路区的栅极结构侧壁上的侧墙厚度需要，以保证逻辑电路区形成的外围器件有足够大的击穿电压窗口。
为此，本发明提供了一种半导体结构的制备方法，以解决现有技术中提供的存储器件的制造方法难以同时实现存储单元区的栅极结构侧壁上的侧墙较薄而逻辑电路区的栅极结构侧壁上的侧墙较厚的问题。例如参考图3所示，所述半导体结构的制备方法包括如下步骤：
步骤S100，提供一半导体衬底，所述半导体衬底包括逻辑电路区和存储单元区，所述存储单元区和所述逻辑电路区的半导体衬底上分别形成有多个分立的栅极结构；
步骤S200，在各个所述栅极结构及所述半导体衬底上覆盖第一侧墙材料层，所述第一侧墙材料层包括第一氧化硅层、氮化硅层和第二氧化硅层，且所述第二氧化硅层至少填满所述存储单元区的栅极结构之间的缝隙；
步骤S300，通过第一侧墙刻蚀工艺刻蚀各个区域中的所述第二氧化硅层，且刻蚀停止在所述氮化硅层的表面上；
步骤S400，形成用于掩蔽所述逻辑电路区并暴露出所述存储单元区的第一图形化光刻胶，并以所述第一图形化光刻胶为掩膜，刻蚀去除所述存储单元区中相邻两个所述栅极结构之间剩余的第二氧化硅层；
步骤S500，去除所述第一图形化光刻胶，并在所述存储单元区和所述逻辑电路区上沉积第二侧墙材料层；
步骤S600，通过第二侧墙刻蚀工艺刻蚀所述第二侧墙材料层和所述氮化硅层，以在所述逻辑电路区中的所述栅极结构的侧壁上形成第一侧墙；
步骤S700，形成位于各个所述栅极结构两侧的半导体衬底中的源区和漏区；
步骤S800，在所述存储单元区和所述逻辑电路区上沉积第三氧化硅层，并至少去除所述存储单元区的漏区上方的所述缝隙中的所述第三氧化硅层、所述第二侧墙材料层以及被所述氮化硅层暴露出的所述第一氧化硅层，以形成所述存储单元区中各个所述栅极结构的两侧侧壁上的第二侧墙。
即，本发明提出了一种半导体结构的制备方法中，首先在存储单元区和逻辑电路区的各个栅极结构的侧壁上沉积第一氧化硅层、氮化硅层和第二氧化硅层堆叠而成的第一侧墙材料层，并通过第一侧墙刻蚀工艺刻蚀第二氧化硅层，以形成逻辑电路区所需的第一侧墙的一部分；然后，将逻辑电路区掩蔽，去除存储单元区中的第二氧化硅层；接着，再在逻辑电路区和存储单元区上覆盖第二侧墙材料层，并进一步通过第二侧墙刻蚀工艺刻蚀第二侧墙材料层和氮化硅层，从而形成逻辑电路区中栅极结构侧壁上的第一侧墙，且其第一侧墙的厚度较厚，之后，再保持第一侧墙的厚度，并去除存储单元区中的相邻栅极结构之间的漏区上方的缝隙中的第二侧墙材料，从而形成存储单元区中栅极结构两侧侧壁上的第二侧墙。由此，既满足了存储单元区中侧墙足够薄的需求，保证了后续存储单元区中层间介质层的填充窗口，同时又满足了逻辑电路区中的侧墙足够厚的需求，保证了逻辑电路区中形成的器件具有足够的击穿电压窗口。
以下结合附图和具体实施例对本发明提出的半导体器件及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图4a～图4d为本发明一实施例中的半导体结构的制备方法在其制备过程中的结构示意图。
在步骤S100中，具体参考图4a所示，提供一半导体衬底300，所述半导体衬底300用于为后续工艺生成NOR闪存存储器件提供操作的平台。所述半导体衬底300的材料选自单晶硅、多晶硅或者非晶硅；所述半导体衬底300也可以选自硅、锗、砷化镓或锗硅等化合物；所述半导体衬底300还可以是其他半导体材料。示例性的，本发明实施例中，所述半导体衬底300为硅衬底。在本发明实施例中，所述半导体衬底300包括被虚线BB’分割开的位于虚线BB’右侧区域的逻辑电路区B和位于虚线BB’左侧区域的存储单元区A，其中，所述存储单元区A和所述逻辑电路区B的半导体衬底300上分别形成有多个分立的栅极结构310。
本实施例中，所述存储单元区A的每个栅极结构310自下而上依次包括浮栅氧化层(未图示)、浮栅层311、栅间介质层312和第一控制栅层，所述逻辑电路区B的每个栅极结构310形成有栅氧化层(未图示)和第二控制栅层，且存储单元区A中栅极结构310包含的浮栅氧化层和所述逻辑电路区B中栅极结构310包含的栅氧化层可以通过同一道热氧化工艺形成，所述存储单元区A中的第一控制栅层和所述逻辑电路区B中的第二控制栅层通过同一道多晶硅沉积和刻蚀工艺形成，故本申请中将第一控制栅层和第二控制栅层统一标记为313。示例性的，在本发明实施例中，所述浮栅氧化层和栅氧化层的材料可以为氧化硅，所述浮栅层312、所述存储单元区A中的第一控制栅层313和所述逻辑电路区B中的第二控制栅层313的材质可以为P型或者N型离子掺杂的多晶硅，且所述存储单元区A中的栅间介质层312可以为包含氧化硅、氮化硅和氧化硅堆叠形成的ONO层。
此外，在所述逻辑电路区B对应的半导体衬底300的表面上形成由栅氧化层(未图示)和第二控制栅层313组成的栅极结构之后，还可以对逻辑电路区B中栅极结构两侧的半导体衬底300进行N型或者P型离子注入工艺，从而形成如图4a所示的轻掺杂漏区LDD，进一步地，还同时对存储单元区A中栅极结构两侧的半导体衬底300进行N型或者P型离子注入工艺，从而在存储单元区A中同步形成相应的轻掺杂漏区LDD。进一步地，本实施例中，由于存储区中的源区在后续会被完全遮挡，不利于重掺杂源漏离子在此区域注入，因此在进行LDD离子注入之前或者之后，可以对存储单元区A中栅极结构一侧待形成源区的半导体衬底300进行N型或者P型离子重掺杂注入工艺，以形成存储单元区所需的源区S。其中，所述N型离子可以包括磷、砷和锑中的至少一种，所述P型离子可以包括硼、氟化硼、铟和镓中的至少一种。
在步骤S200中，继续参考图4a所示，在各个所述栅极结构310及所述半导体衬底300上覆盖第一侧墙材料层，所述第一侧墙材料层可以包括第一氧化硅层320、氮化硅层330和第二氧化硅层340，且所述第二氧化硅层340至少填满所述存储单元区A的栅极结构之间的缝隙。具体的，可以先通过热氧化或者沉积工艺在存储单元区A中的栅极结构的表面上、逻辑电路区B中的栅极结构(由于图4a中未图示出逻辑电路图B区的栅氧化层，因此，其栅极结构指的是逻辑电路区中的第二控制栅层313)的表面上以及被暴露出的半导体衬底300的表面上，形成第一氧化硅层320，然后通过沉积工艺在第一氧化硅层320的表面上依次沉积氮化硅层330和第二氧化硅层340，由此由内至外依次形成包含三层介质膜层的第一侧墙材料层。
在步骤S300中，具体参考图4b所示，通过第一侧墙刻蚀工艺刻蚀各个区域中的所述第二氧化硅层340，且刻蚀停止在所述氮化硅层330的表面上，此时，由于逻辑电路区B中的器件密度远小于存储单元区A中的器件密度，因此逻辑电路区B中相邻栅极结构之间的缝隙较大且深宽比较小，其缝隙中的第二氧化硅层340的刻蚀速率较快，消耗较多，因此可以在逻辑电路区B中形成位于其栅极结构310侧壁上所需的第一侧墙的一部分，且暴露出缝隙中的氮化硅层330，而存储单元区A中相邻栅极结构之间的缝隙较小且深宽比较大，其缝隙中的第二氧化硅层340的刻蚀速率较慢，消耗甚少，因此存储单元区A中的缝隙中顶部可能会被消耗掉一些第二氧化硅层340，但是缝隙的中下部仍被剩余的第二氧化硅层340’填满。
本实施例中，第一侧墙刻蚀工艺为干法刻蚀工艺，对存储单元区A和逻辑电路区B中的第二氧化硅层340执行第一侧墙刻蚀，从而使在存储单元区A中刻蚀后的第二氧化硅层340’的顶面与所述存储单元区A中的栅极结构310顶面上沉积的氮化硅层330的顶面齐平，且同时使在逻辑电路区B中的刻蚀后的第二氧化硅层340’暴露出逻辑电路区B中第二控制栅层313顶面上沉积的氮化硅层330和逻辑电路区B中所述LDD上方对应的部分氮化硅层330，从而形成逻辑电路区B中栅极结构两侧所需的第一侧墙的底层膜层(即ONO层)。
在步骤S400中，具体参考图4c所示，通过相应的光刻工艺，形成用于掩蔽所述逻辑电路区B并暴露出所述存储单元区A的第一图形化光刻胶350，并以所述第一图形化光刻胶350为掩膜，刻蚀去除所述存储单元区A中相邻两个所述栅极结构310之间剩余的第二氧化硅层340’。
本实施例中，通过在步骤S300中，形成逻辑电路区B中栅极结构两侧所需的第一侧墙的底层膜层结构之后，通过将逻辑电路区B对应的半导体衬底300进行掩蔽和保护之后，在对存储单元区A中的第一侧墙材料层进行减薄处理，从而使形成在存储单元区A中的第一侧墙材料层由三层结构减薄为两层结构，从而实现了在存储单元区A中的侧墙材料层结构的厚度小于逻辑电路区B中的侧墙材料层结构的厚度。
在步骤S500中，具体参考图4d所示，去除所述第一图形化光刻胶350，并在所述存储单元区A和所述逻辑电路区B上沉积第二侧墙材料层360。其中，所述第二侧墙材料层360的沉积厚度可以小于所述第二氧化硅层340的沉积厚度，以有利于后续在存储单元区A中执行第二侧墙刻蚀工艺时，相应的刻蚀剂能够深入到该缝隙底部，以保证最终在缝隙侧壁上形成的第二侧墙的质量。此外，由于所述存储单元区A中源区S上方的相邻栅极结构310之间的缝隙的线宽小于存储单元区A漏区D上方的相邻栅极结构310之间的缝隙的线宽，且后续需要在存储单元区A中待形成漏区的缝隙中留出对半导体衬底300进行源漏离子重掺杂注入的窗口，而无需给存储单元区A中源区对应的半导体衬底预留出源漏离子重掺杂注入的窗口，所以后续无需对存储单元区A中源区S上方的缝隙中的第二侧墙材料层360执行第二侧墙刻蚀工艺，因此，本步骤中可以使得第二侧墙材料层360至少填满存储单元区A中源区S上方的所述缝隙。
本实施例中，在存储单元区A中形成的所述第二侧墙材料层360还延伸覆盖在所述逻辑电路区B中的氮化硅层330及其暴露出的剩余第二氧化硅层340’的表面上，从而进一步增厚了逻辑电路区B中栅极结构两侧所需的第一侧墙的厚度。
在步骤S600中，继续参考图4d和图4e所示，通过第二侧墙刻蚀工艺刻蚀所述第二侧墙材料层360和所述氮化硅层330，以在所述逻辑电路区中的所述栅极结构的侧壁上形成第一侧墙a1。该第二侧墙刻蚀工艺可以停止在第一氧化硅层320的表面上，也可以停止在半导体衬底300的表面上，其中当第二侧墙刻蚀工艺可以停止在第一氧化硅层320的表面上时，可以在后续的步骤S700中，利用第一氧化硅层320保护半导体衬底300。此时逻辑电路区B中各个栅极结构310两侧的侧壁上的第一侧墙变为剩余的第一氧化硅层320’、剩余的氮化硅层330’、剩余的第二氧化硅层340’以及剩余的第二侧墙材料层360’依次层叠而成的结构，当第二侧墙材料层360’为氧化硅层时，逻辑电路区B中各个栅极结构310两侧的侧壁上的第一侧墙为ONOO结构。
在步骤S700中，具体参考图4e所示，对各栅极结构310两侧的半导体衬底300进行源漏离子重掺杂注入，形成位于逻辑电路区B中的各个所述栅极结构310两侧的半导体衬底300中的源区S和漏区D，以及，形成位于存储单元区A各个栅极结构310一侧的漏区D。本实施例中，存储单元区A相邻两个栅极结构310共享同一漏区D。
本实施例中，可以先通过相应的光刻工艺来掩蔽所述逻辑电路区B的全部区域并暴露出所述存储单元区A中待形成漏区D的相应区域，对所述存储单元区A的栅极结构310一侧的半导体衬底300中进行源漏离子重掺杂注入，以形成所述存储单元区A中的漏区D；然后再通过另一道光刻工艺掩蔽所述存储单元区A的全部区域并暴露出所述逻辑电路区B的相应区域，对所述逻辑电路区B的栅极结构310两侧的半导体衬底300中进行源漏离子重掺杂注入，以形成所述逻辑电路区B中的源区S和漏区D。
可选的方案，在本发明实施例中上述形成位于各个所述栅极结构310两侧的半导体衬底300中的源区S和漏区D的方式还可以包括如下步骤：
首先，先通过一道光刻工艺，掩蔽所述存储单元区A的全部区域并暴露出所述逻辑电路区B的相应区域，对所述逻辑电路区B的栅极结构310两侧的半导体衬底300中进行源漏离子重掺杂注入，以形成所述逻辑电路区B中的源区S和漏区D；
接着，再通过另一道光刻工艺，掩蔽所述逻辑电路区B的全部区域并暴露出所述存储单元区A的相应区域，对所述存储单元区A的栅极结构310一侧的半导体衬底300中进行源漏离子重掺杂注入，以形成所述存储单元区A中的漏区D。
需要说明的是，本实施例中，以ETOX结构的存储器件为例，由于ETOX结构的存储器件的存储单元区中器件的密度较大，因此，在其存储单元其中相邻栅极结构之间的共享源区线宽交小，从而可以省略源区处的接触孔和后续在此处的层间结构层ILD的填充工艺，因此，在此情况下，可以在形成存储单元区A的栅极结构310之后且形成第一侧墙材料层之前，对存储单元区A的半导体衬底300进行源漏离子重掺杂注入工艺，从而在先先形成了所述存储单元区A中的源区S。
在步骤S800中，继续参考图4e所示，在所述存储单元区A和所述逻辑电路区B上的栅极结构310的表面上以及源区S和漏区S的表面上沉积第三氧化硅层(未图示)，并至少去除所述存储单元区A的漏区D上方的所述缝隙中的所述第三氧化硅层(未图示)、所述第二侧墙材料层360以及被所述氮化硅层330暴露出的所述第一氧化硅层320，以形成所述存储单元区A中各个所述栅极结构310的两侧侧壁上的不对称的第二侧墙a2。此时，所述存储单元区A中各个所述栅极结构310面向所述漏区D一侧的侧壁上的第二侧墙a2的厚度小于所述栅极结构310面向所述源区S一侧的侧壁上的第二侧墙a2，且所述存储单元区A中各个所述栅极结构310面向所述漏区D一侧的侧壁上的第二侧墙a2与所述第一侧墙a1的厚度之比为1:5～1:10。
本实施例中，由于在所述存储单元区A和所述逻辑电路区B上的栅极结构310的表面上沉积第三氧化硅层之后，在对存储单元区A中的漏区D上方的所述缝隙中的所述第三氧化硅层(未图示)、所述第二侧墙材料层360以及被所述氮化硅层330暴露出的所述第一氧化硅层320进行刻蚀，形成存储单元区A中的第二侧墙a2，因此，可以通过逻辑电路区B上栅极结构310表面上沉积的第三氧化硅层进一步增厚逻辑电路区B中第一侧墙a1的厚度，从而使逻辑电路区B中的第一侧墙a1的厚度足够厚，以进一步提高击穿电压窗口。
可选的，在本发明实施例中，还提供了一种通过刻蚀方法去除所述存储单元区A的漏区D上方的所述缝隙中的所述第三氧化硅层、所述第二侧墙材料层360以及被所述氮化硅层330暴露出的所述第一氧化硅320层，以形成所述第二侧墙a2的具体方式，可以包括如下步骤：
首先，先形成第二图形化光刻胶层(未图示)，以至少暴露出所述存储单元区A的漏区D上方的所述缝隙的区域，并掩蔽其他区域；
接着，以所述第二图形化光刻胶层为掩膜，至少刻蚀去除所述存储单元区A的漏区D上方的所述缝隙中的所述第三氧化硅层(未图示)和第二侧墙材料层360；
之后，去除所述第二图形化光刻胶层，去除各个所述栅极结构310的顶面上剩余的第三氧化硅层以及被所述氮化硅层330暴露出的所述第一氧化硅层320，以形成所述第二侧墙a2，并暴露出所述源区S的部分顶面、所述漏区D的部分顶面、所述存储单元区A中的第一控制栅层313的顶面以及逻辑电路区B中的所述第二控制栅层313的顶面。
其中，所述存储单元区A中各个所述栅极结构310面向所述漏区D一侧的侧壁上的第二侧墙a2的厚度小于所述栅极面向所述源区S一侧的侧壁上的第二侧墙a2，且所述存储单元区A中各个所述栅极结构310面向所述漏区D一侧的侧壁上的第二侧墙a2与所述第一侧墙a1的厚度之比为1:5～1:10。
本实施例中，在本发明提供的制备方法在在步骤S800形成所述存储单元区A中的第二侧墙之后，所述存储单元区A中的第二侧墙和所述逻辑电路区B中的第一侧墙分别暴露出相应的所述源区S和所述漏区D的部分表面，并分别暴露出所述存储单元区A中的所述第一控制栅层313的顶面以及所述逻辑电路区B中的所述第二控制栅层313的顶面。
进一步的，本发明提供的半导体结构的制备方法还可以包括如下步骤：
通过金属层沉积和退火工艺，在所述源区、所述漏区、所述第一控制栅层和所述第二控制栅层的暴露表面上形成金属硅化物。
进一步的，本发明提供的半导体结构的制备方法在形成所述金属硅化物之后，还可以包括如下步骤：
首先，沉积层间介质层(未图示)于所述存储单元区A和所述逻辑电路区B上，所述层间介质层将各个所述栅极结构310和所述第一侧墙、所述第二侧墙均掩埋在内；
接着，刻蚀所述层间介质层，以形成分别暴露出所述漏区D上方的金属硅化物的接触孔(未图示)；
其次，形成填充于所述接触孔中的导电插塞(未图示)。
本实施例中，由于本发明实施是通过将存储单元区A和逻辑电路区B中栅极结构310两侧的侧墙进行多步沉积，且分区分别形成的方式形成，从而既满足了存储单元区A中侧墙足够薄保证后续层间介质层的填充窗口，同时又满足了逻辑电路区B中的侧墙足够厚保证足够的击穿电压窗口。
基于如上所述的半导体结构的制备方法，本实施例中还提供了一种半导体器件，所述半导体器件包括：
半导体衬底300，所述半导体衬底300包括逻辑电路区A和存储单元区B，所述存储单元区A和所述逻辑电路区B的半导体衬底300上分别形成有多个分立的栅极结构310；
源区S和漏区D，分别形成于各个所述栅极结构310两侧的半导体衬底中300；
第一侧墙a1，位于所述逻辑电路区B中所述栅极结构的侧壁上，所述第一侧墙包括依次覆盖在位于所述逻辑电路区B中所述栅极结构310的侧壁上的第一侧墙材料层和第二侧墙材料层，所述第一侧墙材料层包括第一氧化硅层311、氮化硅层312和第二氧化硅层313；
第二侧墙a2，位于所述存储电路区A中各个所述栅极结构310的两侧的侧壁上，所述第二侧墙a2包括分别与所述第一侧墙a1中的第一氧化硅层311和氮化硅层312一道沉积的第一氧化硅层311和氮化硅层312。
其中，所述存储单元区A中相邻两个所述栅极结构310共享同一个所述漏区D，所述存储单元区A中各个所述栅极结构310面向所述漏区D一侧的侧壁上的第二侧墙a2的厚度小于所述栅极结构310面向所述源区S一侧的侧壁上的第二侧墙a2，且所述存储单元区A中各个所述栅极结构310面向所述漏区D一侧的侧壁上的第二侧墙a2与所述第一侧墙a1的厚度之比为1:5～1:10。
综上所述，本发明提出了一种半导体结构的制备方法中，首先在存储单元区和逻辑电路区的各个栅极结构的侧壁上沉积第一氧化硅层、氮化硅层和第二氧化硅层堆叠而成的第一侧墙材料层，并通过第一侧墙刻蚀工艺刻蚀第二氧化硅层，以形成逻辑电路区所需的第一侧墙的一部分；然后，将逻辑电路区掩蔽，去除存储单元区中的第二氧化硅层；接着，再在逻辑电路区和存储单元区上覆盖第二侧墙材料层，并进一步通过第二侧墙刻蚀工艺刻蚀第二侧墙材料层和氮化硅层，从而形成逻辑电路区中栅极结构侧壁上的第一侧墙，且其第一侧墙的厚度较厚，之后，再保持第一侧墙的厚度，并去除存储单元区中的相邻栅极结构之间的漏区上方的缝隙中的第二侧墙材料，从而形成存储单元区中栅极结构两侧侧壁上的第二侧墙。由此，既满足了存储单元区中侧墙足够薄的需求，保证了后续存储单元区中层间介质层的填充窗口，同时又满足了逻辑电路区中的侧墙足够厚的需求，保证了逻辑电路区中形成的器件具有足够的击穿电压窗口。
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
Claims (9)
1.一种半导体结构的制备方法，其特征在于，包括：
提供一半导体衬底，所述半导体衬底包括逻辑电路区和存储单元区，所述存储单元区和所述逻辑电路区的半导体衬底上分别形成有多个分立的栅极结构；
在各个所述栅极结构及所述半导体衬底上覆盖第一侧墙材料层，所述第一侧墙材料层包括第一氧化硅层、氮化硅层和第二氧化硅层，且所述第二氧化硅层至少填满所述存储单元区的栅极结构之间的缝隙；
通过第一侧墙刻蚀工艺刻蚀各个区域中的所述第二氧化硅层，且刻蚀停止在所述氮化硅层的表面上；
形成用于掩蔽所述逻辑电路区并暴露出所述存储单元区的第一图形化光刻胶，并以所述第一图形化光刻胶为掩膜，刻蚀去除所述存储单元区中相邻两个所述栅极结构之间剩余的第二氧化硅层；
去除所述第一图形化光刻胶，并在所述存储单元区和所述逻辑电路区上沉积第二侧墙材料层；
通过第二侧墙刻蚀工艺刻蚀所述第二侧墙材料层和所述氮化硅层，以在所述逻辑电路区中的所述栅极结构的侧壁上形成第一侧墙；
形成位于各个所述栅极结构两侧的半导体衬底中的源区和漏区；
在所述存储单元区和所述逻辑电路区上沉积第三氧化硅层，并至少去除所述存储单元区的漏区上方的所述缝隙中的所述第三氧化硅层、所述第二侧墙材料层以及被所述氮化硅层暴露出的所述第一氧化硅层，以形成所述存储单元区中各个所述栅极结构的两侧侧壁上的第二侧墙。
2.如权利要求1所述的半导体结构的制备方法，其特征在于，所述存储单元区的每个栅极结构自下而上依次包括浮栅氧化层、浮栅层、栅间介质层和第一控制栅层，所述逻辑电路区的每个栅极结构形成有栅氧化层和第二控制栅层，且所述浮栅氧化层和所述栅氧化层通过同一道热氧化工艺形成，所述第一控制栅层和所述第二控制栅层通过同一道多晶硅沉积工艺形成。
3.如权利要求1所述的半导体结构的制备方法，其特征在于，形成位于各个所述栅极结构两侧的半导体衬底中的源区和漏区的步骤包括：
先掩蔽所述逻辑电路区的全部区域并暴露出所述存储单元区的相应区域，对所述存储单元区的栅极结构两侧的半导体衬底中进行源漏离子注入，以形成所述存储单元区中的源区和漏区；再掩蔽所述存储单元区的全部区域并暴露出所述逻辑电路区的相应区域，对所述逻辑电路区的栅极结构两侧的半导体衬底中进行源漏离子注入，以形成所述逻辑电路区中的源区和漏区；或者，
形成位于各个所述栅极结构两侧的衬底中的源区和漏区的步骤包括：先掩蔽所述存储单元区的全部区域并暴露出所述逻辑电路区的相应区域，对所述逻辑电路区的栅极结构两侧的半导体衬底中进行源漏离子注入，以形成所述逻辑电路区中的源区和漏区；再掩蔽所述逻辑电路区的全部区域并暴露出所述存储单元区的相应区域，对所述存储单元区的栅极结构两侧的半导体衬底中进行源漏离子注入，以形成所述存储单元区中的源区和漏区。
4.如权利要求2所述的半导体结构的制备方法，其特征在于，刻蚀去除所述存储单元区的漏区上方的所述缝隙中的所述第三氧化硅层、所述第二侧墙材料层以及被所述氮化硅层暴露出的所述第一氧化硅层，以形成所述第二侧墙的步骤包括：
先形成第二图形化光刻胶层，以至少暴露出所述存储单元区的漏区上方的所述缝隙的区域，并掩蔽其他区域；
以所述第二图形化光刻胶层为掩膜，至少刻蚀去除所述存储单元区的漏区上方的所述缝隙中的所述第三氧化硅层和第二侧墙材料层；
去除所述第二图形化光刻胶层，去除各个所述栅极结构的顶面上剩余的第三氧化硅层以及被所述氮化硅层暴露出的所述第一氧化硅层，以形成所述第二侧墙，并暴露出所述源区的部分顶面、所述漏区的部分顶面、所述第一控制栅层的顶面以及所述第二控制栅层的顶面。
5.如权利要求2所述的半导体结构的制备方法，其特征在于，所述存储单元区中各个所述栅极结构面向所述漏区一侧的侧壁上的第二侧墙的厚度小于所述栅极结构面向所述源区一侧的侧壁上的第二侧墙，且所述存储单元区中各个所述栅极结构面向所述漏区一侧的侧壁上的第二侧墙与所述第一侧墙的厚度之比为1:5～1:10。
6.如权利要求5所述的半导体结构的制备方法，其特征在于，在形成所述第二侧墙之后，所述第二侧墙和所述第一侧墙分别暴露出相应的所述源区和所述漏区的部分表面，并分别暴露出所述第一控制栅层的顶面以及所述第二控制栅层的顶面，所述制备方法还包括：通过金属层沉积和退火工艺，在所述源区、所述漏区、所述第一控制栅层和所述第二控制栅层的暴露表面上形成金属硅化物。
7.如权利要求6所述的半导体结构的制备方法，其特征在于，在形成所述金属硅化物之后，所述制备方法还包括：
沉积层间介质层于所述存储单元区和所述逻辑电路区上，所述层间介质层将各个所述栅极结构和所述第一侧墙、所述第二侧墙均掩埋在内；
刻蚀所述层间介质层，以形成暴露出所述漏区上方的金属硅化物的接触孔；
形成填充于所述接触孔中的导电插塞。
8.一种基于如权利要求1-7中任一权利要求所述的制备方法形成的半导体结构，其特征在于，包括：
半导体衬底，所述半导体衬底包括逻辑电路区和存储单元区，所述存储单元区和所述逻辑电路区的半导体衬底上分别形成有多个分立的栅极结构；
源区和漏区，分别形成于各个所述栅极结构两侧的半导体衬底中；
第一侧墙，位于所述逻辑电路区中所述栅极结构的侧壁上，所述第一侧墙包括依次覆盖在位于所述逻辑电路区中所述栅极结构的侧壁上的第一侧墙材料层和第二侧墙材料层，所述第一侧墙材料层包括第一氧化硅层、氮化硅层和第二氧化硅层；
第二侧墙，位于所述存储单元区中各个所述栅极结构的两侧的侧壁上，所述第二侧墙包括分别与所述第一侧墙中的第一氧化硅层和氮化硅层一道沉积的第一氧化硅层和氮化硅层。
9.如权利要求8所述的半导体结构，其特征在于，所述存储单元区中相邻两个所述栅极结构共享同一个所述漏区，所述存储单元区中各个所述栅极结构面向所述漏区一侧的侧壁上的第二侧墙的厚度小于所述栅极结构面向所述源区一侧的侧壁上的第二侧墙，且所述存储单元区中各个所述栅极结构面向所述漏区一侧的侧壁上的第二侧墙与所述第一侧墙的厚度之比为1:5～1:10。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011486015.5A CN112614843B (zh) | 2020-12-16 | 2020-12-16 | 半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011486015.5A CN112614843B (zh) | 2020-12-16 | 2020-12-16 | 半导体结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112614843A CN112614843A (zh) | 2021-04-06 |
| CN112614843B true CN112614843B (zh) | 2024-01-26 |
Family
ID=75239528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011486015.5A Active CN112614843B (zh) | 2020-12-16 | 2020-12-16 | 半导体结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112614843B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113013037B (zh) * | 2021-05-26 | 2021-07-30 | 晶芯成(北京)科技有限公司 | 3d半导体器件及其形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6808992B1 (en) * | 2002-05-15 | 2004-10-26 | Spansion Llc | Method and system for tailoring core and periphery cells in a nonvolatile memory |
| TW200926305A (en) * | 2007-12-04 | 2009-06-16 | Winbond Electronics Corp | Method of forming semiconductor structure |
| KR20100007208A (ko) * | 2008-07-11 | 2010-01-22 | 주식회사 하이닉스반도체 | 반도체 장치 제조 방법 |
| CN109461734A (zh) * | 2018-10-19 | 2019-03-12 | 武汉新芯集成电路制造有限公司 | 半导体器件的制造方法以及存储器的制造方法 |
| CN110797342A (zh) * | 2019-10-17 | 2020-02-14 | 上海华力集成电路制造有限公司 | 存储器件的制造方法及该存储器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8890214B2 (en) * | 2011-12-22 | 2014-11-18 | Nan Ya Technology Corporation | Method of manufacturing sidewall spacers on a memory device |
-
2020
- 2020-12-16 CN CN202011486015.5A patent/CN112614843B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6808992B1 (en) * | 2002-05-15 | 2004-10-26 | Spansion Llc | Method and system for tailoring core and periphery cells in a nonvolatile memory |
| TW200926305A (en) * | 2007-12-04 | 2009-06-16 | Winbond Electronics Corp | Method of forming semiconductor structure |
| KR20100007208A (ko) * | 2008-07-11 | 2010-01-22 | 주식회사 하이닉스반도체 | 반도체 장치 제조 방법 |
| CN109461734A (zh) * | 2018-10-19 | 2019-03-12 | 武汉新芯集成电路制造有限公司 | 半导体器件的制造方法以及存储器的制造方法 |
| CN110797342A (zh) * | 2019-10-17 | 2020-02-14 | 上海华力集成电路制造有限公司 | 存储器件的制造方法及该存储器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112614843A (zh) | 2021-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7763928B2 (en) | Multi-time programmable memory | |
| US11056498B2 (en) | Semiconductor device and manufacturing method therefor | |
| CN111987105B (zh) | 一种分栅式存储器的制造方法 | |
| JP2005072578A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH10144886A (ja) | 半導体装置及びその製造方法 | |
| JP5621381B2 (ja) | 半導体装置及びその製造方法 | |
| CN112614843B (zh) | 半导体结构及其制备方法 | |
| JP2000216270A (ja) | 半導体記憶装置の製造方法 | |
| CN112071844B (zh) | 闪存器件的掩膜版及制造方法 | |
| CN113097145A (zh) | 半导体结构的制备方法及半导体结构 | |
| KR100479604B1 (ko) | 반도체 소자의 제조 방법 | |
| CN112310092B (zh) | 半导体结构及其制备方法 | |
| US7041555B2 (en) | Method for manufacturing flash memory device | |
| JP2001085643A (ja) | 半導体装置及びその製造方法 | |
| US20120231599A1 (en) | Method of manufacturing semiconductor devices | |
| KR100602126B1 (ko) | 플래시 메모리 셀 및 그 제조 방법 | |
| CN113471294B (zh) | 半浮栅晶体管的制作方法 | |
| CN112397518B (zh) | 半导体结构及其制备方法 | |
| CN113823566B (zh) | 存储器件的制作方法 | |
| US20240114689A1 (en) | Fabrication method for a three-dimensional memory array of thin-film ferroelectric transistors formed with an oxide semiconductor channel | |
| WO2023206641A1 (zh) | 半导体结构的制作方法及其结构 | |
| KR100600955B1 (ko) | 비휘발성 메모리 소자의 셀 및 그 제조방법 | |
| TWI473252B (zh) | 記憶裝置以及該記憶裝置的製程 | |
| KR100317491B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100641507B1 (ko) | 플래시 메모리의 부유 게이트 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |