TWI473252B - 記憶裝置以及該記憶裝置的製程 - Google Patents
記憶裝置以及該記憶裝置的製程 Download PDFInfo
- Publication number
- TWI473252B TWI473252B TW98105652A TW98105652A TWI473252B TW I473252 B TWI473252 B TW I473252B TW 98105652 A TW98105652 A TW 98105652A TW 98105652 A TW98105652 A TW 98105652A TW I473252 B TWI473252 B TW I473252B
- Authority
- TW
- Taiwan
- Prior art keywords
- data storage
- layer
- memory device
- portions
- structures
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本發明是有關於一種半導體裝置及其製程,且特別是有關於一種資料儲存結構、包括多個浮置閘極的記憶裝置以及記憶裝置的製程。
傳統的非揮發性記憶體(NVM)胞包括堆疊結構,此堆疊結構包括作為資料儲存結構的浮置閘極與配置在浮置閘極上的控制閘極,藉由注射載子至浮置閘極中並由浮置閘極中移除載子而操作非揮發性記憶體胞。
在使用浮置閘極的典型非揮發性記憶體中,記憶胞的浮置閘極是以二維陣列的方式排列,其中在字線的方向上,兩相鄰的浮置閘極之間的間距(gap)通常會相近於微影解析度的極限,以增加各浮置閘極的表面積,進而增加浮置閘極以及與之對應的控制閘極之間的閘極耦合率(GCR)。
然而,當製程線寬(process linewidth)小,上述的間距的深寬比(aspect ratio)會較高,使得控制閘極填入裕度(fill-in window)會較小。此外,由於上述的間距相近於微影解析度的極限,形成浮置閘極的微影重疊裕度(lithographic overlap window)會較小。
本發明提供一種記憶胞的資料儲存結構。
本發明另提供一種記憶裝置的結構,包括多個本發明之資料儲存結構。
本發明又提供一種記憶裝置的製程,此記憶裝置包括多個本發明之資料儲存結構。
本發明提出一種記憶胞的資料儲存結構,包括下部與窄於下部的上部。
本發明另提出一種記憶裝置,包括基底、在基底上之多個本發明之資料儲存結構、在資料儲存結構上的多個控制閘極以及在資料儲存結構與控制閘極之間的介電層。
在本發明之一實施例中,上述之資料儲存結構包括浮置閘極。
在本發明之一實施例中,上述之資料儲存結構用電荷來儲存資料。
在本發明之一實施例中,上述之各資料儲存結構的下部的中心實質上對準於各資料儲存結構的上部的中心。
在本發明之一實施例中,本發明之記憶裝置的基底中更包括隔離結構,隔離結構重疊於各資料儲存結構的下部。
本發明又提出一種記憶裝置的製程,至少包括下列步驟。使資料儲存層的多個部分凹陷,以形成每一資料儲存結構的上部。接著分離資料儲存層的凹陷部分,以形成每一資料儲存結構的下部,其中在各資料儲存結構中,上部窄於下部。
在本發明之一實施例中,分離資料儲存層的凹陷部分的步驟包括:在資料儲存結構的上部的側壁上形成間隙壁,且接著以間隙壁為蝕刻罩幕,蝕刻資料儲存層的所述多個部分。
在本發明之一實施例中,使該資料儲存層的多個部分凹陷的步驟包括:在資料儲存層上形成圖案化的硬罩幕層,其中圖案化的硬罩幕層覆蓋資料儲存結構的上部且暴露資料儲存層的多個部分,以及蝕刻資料儲存層的多個部分。
在本發明之一實施例中,上述之資料儲存層包括導體層。
在本發明之一實施例中,上述之資料儲存結構包括浮置閘極。
在本發明之一實施例中,在使資料儲存層的多個部分凹陷的步驟之前,製程更包括形成隔離結構,其中資料儲存層的多個部分重疊於隔離結構。
由於資料儲存結構(其可藉由本發明之製程形成)具有窄於下部的上部,因此可以縮小兩相鄰的資料儲存結構之間的間距的深寬比,以增加對於間距的控制閘極填入裕度。
此外,在藉由微影定義出資料儲存結構的相對較窄的上部以及資料儲存結構的相對較寬的下部自行對準於上部的實例中,舉例來說,藉由圖案化的硬罩幕層來定義上部且藉由在上部的側壁上的間隙壁來定義下部的實例,形成資料儲存結構的微影重疊裕度得以增加。
再者,資料儲存結構的似階梯外形可以降低兩相鄰的資料儲存結構之間的耦合效應。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
藉由以下實施例與參照圖1至圖6而進一步說明本發明,但並非用以限制本發明之範疇。舉例來說,雖然在本實施例中,資料儲存層與記憶裝置中或本發明的製程中的資料儲存結構分別是以導體層與浮置閘極為例,但資料儲存層並不限制為浮置閘極。此外,除了使用圖案化的硬罩幕層作為定義浮置閘極的上部的蝕刻罩幕外,也可以選擇性地使用具有加強的化學抗性的圖案化的光阻層作為上述的蝕刻罩幕。
請參照圖1,提供基底100,其可以是淡摻雜的單晶矽基底。接著在基底中形成隔離結構110,隔離結構110可以是淺溝渠隔離結構(STI)且包括氧化矽。
而後,在基底上依序形成穿隧層120、作為本發明之一種資料儲存層的導體層130以及硬罩幕層140。穿隧層120可以包括氧化矽,且其厚度可以為60-120埃。導體層130可以包括摻雜多晶矽,且其厚度可以為500-2000埃。硬罩幕層140可以包括氮化矽,且根據導體層130的厚度與而後對導體層130所進行的蝕刻製程的製程參數,硬罩幕層140的厚度可以為1000-2000埃。
請參照圖2,接著例如是(通常)藉由微影製程與接續的蝕刻製程來圖案化硬罩幕層140,以形成圖案化的硬罩幕層140a,圖案化的硬罩幕層140a暴露出導體層130中用以形成浮置閘極的下部的部分130a且覆蓋導體層130中用以形成浮置閘極的相對較窄的上部的部分。值得注意的是,浮置閘極是一種本發明的資料儲存結構。
接著,以圖案化的硬罩幕層140a為罩幕,藉由蝕刻製程使導體層130的暴露部分130a凹陷,以形成浮置閘極的上部130b。在蝕刻製程中,會損耗一定比例的圖案化的硬罩幕層140a。
請參照圖3,在圖案化的硬罩幕層140a的側壁上與浮置閘極的上部130b的側壁上形成多個間隙壁150,且間隙壁150在導體層130的凹陷部分130a上。間隙壁150的材料可以是氮化矽。
間隙壁150的形成方法可以是先在基底100上沉積實質上共形的間隙壁材料層且接著非等向性地蝕刻間隙壁材料層。值得注意的是,各浮置閘極的相對較寬的下部的寬度與在字線方向上之兩相鄰浮置閘極之間的間距都由間隙壁150的寬度決定,也就是由間矽壁材料層的厚度決定。
請參照圖4,以圖案化的硬罩幕層140a與間矽壁150為蝕刻罩幕,藉由另一蝕刻製程蝕刻並分離導體層130的凹陷部分130a,以形成浮置閘極130d的下部130c。此蝕刻製程的製程參數可以相同於先前用以形成浮置閘極130d的上部130b的蝕刻製程。
由於浮置閘極130d的上部130b的側壁上的間隙壁150使得浮置閘極130d的下部130c自行對準於浮置閘極130d的上部130b,因此浮置閘極130d的下部130c的中心實質上對準於浮置閘極130d的上部130b的中心。此外,浮置閘極130d的下部130c重疊於隔離結構110。當導體層130包括多晶矽,由導體層130所定義的各浮置閘極130d的下部130c與上部130b都包括多晶矽。
請參照圖5,接著移除圖案化的硬罩幕層140a與間隙壁150,當上述兩者包括氮化矽時,可以使用熱磷酸來進行此步驟。
請參照圖6,形成諸如氧化矽/氮化矽/氧化矽(ONO)複合層的介電層160,以覆蓋浮置閘極130d。而後,在浮置閘極130d上的介電層160上形成多個控制閘極170。在本實施例中,控制閘極170同時也作為記憶裝置的字線。控制閘極170的材料可以是摻雜多晶矽。
而後,有可能以任何合適且本領域所周知的製程來形成源極線、埋入式汲極區以及位元線,以完成記憶裝置的製作。由於於本領域具有通常知識者皆熟知這些製程,故於此不贅述。
由於本實施例中所形成的浮置閘極130d具有窄於下部130c的上部130b,因此可以縮小介於兩相鄰的浮置閘極130d之間的間距的深寬比,以增加對於間距的控制閘極填入裕度。
此外,由於藉由微影(圖案化的硬罩幕層140a)來定義浮置閘極130d的相對較窄的上部130b,且浮置閘極130d的相對較寬的下部130c由於間矽壁150而自行對準於浮置閘極130d的上部130b,故形成浮置閘極的微影重疊裕度得以增加。
再者,浮置閘極130d的似階梯外形可以降低兩相鄰浮置閘極130d之間的耦合效應。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基底
110‧‧‧隔離結構
120‧‧‧穿隧層
130‧‧‧導體層
130a‧‧‧部分
130b‧‧‧浮置閘極的上部
130c‧‧‧浮置閘極的下部
130d‧‧‧浮置閘極
140‧‧‧硬罩幕層
140a‧‧‧圖案化的硬罩幕層
150‧‧‧間隙壁
160‧‧‧介電層
170‧‧‧控制閘極
圖1至圖6是依照本發明之一實施例的一種記憶裝置的製程的流程剖面示意圖,其中圖6亦繪示根據此實施例的資料儲存結構與記憶裝置。
100‧‧‧基底
110‧‧‧隔離結構
120‧‧‧穿隧層
130b‧‧‧浮置閘極的上部
130c‧‧‧浮置閘極的下部
130d‧‧‧浮置閘極
160‧‧‧介電層
170‧‧‧控制閘極
Claims (15)
- 一種記憶裝置,包括:一基底;多個資料儲存結構,配置於該基底上,各該些資料儲存結構為一浮置閘極,且包括一下部與一窄於該下部的上部,其中該浮置閘極的厚度為500-2000埃;多個控制閘極,配置於該些資料儲存結構上;一介電層,配置於該些資料儲存結構與該些控制閘極之間;一淺溝渠隔離結構,配置於該基底中,且重疊於各該些資料儲存結構;以及一穿隧層,設置於該基底與該些資料儲存結構之間,其中該穿隧層的厚度為60-120埃,其中各該資料儲存結構的表面在對應兩個該淺溝渠隔離結構之間的該基底表面上具有凹陷。
- 如申請專利範圍第1項所述之記憶裝置,其中在各該些資料儲存結構中,該下部的中心實質上對準於該上部的中心。
- 如申請專利範圍第1項所述之記憶裝置,其中該些資料儲存結構用電荷儲存資料。
- 如申請專利範圍第1項所述之記憶裝置,在該基底中更包括一重疊於各該些資料儲存結構的隔離結構。
- 如申請專利範圍第1項所述之記憶裝置,其中該些資料儲存結構與該些控制閘極包括多晶矽。
- 一種記憶裝置的製程,包括: 於一基底中形成一淺溝渠隔離結構;藉由一圖案化的硬罩幕層使一資料儲存層的多個部分凹陷,以形成多個資料儲存結構的上部,其中該圖案化的硬罩幕層直接與該資料儲存層接觸,且該圖案化的硬罩幕層的厚度為1000-2000埃;以及藉由形成於該些上部的側壁上的多個間隙壁分離該資料儲存層的該些凹陷部分,以形成各該些資料儲存結構的下部,其中在各該些資料儲存結構中,該上部窄於該下部,其中該資料儲存層的該些凹陷部分重疊於該淺溝渠隔離結構,且該些間隙壁的材料與該圖案化的硬罩幕層的材料相同,其中該資料儲存結構的表面在對應兩個該淺溝渠隔離結構之間的該基底表面上具有該些凹陷部分。
- 如申請專利範圍第6項所述之記憶裝置的製程,其中分離該資料儲存層的該些凹陷部分的步驟包括:在該些資料儲存結構的該些上部的側壁上形成該些間隙壁;以及以該些間隙壁為蝕刻罩幕,蝕刻該資料儲存層的該些凹陷部分。
- 如申請專利範圍第6項所述之記憶裝置的製程,其中使該資料儲存層的該些部分凹陷的步驟包括:在該資料儲存層上形成該圖案化的硬罩幕層,其中該圖案化的硬罩幕層覆蓋該些資料儲存結構的該些上部且暴露該資料儲存層的該些部分;以及蝕刻該資料儲存層的該些部分。
- 如申請專利範圍第8項所述之記憶裝置的製程,其 中分離該資料儲存層的該些凹陷部分的步驟包括:在該圖案化的硬罩幕層的側壁與該些資料儲存結構的該些上部的側壁上形成該些間隙壁;以及以該圖案化的硬罩幕層與該些間隙壁為蝕刻罩幕,蝕刻該資料儲存層的該些凹陷部分。
- 如申請專利範圍第6項所述之記憶裝置的製程,其中該資料儲存層包括一導體層。
- 如申請專利範圍第6項所述之記憶裝置的製程,其中各該些資料儲存結構包括一浮置閘極。
- 如申請專利範圍第6項所述之記憶裝置的製程,更包括在使該資料儲存層的該些部分凹陷的步驟之前形成該淺溝渠隔離結構。
- 如申請專利範圍第6項所述之記憶裝置的製程,更包括在使該資料儲存層的該些部分凹陷的步驟之前在該記憶裝置的一基底上依序形成一穿隧層與該資料儲存層。
- 如申請專利範圍第13項所述之記憶裝置的製程,更包括在形成該穿隧層與該資料儲存層之前在該基底上形成該淺溝渠隔離結構。
- 如申請專利範圍第6項所述之記憶裝置的製程,更包括在形成該些資料儲存結構的該些下部之後:形成一介電層,以覆蓋該些資料儲存結構;以及在該些資料儲存結構上的該介電層上形成多個控制閘極。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98105652A TWI473252B (zh) | 2009-02-23 | 2009-02-23 | 記憶裝置以及該記憶裝置的製程 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98105652A TWI473252B (zh) | 2009-02-23 | 2009-02-23 | 記憶裝置以及該記憶裝置的製程 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201032325A TW201032325A (en) | 2010-09-01 |
TWI473252B true TWI473252B (zh) | 2015-02-11 |
Family
ID=44854853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98105652A TWI473252B (zh) | 2009-02-23 | 2009-02-23 | 記憶裝置以及該記憶裝置的製程 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI473252B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI622133B (zh) * | 2017-05-17 | 2018-04-21 | Powerchip Technology Corporation | 記憶體結構及其製作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW530379B (en) * | 2002-02-01 | 2003-05-01 | Taiwan Semiconductor Mfg | Poly-silicon spacer manufacturing method of split gate flash memory cell |
US6583008B2 (en) * | 1999-12-13 | 2003-06-24 | Samsung Electronics Co., Ltd. | Nonvolatile semiconductor memory device and manufacturing method thereof |
-
2009
- 2009-02-23 TW TW98105652A patent/TWI473252B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6583008B2 (en) * | 1999-12-13 | 2003-06-24 | Samsung Electronics Co., Ltd. | Nonvolatile semiconductor memory device and manufacturing method thereof |
TW530379B (en) * | 2002-02-01 | 2003-05-01 | Taiwan Semiconductor Mfg | Poly-silicon spacer manufacturing method of split gate flash memory cell |
Also Published As
Publication number | Publication date |
---|---|
TW201032325A (en) | 2010-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5441090B2 (ja) | 半導体装置及びその形成方法 | |
US7598564B2 (en) | Non-volatile memory devices and methods of forming non-volatile memory devices | |
US8338250B2 (en) | Process for fabricating memory device | |
US20100096693A1 (en) | Semiconductor device with vertical gate and method for fabricating the same | |
US8741754B2 (en) | Fabricating method of non-volatile memory | |
US10083978B2 (en) | Semiconductor device and method of manufacturing the same | |
US7595239B2 (en) | Method of fabricating flash memory device | |
US8936983B2 (en) | Method of fabricating a semiconductor memory device | |
CN111244104A (zh) | Sonos存储器及其制作方法 | |
TWI473252B (zh) | 記憶裝置以及該記憶裝置的製程 | |
TWI571975B (zh) | 半導體元件及其製造方法 | |
JP3764177B2 (ja) | 半導体記憶装置およびその製造方法 | |
US20070051971A1 (en) | Method for protecting the gate of a transistor and corresponding integrated circuit | |
US20050156225A1 (en) | Methods of fabricating semiconductor devices with scalable two transistor memory cells | |
US8963220B2 (en) | Shallow trench isolation for a memory | |
TWI469269B (zh) | 嵌入式快閃記憶體之字元線的製造方法 | |
JP2002299479A (ja) | フラッシュe2promセルの活性領域に自己整合型フローティングゲートポリーを形成する方法 | |
JP3588449B2 (ja) | 半導体記憶装置およびその製造方法 | |
TWI539581B (zh) | 半導體裝置及其製作方法 | |
JP4284311B2 (ja) | 半導体記憶装置の製造方法 | |
US9431406B1 (en) | Semiconductor device and method of forming the same | |
KR100641507B1 (ko) | 플래시 메모리의 부유 게이트 형성 방법 | |
TWI517302B (zh) | 半導體裝置的製作方法 | |
TWI565006B (zh) | 記憶元件的製造方法 | |
US9269583B1 (en) | Method for fabricating memory device |