CN113394222A - 闪存的制备方法 - Google Patents
闪存的制备方法 Download PDFInfo
- Publication number
- CN113394222A CN113394222A CN202110680103.7A CN202110680103A CN113394222A CN 113394222 A CN113394222 A CN 113394222A CN 202110680103 A CN202110680103 A CN 202110680103A CN 113394222 A CN113394222 A CN 113394222A
- Authority
- CN
- China
- Prior art keywords
- layer
- opening
- side wall
- substrate
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 42
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 239000010410 layer Substances 0.000 claims abstract description 255
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 239000011241 protective layer Substances 0.000 claims abstract description 63
- 238000005530 etching Methods 0.000 claims abstract description 40
- 239000000463 material Substances 0.000 claims abstract description 38
- 238000003860 storage Methods 0.000 claims abstract description 36
- 239000002131 composite material Substances 0.000 claims abstract description 33
- 239000007772 electrode material Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 34
- 238000001039 wet etching Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 229910017604 nitric acid Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种闪存的制备方法，包括：提供基底，所述基底包括存储区和逻辑区，在所述基底上依次形成栅极材料复合层及介质层；刻蚀所述介质层及所述栅极材料复合层以在所述存储区中形成第一开口；在所述第一开口的侧壁上依次形成保护层及侧墙；在所述第一开口中填充字线栅层；去除所述逻辑区的基底上的介质层及栅极材料复合层，并在所述逻辑区的基底上形成逻辑栅层；去除剩余的所述介质层，并在所述存储区和所述逻辑区上顺形地形成图形化的硬质掩膜层，以所述图形化的硬质掩膜层为掩膜刻蚀所述逻辑栅层以形成逻辑栅；以及，刻蚀去除所述图形化的硬质掩膜层；本发明提高了闪存的电性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种闪存的制备方法。
背景技术
闪存以其便捷，存储密度高，可靠性好等优点成为非易失性存储器中研究的热点，并且闪存被广泛用于手机、笔记本、掌上电脑和U盘等移动和通讯设备中。闪存作为一种非易失性存储器，其工作原理是通过改变晶体管或存贮单元的临界电压来控制栅极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存作为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。闪存具有浮栅和控制栅，浮栅和控制栅的宽度影响着闪存的擦除和读写能力，而浮栅和控制栅的宽度可能受制备工艺的影响，导致浮栅和控制栅的宽度缩短，最终影响闪存的电性能。
发明内容
本发明的目的在于提供一种闪存的制备方法，以提高闪存的电性能。
为了达到上述目的，本发明提供了一种闪存的制备方法，包括：
提供基底，所述基底包括存储区和逻辑区，在所述基底上依次形成栅极材料复合层及介质层；
刻蚀所述介质层及所述栅极材料复合层以在所述存储区中形成第一开口，且所述第一开口露出所述基底的表面；
在所述第一开口的侧壁上依次形成保护层及侧墙，其中，所述保护层覆盖所述第一开口的部分侧壁，所述侧墙覆盖所述保护层及所述第一开口的剩余侧壁，所述保护层的致密度大于所述侧墙的致密度；
在所述第一开口中填充字线栅层；
去除所述逻辑区的基底上的介质层及栅极材料复合层，并在所述逻辑区的基底上形成逻辑栅层；
去除剩余的所述介质层，并在所述存储区和所述逻辑区上顺形地形成图形化的硬质掩膜层，以所述图形化的硬质掩膜层为掩膜刻蚀所述逻辑栅层以形成逻辑栅；以及，
刻蚀去除所述图形化的硬质掩膜层。
可选的，所述保护层的厚度为
可选的，采用湿法刻蚀去除所述图形化的硬质掩膜层。
可选的，所述湿法刻蚀的刻蚀剂为氢氟酸、磷酸或硝酸中的一种或多种。
可选的，去除剩余的所述介质层之后形成第二开口，在刻蚀去除所述图形化的硬质掩膜层之后，还包括：
沿所述第二开口刻蚀所述栅极材料复合层，所述第二开口向下延伸至所述基底的表面，所述第二开口分隔出若干栅极结构。
可选的，刻蚀去除所述图形化的硬质掩膜层时，还横向刻蚀所述保护层，使得所述保护层的至少部分厚度被去除。
可选的，所述栅极材料复合层包括由下至上依次堆叠的浮栅层、ONO结构层及控制栅层，形成所述第一开口及形成所述保护层和所述侧墙的步骤同步进行。
可选的，同步的步骤包括：
刻蚀所述介质层以形成第一子开口，且所述第一子开口露出所述控制栅层的表面；
在所述第一子开口的侧壁上依次形成所述保护层和第一侧墙；
以所述第一侧墙为掩膜刻蚀所述控制栅层及所述ONO结构层以形成第二子开口，且所述第二子开口露出所述浮栅层的表面；
在所述第二子开口的侧壁上形成第二侧墙，且所述第二侧墙覆盖所述第一侧墙的至少部分表面；
以所述第二侧墙为掩膜刻蚀所述浮栅层以形成第三子开口，且所述第三子开口露出所述基底的表面，所述第一子开口、所述第二子开口及所述第三子开口联通并构成所述第一开口；
在所述第三子开口的内壁上形成第三侧墙，且所述第三侧墙覆盖所述第二侧墙的至少部分表面，所述第一侧墙、所述第二侧墙及所述第三侧墙构成所述侧墙。
可选的，所述保护层和所述侧墙的材料相同。
可选的，采用化学气相沉积工艺形成所述侧墙，采用高温氧化工艺形成所述保护层。
在本发明提供的一种闪存的制备方法中，提供基底，基底包括存储区和逻辑区，在基底上依次形成栅极材料复合层及介质层；刻蚀介质层及栅极材料复合层以在存储区中形成第一开口，且第一开口露出基底的表面；然后在第一开口的侧壁上依次形成保护层及侧墙，其中，保护层覆盖第一开口的部分侧壁，侧墙覆盖保护层及第一开口的剩余侧壁，保护层的致密度大于侧墙的致密度；进而，在第一开口中填充字线栅层；去除逻辑区的基底上的介质层及栅极材料复合层，并在逻辑区的基底上形成逻辑栅层；去除剩余的介质层，并在存储区和逻辑区上顺形地形成图形化的硬质掩膜层，以图形化的硬质掩膜层为掩膜刻蚀逻辑栅层以形成逻辑栅；以及，刻蚀去除图形化的硬质掩膜层。本发明中由于保护层保护第一侧墙，且保护层的致密度大于侧墙的致密度，在刻蚀去除图形化的硬质掩膜层时，使第一侧墙不会被刻蚀，因此第一侧墙的宽度不会被缩短，又由于第一侧墙的宽度影响着闪存的关键尺寸，而闪存的关键尺寸决定了闪存的擦除和读写性能，因此保证第一侧墙的宽度，能够提高闪存的电性能。
附图说明
图1为本发明一实施例提供的闪存的制备方法的流程图；
图2A～2P为本发明一实施例提供的闪存的制备方法相应步骤的剖面示意图；
其中，附图标记为：
10-基底；10A-存储区；10B-逻辑区；20-栅极材料复合层；21-第一氧化层；22-浮栅层；23-ONO结构层；24-控制栅层；30-介质层；41-第一子开口；42-第二子开口；43-第三子开口；50-保护层；61-第一侧墙；62-第二侧墙；63-第三侧墙；70-字线栅层；81-第一掩膜层；82-第二掩膜层；91-第一图形化的光刻胶层；92-第二图形化的光刻胶层；211-第二氧化层；212-逻辑栅层；110-第二开口；120-图形化的硬质掩膜层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本实施例提供的闪存的制备方法的流程图。本实施例提供了一种闪存的制备方法，以提高闪存的电性能。请参考图1，闪存的制备方法包括：
步骤S1：提供基底，基底包括存储区和逻辑区，在基底上依次形成栅极材料复合层及介质层；
步骤S2：刻蚀介质层及栅极材料复合层以在存储区中形成第一开口，且第一开口露出基底的表面；
步骤S3：在第一开口的侧壁上依次形成保护层及侧墙，其中，保护层覆盖第一开口的部分侧壁，侧墙覆盖保护层及第一开口的剩余侧壁，保护层的致密度大于侧墙的致密度；
步骤S4：在第一开口中填充字线栅层；
步骤S5：去除逻辑区的基底上的介质层及栅极材料复合层，并在逻辑区的基底上形成逻辑栅层；
步骤S6：去除剩余的介质层，并在存储区和逻辑区上顺形地形成图形化的硬质掩膜层，以图形化的硬质掩膜层为掩膜刻蚀逻辑栅层以形成逻辑栅；
步骤S7：刻蚀去除图形化的硬质掩膜层。
图2A～2P为本实施例提供的闪存的制备方法相应步骤的剖面示意图，下面结合图2A～2P对本实施例提供的闪存的制备方法进行详细的说明。
请参考图2A，执行步骤S1：提供基底10，基底10包括存储区10A和逻辑区10B，在基底10上依次形成栅极材料复合层20及介质层30。
具体的，基底10包括存储区10A和逻辑区10B，后续工艺在存储区10A制造闪存的存储单元结构，在逻辑区10B制造闪存的逻辑单元结构，基底10的材质包括硅、锗、镓、氮或碳中的一种或多种。在基底10上依次形成第一氧化层21、栅极材料复合层20及介质层30，栅极材料复合层20包括由下至上依次堆叠的浮栅层22、ONO结构层23及控制栅层24，浮栅层22覆盖第一氧化层21的表面，介质层30覆盖控制栅层24的表面。在本实施例中，第一氧化层21的材质可为氧化硅，浮栅层22及控制栅层24的材质为多晶硅，ONO结构层23为氧化硅、氮化硅及氧化硅构成的叠层，介质层30的材质可为氮化硅，但不限于上述的材质，具体示实际情况而定。
请参考图2E，执行步骤S2：刻蚀介质层30及栅极材料复合层20以在存储区10A中形成第一开口，且第一开口露出基底10的表面。
具体的，刻蚀介质层30及栅极材料层以在存储区10A中形成第一开口(图中未标示)，第一子开口41、第二子开口42及第三子开口43联通构成第一开口。
请参考图2B～图2E，执行步骤S3：在第一开口的侧壁上依次形成保护层50及侧墙(图中未标示)，其中，保护层50覆盖第一开口的部分侧壁，侧墙覆盖保护层50及第一开口的剩余侧壁，保护层50的致密度大于侧墙的致密度。
具体的，形成第一开口及形成保护层50及侧墙的步骤同步进行。同步的步骤包括：
请参考图2B，首先，刻蚀介质层30以形成第一子开口41，且第一子开口41露出控制栅层24的表面。
请参考图2C，其次，在第一子开口41的侧壁上依次形成保护层50和第一侧墙61，即保护层50覆盖第一子开口41的侧壁，第一侧墙61覆盖保护层50。在本实施例中，保护层50和侧墙的材料可相同，具体是保护层50和第一侧墙61的材料相同，并且采用不同的工艺形成保护层50和第一侧墙61，导致保护层50和第一侧墙61的致密度不同，使保护层50的致密度大于第一侧墙61的致密度。在进行湿法刻蚀时，保护层50的刻蚀速率会低于第一侧墙61的刻蚀速率，因此保护层50能够保护第一侧墙61在后续刻蚀工艺中不被刻蚀。在本实施例中，保护层50的厚度为
但不限于此厚度范围，具体厚度示实际情况而定。在本实施例中，采用化学气相沉积工艺形成第一侧墙61，采用高温氧化工艺形成保护层50，但不限于上述的两种工艺方式，也可采用其它工艺方式形成保护层50和第一侧墙61。
请参考图2D，然后，以第一侧墙61为掩膜刻蚀控制栅层24及ONO结构层23以形成第二子开口42，且第二子开口42露出浮栅层22的表面。
进而，在第二子开口42的侧壁上形成第二侧墙62，且第二侧墙62覆盖第一侧墙61的至少部分表面。
请参考图2E，以第二侧墙62为掩膜刻蚀浮栅层22及第一氧化层21以形成第三子开口43，且第三子开口43露出基底10的表面，第一子开口41、第二子开口42及第三子开口43联通以构成第一开口，第一开口露出基底10的表面。
进而，在第三子开口43的内壁上形成第三侧墙63，第三侧墙63覆盖基底10显露的表面，且第三侧墙63覆盖第二侧墙62的至少部分表面，第一侧墙61、第二侧墙62及第三侧墙63构成侧墙，第一侧墙61、第二侧墙62及第三侧墙63的材质可相同，且采用化学气相沉积工艺形成第一侧墙61、第二侧墙62及第三侧墙63。
在本实施例中，以第二侧墙62为掩膜刻蚀浮栅层22时，同步将第一氧化层21刻蚀以露出基底10的表面，也可以是以第二侧墙62为掩膜刻蚀浮栅层22以形成第三子开口43，且第三子开口43露出第一氧化层21的表面，在后续形成第三侧墙63时，在第三子开口43的侧壁上形成第三侧墙63，第三侧墙63不覆盖第一氧化层21显露的表面。
请参考图2F，步骤S4：在第一开口中填充字线栅层70。
具体的，在第一子开口41、第二子开口42及第三子开口43中填充字线栅层70，字线栅层70的材质为多晶硅；还可以在填充字线栅层70后，在基底10的存储区10A上的字线栅层70和介质层30的表面上形成第一掩膜层81，以保护字线栅层70不受后续工艺的影响，第一掩膜层81的材质可为氮化硅或氧化硅等。
请参考图2G及图2H，步骤S5：去除逻辑区10B的基底10上的介质层30及栅极材料复合层20，并在逻辑区10B的基底10上形成逻辑栅层212。
具体的，由于逻辑区10B的基底10上会同步形成栅极材料复合层20和介质层30，在第一开口中填充字线栅层70后，需要去除逻辑区10B的基底10上的栅极材料复合层20和介质层30。具体是在存储区10A上形成第一图形化的光刻胶层91，第一图形化的光刻胶层91暴露出逻辑区10B，然后刻蚀去除逻辑区10B的基底10上的栅极材料复合层20和介质层30，以显露出基底10的表面。在刻蚀去除逻辑区10B的基底10上的栅极材料复合层20和介质层30之后，第一图形化的光刻胶层91被同步刻蚀去除。
请参考图2I，进一步地，在逻辑区10B的基底10上依次形成第二氧化层211、逻辑栅层212及第二掩膜层82，第二氧化层211避免逻辑栅层212直接与基底10接触，第二掩膜层82保护逻辑栅层212不受后续刻蚀工艺的影响，第二掩膜层82的材质可为氮化硅或氧化硅等。
请参考图2J及图2K，进一步地，由于在形成第二氧化层211、逻辑栅层212及第二掩膜层82时，第二氧化层211、逻辑栅层212及第二掩膜层82会同步覆盖于存储区10A上，因此需要去除存储区10A上的第二氧化层211、逻辑栅层212及第二掩膜层82。具体是在逻辑区10B上形成第二图形化的光刻胶层92，第二图形化的光刻胶层92显露出存储区10A，第二图形化的光刻胶层92保护基底10的逻辑区10B，然后刻蚀去除存储区10A上的第二氧化层211、逻辑栅层212及第二掩膜层82；在存储区10A上的第二氧化层211、逻辑栅层212及第二掩膜层82去除之后，第二图形化的光刻胶层92被刻蚀完全去除或剩余部分厚度。
请参考图2L～图2N，步骤S6：去除剩余的介质层30，并在存储区10A和逻辑区10B上顺形地形成图形化的硬质掩膜层120，以图形化的硬质掩膜层120为掩膜刻蚀逻辑栅层212以形成逻辑栅。
具体的，刻蚀去除存储区10A上剩余的介质层30和第一掩膜层81后在存储区10A形成第二开口110，基底10的逻辑区10B上剩余的第二图形化的光刻胶层92及第二掩膜层82同步刻蚀去除，且显露出逻辑栅层212及控制栅层24的表面。在本实施例中，此步刻蚀采用的是湿法刻蚀，由于逻辑栅层212、控制栅层24及字线栅层70与介质层30、第一掩膜层81及第二掩膜层82的材质不同，选用合适的刻蚀剂，减轻对逻辑栅层212、控制栅层24及字线栅层70的影响。
在存储区10A和逻辑区10B上形成硬质掩膜层，对硬质掩膜层进行图形化以形成图形化的硬质掩膜层120，以图形化的硬质掩膜层120为掩膜刻蚀逻辑栅层212以形成逻辑栅。在刻蚀逻辑栅层212完毕后，图形化的硬质掩膜层120被减薄，剩余部分厚度的图形化的硬质掩膜层120。
请参考图2O，步骤S7：刻蚀去除图形化的硬质掩膜层120。
具体的，采用湿法刻蚀去除图形化的硬质掩膜层120，在刻蚀去除图形化的硬质掩膜层120时，还横向刻蚀保护层50，使得保护层50的至少部分厚度被去除。在本实施例中，湿法刻蚀的刻蚀剂为氢氟酸、磷酸或硝酸中的一种或多种。由于在前道工艺中形成有保护层50，且保护层50的致密度大于侧墙的致密度，在刻蚀去除图形化的硬质掩膜层120时，保护层50保护第一侧墙61，使第一侧墙61不会被刻蚀，因此第一侧墙61的宽度不会被缩短；若第一侧墙61被刻蚀，第一侧墙61的宽度会缩短，而第一侧墙61的宽度被缩短会导致后续浮栅层22和控制栅层24刻蚀后的宽度缩短，而浮栅层22和控制栅层24刻蚀后的宽度缩短会影响闪存的擦除性能和读写性能，导致闪存的电性能降低。因此在前道工艺中形成了保护层50，保护层50能够保护第一侧墙61，在进行湿法刻蚀时，由于保护层50和第一侧墙61的刻蚀速率不同，保护层50的刻蚀速率低，湿法刻蚀会先缓慢刻蚀保护层50，避免第一侧墙61被刻蚀，从而保证了第一侧墙61的宽度不会被缩短。
请参考图2P，进一步地，沿第二开口110刻蚀栅极材料复合层20及第一氧化层21，第二开口110向下延伸至基底10的表面，第二开口110分隔出若干栅极结构。由于第一侧墙61的宽度不会被缩短，在浮栅层22及控制栅层24刻蚀后，浮栅层22及控制栅层24的宽度也不会被缩短，因此提高了闪存的擦除性能和读写性能，即提高了闪存的电性能。
综上，在本发明提供的一种闪存的制备方法中，提供基底，基底包括存储区和逻辑区，在基底上依次形成栅极材料复合层及介质层；刻蚀介质层及栅极材料复合层以在存储区中形成第一开口，且第一开口露出基底的表面；然后在第一开口的侧壁上依次形成保护层及侧墙，其中，保护层覆盖第一开口的部分侧壁，侧墙覆盖保护层及第一开口的剩余侧壁，保护层的致密度大于侧墙的致密度；进而，在第一开口中填充字线栅层；去除逻辑区的基底上的介质层及栅极材料复合层，并在逻辑区的基底上形成逻辑栅层；去除剩余的介质层，并在存储区和逻辑区上顺形地形成图形化的硬质掩膜层，以图形化的硬质掩膜层为掩膜刻蚀逻辑栅层以形成逻辑栅；以及，刻蚀去除图形化的硬质掩膜层。本发明中由于保护层保护第一侧墙，且保护层的致密度大于侧墙的致密度，在刻蚀去除图形化的硬质掩膜层时，使第一侧墙不会被刻蚀，因此第一侧墙的宽度不会被缩短，又由于第一侧墙的宽度影响着闪存的关键尺寸，而闪存的关键尺寸决定了闪存的擦除和读写性能，因此保证第一侧墙的宽度，能够提高闪存的电性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种闪存的制备方法，其特征在于，包括：
提供基底，所述基底包括存储区和逻辑区，在所述基底上依次形成栅极材料复合层及介质层；
刻蚀所述介质层及所述栅极材料复合层以在所述存储区中形成第一开口，且所述第一开口露出所述基底的表面；
在所述第一开口的侧壁上依次形成保护层及侧墙，其中，所述保护层覆盖所述第一开口的部分侧壁，所述侧墙覆盖所述保护层及所述第一开口的剩余侧壁，所述保护层的致密度大于所述侧墙的致密度；
在所述第一开口中填充字线栅层；
去除所述逻辑区的基底上的介质层及栅极材料复合层，并在所述逻辑区的基底上形成逻辑栅层；
去除剩余的所述介质层，并在所述存储区和所述逻辑区上顺形地形成图形化的硬质掩膜层，以所述图形化的硬质掩膜层为掩膜刻蚀所述逻辑栅层以形成逻辑栅；以及，
刻蚀去除所述图形化的硬质掩膜层。
2.如权利要求1所述的闪存的制备方法，其特征在于，所述保护层的厚度为
3.如权利要求1所述的闪存的制备方法，其特征在于，采用湿法刻蚀去除所述图形化的硬质掩膜层。
4.如权利要求3所述的闪存的制备方法，其特征在于，所述湿法刻蚀的刻蚀剂为氢氟酸、磷酸或硝酸中的一种或多种。
5.如权利要求1所述的闪存的制备方法，其特征在于，去除剩余的所述介质层之后形成第二开口，在刻蚀去除所述图形化的硬质掩膜层之后，还包括：
沿所述第二开口刻蚀所述栅极材料复合层，所述第二开口向下延伸至所述基底的表面，所述第二开口分隔出若干栅极结构。
6.如权利要求1所述的闪存的制备方法，其特征在于，刻蚀去除所述图形化的硬质掩膜层时，还横向刻蚀所述保护层，使得所述保护层的至少部分厚度被去除。
7.如权利要求1所述的闪存的制备方法，其特征在于，所述栅极材料复合层包括由下至上依次堆叠的浮栅层、ONO结构层及控制栅层，形成所述第一开口及形成所述保护层和所述侧墙的步骤同步进行。
8.如权利要求7所述的闪存的制备方法，其特征在于，同步的步骤包括：
刻蚀所述介质层以形成第一子开口，且所述第一子开口露出所述控制栅层的表面；
在所述第一子开口的侧壁上依次形成所述保护层和第一侧墙；
以所述第一侧墙为掩膜刻蚀所述控制栅层及所述ONO结构层以形成第二子开口，且所述第二子开口露出所述浮栅层的表面；
在所述第二子开口的侧壁上形成第二侧墙，且所述第二侧墙覆盖所述第一侧墙的至少部分表面；
以所述第二侧墙为掩膜刻蚀所述浮栅层以形成第三子开口，且所述第三子开口露出所述基底的表面，所述第一子开口、所述第二子开口及所述第三子开口联通并构成所述第一开口；
在所述第三子开口的内壁上形成第三侧墙，且所述第三侧墙覆盖所述第二侧墙的至少部分表面，所述第一侧墙、所述第二侧墙及所述第三侧墙构成所述侧墙。
9.如权利要求1所述的闪存的制备方法，其特征在于，所述保护层和所述侧墙的材料相同。
10.如权利要求1或9所述的闪存的制备方法，其特征在于，采用化学气相沉积工艺形成所述侧墙，采用高温氧化工艺形成所述保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110680103.7A CN113394222B (zh) | 2021-06-18 | 闪存的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110680103.7A CN113394222B (zh) | 2021-06-18 | 闪存的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113394222A true CN113394222A (zh) | 2021-09-14 |
| CN113394222B CN113394222B (zh) | 2024-05-24 |
Family
ID=
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023165202A1 (zh) * | 2022-03-04 | 2023-09-07 | 浙江驰拓科技有限公司 | 一种存储器及其制作方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102544017A (zh) * | 2010-12-13 | 2012-07-04 | 三星电子株式会社 | 非易失性存储器及其制造方法 |
| CN103426826A (zh) * | 2013-08-22 | 2013-12-04 | 上海宏力半导体制造有限公司 | 闪存单元及其形成方法 |
| CN107180760A (zh) * | 2016-03-09 | 2017-09-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110429035A (zh) * | 2019-09-06 | 2019-11-08 | 上海华虹宏力半导体制造有限公司 | 闪存及闪存的制造方法 |
| CN111293120A (zh) * | 2020-04-01 | 2020-06-16 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器及其制备方法 |
| CN111326416A (zh) * | 2020-04-01 | 2020-06-23 | 上海华虹宏力半导体制造有限公司 | 刻蚀方法 |
| CN111987105A (zh) * | 2020-09-29 | 2020-11-24 | 上海华虹宏力半导体制造有限公司 | 一种分栅式存储器的制造方法 |
| CN112151380A (zh) * | 2019-06-28 | 2020-12-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112382635A (zh) * | 2020-11-12 | 2021-02-19 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
| CN112750787A (zh) * | 2021-01-22 | 2021-05-04 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器的制备方法 |
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102544017A (zh) * | 2010-12-13 | 2012-07-04 | 三星电子株式会社 | 非易失性存储器及其制造方法 |
| CN103426826A (zh) * | 2013-08-22 | 2013-12-04 | 上海宏力半导体制造有限公司 | 闪存单元及其形成方法 |
| CN107180760A (zh) * | 2016-03-09 | 2017-09-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112151380A (zh) * | 2019-06-28 | 2020-12-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110429035A (zh) * | 2019-09-06 | 2019-11-08 | 上海华虹宏力半导体制造有限公司 | 闪存及闪存的制造方法 |
| CN111293120A (zh) * | 2020-04-01 | 2020-06-16 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器及其制备方法 |
| CN111326416A (zh) * | 2020-04-01 | 2020-06-23 | 上海华虹宏力半导体制造有限公司 | 刻蚀方法 |
| CN111987105A (zh) * | 2020-09-29 | 2020-11-24 | 上海华虹宏力半导体制造有限公司 | 一种分栅式存储器的制造方法 |
| CN112382635A (zh) * | 2020-11-12 | 2021-02-19 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
| CN112750787A (zh) * | 2021-01-22 | 2021-05-04 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器的制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023165202A1 (zh) * | 2022-03-04 | 2023-09-07 | 浙江驰拓科技有限公司 | 一种存储器及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9269717B2 (en) | EEPROM device and forming method and erasing method thereof | |
| US6768162B1 (en) | Split gate flash memory cell and manufacturing method thereof | |
| US20070190726A1 (en) | Semiconductor device and related fabrication method | |
| US6794710B2 (en) | Split-gate flash memory structure and method of manufacture | |
| US6867099B2 (en) | Spilt-gate flash memory structure and method of manufacture | |
| KR20090082627A (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| US7144777B2 (en) | Non-volatile memory and manufacturing method thereof | |
| CN113394222B (zh) | 闪存的制备方法 | |
| CN113394222A (zh) | 闪存的制备方法 | |
| US7169672B1 (en) | Split gate type nonvolatile memory device and manufacturing method thereof | |
| CN104465664A (zh) | 分栅式闪存及其制作方法 | |
| CN211350659U (zh) | 多次可编程存储器的单元结构 | |
| US20210091099A1 (en) | Memory structure | |
| US11925017B2 (en) | Semiconductor device having a wall structure surrounding a stacked gate structure | |
| US6905930B2 (en) | Memory device and fabrication method thereof | |
| US7592036B2 (en) | Method for manufacturing NAND flash memory | |
| CN111463213A (zh) | 一种非易失性闪存器件及其制备方法 | |
| CN111430452A (zh) | 多次可编程存储器的单元结构及其制作方法 | |
| CN112750789B (zh) | 分栅快闪存储器及其制备方法 | |
| CN113437073B (zh) | 存储器结构及其制造方法 | |
| US20220139923A1 (en) | Method of manufacturing semiconductor structure and semiconductor structure | |
| CN115528038A (zh) | 闪存器件及其制造方法 | |
| US7060561B2 (en) | Method for fabricating memory device | |
| CN112750786A (zh) | 分栅快闪存储器的制备方法 | |
| CN115528039A (zh) | 闪存器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |