CN112750787A - 分栅快闪存储器的制备方法 - Google Patents

分栅快闪存储器的制备方法 Download PDF

Info

Publication number
CN112750787A
CN112750787A CN202110090021.7A CN202110090021A CN112750787A CN 112750787 A CN112750787 A CN 112750787A CN 202110090021 A CN202110090021 A CN 202110090021A CN 112750787 A CN112750787 A CN 112750787A
Authority
CN
China
Prior art keywords
substrate
layer
dielectric layer
gate layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110090021.7A
Other languages
English (en)
Other versions
CN112750787B (zh
Inventor
杨辉
陈宏�
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110090021.7A priority Critical patent/CN112750787B/zh
Publication of CN112750787A publication Critical patent/CN112750787A/zh
Application granted granted Critical
Publication of CN112750787B publication Critical patent/CN112750787B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种分栅快闪存储器的制备方法，包括：提供衬底，所述衬底包括存储区和逻辑区，在所述衬底上形成有浮栅层及控制栅层，所述浮栅层及所述控制栅层顺次覆盖所述衬底的正面；通过炉管生长工艺形成介质层，所述介质层覆盖所述控制栅层以及所述衬底的背面；刻蚀所述介质层、所述控制栅层及所述浮栅层直至暴露出所述衬底，以在所述存储区形成开口；填充字线栅层在所述开口中，所述字线栅层还延伸覆盖所述衬底的正面的介质层；采用湿法刻蚀工艺减薄所述衬底的背面的介质层；去除所述衬底的正面的介质层上方的字线栅层；去除所述逻辑区的介质层及所述逻辑区的控制栅层。本发明解决了现有技术中分栅快闪存储器晶圆易翘曲和工艺繁杂的问题。

Description

分栅快闪存储器的制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种分栅快闪存储器的制备方法。
背景技术
在目前的半导体产业中，存储器件在集成电路产品中占了相当大的比例，存储器中的快闪存储器的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
一般快闪存储器分为两种类型：叠栅快闪存储器和分栅快闪存储器。分栅快闪存储器由于其特殊的结构，相比叠栅快闪存储器在编程和擦除的时候都体现出其独特的性能优势，应用尤为广泛。分栅快闪存储器结构分为存储区和逻辑区，在制造分栅快闪存储器时采用炉管生长工艺形成介质层，导致衬底的正面和背面均形成介质层且形成的介质层的厚度一致，由于衬底的正面的介质层是为了保护存储区的字线栅极，所以衬底的正面的介质层厚度较厚，就会导致衬底的背面的介质层也较厚，在逻辑区的介质层和控制栅层刻蚀后，逻辑区和存储区的厚度存在差异，而衬底的背面的介质层较厚产生的拉应力较大，会导致晶圆翘曲。在晶圆进行量检和目检时，将晶圆放置于机台上，在晶圆运输过程中晶圆难以被真空吸盘吸住，易从机台上掉落，导致晶圆报废，造成成本损失。
在现有技术中，一般在逻辑区的介质层和控制栅层刻蚀之前，在衬底的正面的介质层上形成一层掩模层，用作刻蚀逻辑区的介质层和控制栅层的掩模，而现有技术中减薄衬底的背面的介质层的操作是在掩模层上形成一层材料层以保护掩模层，再采用湿法刻蚀以减薄衬底的背面的介质层，然后再去除材料层。从现有技术的工艺来看，通过形成一层材料层进行衬底的背面的介质层的减薄，在减薄后再去除材料层，工艺繁杂且降低产能。
发明内容
本发明的目的在于提供一种分栅快闪存储器的制备方法，以解决现有技术中分栅快闪存储器晶圆易翘曲和工艺繁杂的问题。
为了达到上述目的，本发明提供了一种分栅快闪存储器的制备方法，包括：
提供衬底，所述衬底包括存储区和逻辑区，在所述衬底上形成有浮栅层及控制栅层，所述浮栅层及所述控制栅层顺次覆盖所述衬底的正面；
通过炉管生长工艺形成介质层，所述介质层覆盖所述控制栅层以及所述衬底的背面；
刻蚀所述介质层、所述控制栅层及所述浮栅层直至暴露出所述衬底，以在所述存储区形成开口；
填充字线栅层在所述开口中，所述字线栅层还延伸覆盖所述衬底的正面的介质层；
采用湿法刻蚀工艺减薄所述衬底的背面的介质层；
去除所述衬底的正面的介质层上方的字线栅层；
去除所述逻辑区的介质层及所述逻辑区的控制栅层。
可选的，采用湿法刻蚀工艺减薄所述衬底的背面的介质层的步骤包括：
将所述衬底浸入刻蚀槽中，所述刻蚀槽中的刻蚀剂腐蚀所述衬底的背面的介质层的至少部分厚度。
可选的，所述刻蚀剂包括磷酸。
可选的，所述磷酸的温度为150℃～170℃。
可选的，所述衬底的背面的介质层减薄后的厚度为
Figure BDA0002912355190000021
可选的，所述介质层的材质包括氮化硅、氮氧化硅或二氧化硅中的一种或多种。
可选的，采用化学机械研磨工艺去除所述衬底的正面的介质层上方的字线栅层。
可选的，去除所述逻辑区的介质层及所述逻辑区的控制栅层的步骤包括：
在所述衬底的正面的介质层上形成掩膜层并对所述掩膜层进行图形化；
以图形化后的掩膜层为掩膜刻蚀所述逻辑区的介质层及所述逻辑区的控制栅层。
可选的，在所述衬底上形成所述浮栅层之前，还包括：
在所述衬底上形成第一氧化层，所述第一氧化层覆盖所述衬底的正面；
以及，在所述衬底上形成所述浮栅层之后，还包括：
在所述浮栅层上形成所述第二氧化层，所述第二氧化层覆盖所述浮栅层。
可选的，在形成所述字线栅层之前：
刻蚀所述存储区的介质层以形成第一开口，在所述第一开口的侧壁形成所述第一侧墙；
以所述第一侧墙为掩模刻蚀所述控制栅层以形成第二开口，所述第二开口与所述第一开口连通，在所述第二开口的侧壁及所述第一侧墙上形成所述第二侧墙；
以所述第二侧墙为掩模刻蚀所述第二氧化层、所述浮栅层及所述第一氧化层以形成第三开口，所述第三开口与所述第二开口连通且暴露出所述衬底的正面，在所述第三开口的侧壁及所述第二侧墙上形成第三侧墙；
在所述第三开口的底部形成第三氧化层，所述第三氧化层覆盖所述第三开口的底部的衬底。
在本发明提供的一种分栅快闪存储器的制备方法中，提供衬底，衬底包括存储区和逻辑区，在衬底上形成有浮栅层及控制栅层，浮栅层及控制栅层顺次覆盖衬底的正面；再通过炉管生长工艺形成介质层，介质层覆盖控制栅层以及衬底的背面；刻蚀介质层、控制栅层及浮栅层直至暴露出衬底，以在存储区形成开口；填充字线栅层在开口中，字线栅层还延伸覆盖衬底的正面的介质层；通过采用湿法刻蚀工艺减薄衬底的背面的介质层，衬底的背面的介质层被减薄后，衬底的背面的介质层产生的拉应力较小，改善晶圆翘曲；再去除衬底的正面的介质层上方的字线栅层和去除逻辑区的介质层及逻辑区的控制栅层；本发明直接对衬底的背面的介质层进行湿法刻蚀使其减薄，不需要新增其它工艺步骤，节省工艺工序，提高产能。
附图说明
图1为本发明一实施例提供的分栅快闪存储器的制备方法流程图；
图2A～2D为本发明一实施例提供的分栅快闪存储器的制备方法的相应步骤对应的结构示意图；
其中，附图标记为：
100-衬底；100A-存储区；100B-逻辑区；101-浮栅层；102-控制栅层；103-第一侧墙；104-第二侧墙；105-第三侧墙；106-字线栅层；111-第一氧化层；112-第二氧化层；113-衬底的正面的介质层；114-衬底的背面的介质层；115-掩模层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本实施例提供的分栅快闪存储器的制备方法流程图，图2A～2D为本实施例提供的分栅快闪存储器的制备方法的相应步骤对应的结构示意图。本实施例提供了一种分栅快闪存储器的制备方法，以解决分栅快闪存储器晶圆易翘曲和工艺复杂的问题，请参考图1，包括：
步骤S1：提供衬底，衬底包括存储区和逻辑区，在衬底上形成有浮栅层及控制栅层，浮栅层及控制栅层顺次覆盖衬底的正面；
步骤S2：通过炉管生长工艺形成介质层，介质层覆盖控制栅层以及衬底的背面；
步骤S3：刻蚀介质层、控制栅层及浮栅层直至暴露出衬底，以在存储区形成开口；
步骤S4：填充字线栅层在开口中，字线栅层还延伸覆盖衬底的正面的介质层；
步骤S5：采用湿法刻蚀工艺减薄衬底的背面的介质层；
步骤S6：去除衬底的正面的介质层上方的字线栅层；
步骤S7：去除逻辑区的介质层及逻辑区的控制栅层。
下面结合剖面示意图对本发明的分栅快闪存储器的制备方法进行更详细的描述，其中图示了本发明的优选实施例。
请参考图2A，执行步骤S1：提供衬底100，衬底100包括存储区100A和逻辑区100B，在衬底100上形成有浮栅层101及控制栅层102，浮栅层101及控制栅层102顺次覆盖衬底100的正面。
具体的，提供一衬底100，衬底100包括存储区100A和逻辑区100B，其中衬底100的材质包括硅、锗、镓、氮或碳中的一种或多种。在衬底100上形成浮栅层101及控制栅层102，浮栅层101及控制栅层102顺次覆盖衬底100的正面。
进一步地，在衬底100上形成浮栅层101之前，还包括：在衬底100上形成第一氧化层111，第一氧化层111覆盖衬底100的正面；以及在衬底100上形成浮栅层101之后，还包括：在浮栅层101上形成第二氧化层112，第二氧化层112覆盖浮栅层101。
请参考图2A，执行步骤S2：通过炉管生长工艺形成介质层，介质层覆盖控制栅层102以及衬底100的背面。
具体的，采用炉管生长工艺在控制栅层102上形成介质层，由于炉管生长工艺的工艺特性，在炉管生长工艺形成介质层时，也会在衬底100的背面形成介质层，导致衬底的背面的介质层114和衬底的正面的介质层113厚度一致。由于衬底的背面的介质层114较厚产生的拉应力较大，在后续逻辑区100B刻蚀后，逻辑区100B和存储区100A会产生较大的厚度差异，而衬底的背面的介质层114拉应力较大导致晶圆产生翘曲。
请参考图2A，步骤S3：刻蚀介质层、控制栅层102及浮栅层101直至暴露出衬底100，以在存储区100A形成开口。
具体的，在存储区100A形成开口是依次刻蚀介质层、控制栅层102及浮栅层101直至暴露出衬底100的正面，具体包括：刻蚀存储区100A的介质层以形成第一开口，在第一开口的侧壁形成第一侧墙103；再以第一侧墙103为掩模刻蚀控制栅层102以形成第二开口，第二开口与第一开口连通，在第二开口的侧壁及第一侧墙103上形成第二侧墙104；再以第二侧墙104为掩模刻蚀第二氧化层112、浮栅层101及第一氧化层111以形成第三开口，第三开口与第二开口连通且暴露出衬底100的正面，在第三开口的侧壁及第二侧墙104上形成第三侧墙105；在第三开口的底部形成第三氧化层(图中未示出)，第三氧化层覆盖覆盖第三开口的底部的衬底100，以在存储区100A形成开口。
请参考图2A，步骤S4：填充字线栅层106在开口中，字线栅层106还延伸覆盖衬底的正面的介质层113。
具体的，在开口中填充字线栅层106以形成存储区100A的字线栅极，字线栅层106延伸覆盖衬底的正面的介质层113。在本实施例中，字线栅层106为多晶硅层，衬底的正面的介质层113是为了保护存储区100A的字线栅极，由于字线栅极的高度较高，因此衬底的正面的介质层113较厚，衬底的背面的介质层114厚度也较厚。
请参考图2B，步骤S5：采用湿法刻蚀工艺减薄衬底的背面的介质层114。
具体的，采用湿法刻蚀将衬底100浸入刻蚀槽中，刻蚀槽中的刻蚀剂腐蚀衬底的背面的介质层114的至少部分厚度。刻蚀槽中盛放了适量的酸溶液，浸泡一段时间以刻蚀去除衬底的背面的介质层114的部分厚度。在本实施例中，介质层的材质为氮化硅，不限于此，还可为氮氧化硅、二氧化硅等其他适用于作为掩模的材质。在本实施例中，湿法刻蚀的酸溶液为磷酸溶液，优选为热磷酸溶液，磷酸的温度为150℃～170℃。由于热磷酸对氮化硅刻蚀具有良好的均匀性和较高的选择比，在湿法刻蚀中选用热磷酸进行湿法刻蚀，来减薄衬底的背面的介质层114的厚度。本实施例中热磷酸溶液的浓度范围为百分之六十到百分之九十，减薄衬底的背面的介质层114的厚度的量与浸泡时间、热磷酸溶液的浓度有关；若需衬底的背面的介质层114减薄到一定的厚度，当热磷酸溶液的浓度较低时，浸泡时间需要足够长；当热磷酸溶液的浓度较高时，浸泡时间相应就短。本实施例中采用了热磷酸溶液，但不限于此溶液，还可为磷酸溶液和氟氢酸溶液的混合溶液等湿法刻蚀用的酸溶液，衬底100的浸泡时间和酸溶液的浓度示具体情况而定。
由于此时衬底100的正面最上层为字线栅层106，字线栅层106为多晶硅层，热磷酸具有较高的选择比，热磷酸与多晶硅层反应很慢，而与氮化硅的反应较快，所以在对衬底的背面的介质层114刻蚀时，多晶硅层能够保护衬底100的正面的结构不受湿法刻蚀的影响。通过控制热磷酸溶液的浓度和衬底100的浸泡时间，来控制衬底100的背面的介质的厚度，即在设定的热磷酸溶液的浓度和晶圆的浸泡时间内，热磷酸对氮化硅进行均匀刻蚀，使衬底的背面的介质层114的厚度被减薄到合理的厚度。需注意的是，由于衬底100上会形成有字线栅极和逻辑栅极也具有应力，为了保证晶圆翘曲度在合理范围内，于是需要确保衬底的背面的介质层114的厚度在合理范围内。在本实施例中，衬底的背面的介质层114的厚度为
Figure BDA0002912355190000071
为厚度单位埃，在此厚度范围内，衬底的背面的介质层114产生的应力在合适范围内，此厚度范围为多次实验得到的，通过测量晶圆的曲率半径得到此厚度范围，当曲率半径越大证明晶圆越平坦，曲率半径越小证明晶圆越翘曲。
请参考图2C，步骤S6：去除衬底的正面的介质层113上方的字线栅层106。
具体的，采用化学机械研磨工艺去除衬底的正面的介质层113上方的字线栅层106，以显露出衬底的正面的介质层113。在步骤S5采用湿法刻蚀工艺减薄衬底的背面的介质层114后，湿法刻蚀可能造成字线栅层106的表面不平坦或者粗糙，本步骤中的化学机械研磨步骤去除字线栅层106的表面的不平坦或粗糙的部分。
请参考图2D，步骤S7：去除逻辑区100B的介质层及逻辑区100B的控制栅层102。
具体的，在衬底的正面的介质层113上形成掩膜层115并对掩膜层115进行图形化；再以图形化后的掩膜层115为掩膜刻蚀逻辑区100B的介质层及逻辑区100B的控制栅层102，以去除逻辑区100B的介质层及逻辑区100B的控制栅层102，此时存储区100A的厚度大于逻辑区100B的厚度。在本实施例中，掩模层115的材质为氮化硅，不限于此，还可为氮氧化硅、二氧化硅等其他适用于作为掩模的材质。
综上，在本发明提供的一种分栅快闪存储器的制备方法中，提供衬底，衬底包括存储区和逻辑区，在衬底上形成有浮栅层及控制栅层，浮栅层及控制栅层顺次覆盖衬底的正面；再通过炉管生长工艺形成介质层，介质层覆盖控制栅层以及衬底的背面；刻蚀介质层、控制栅层及浮栅层直至暴露出衬底，以在存储区形成开口；填充字线栅层在开口中，字线栅层还延伸覆盖衬底的正面的介质层；通过采用湿法刻蚀工艺减薄衬底的背面的介质层，衬底的背面的介质层被减薄后，衬底的背面的介质层产生的拉应力较小，改善晶圆翘曲；再去除衬底的正面的介质层上方的字线栅层和去除逻辑区的介质层及逻辑区的控制栅层；本发明直接对衬底的背面的介质层进行湿法刻蚀使其减薄，不需要新增其它工艺步骤，节省工艺工序，提高产能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种分栅快闪存储器的制备方法，其特征在于，包括：
提供衬底，所述衬底包括存储区和逻辑区，在所述衬底上形成浮栅层及控制栅层，所述浮栅层及所述控制栅层顺次覆盖所述衬底的正面；
通过炉管生长工艺形成介质层，所述介质层覆盖所述控制栅层以及所述衬底的背面；
刻蚀所述介质层、所述控制栅层及所述浮栅层直至暴露出所述衬底，以在所述存储区形成开口；
填充字线栅层在所述开口中，所述字线栅层还延伸覆盖所述衬底的正面的介质层；
采用湿法刻蚀工艺减薄所述衬底的背面的介质层；
去除所述衬底的正面的介质层上方的字线栅层；
去除所述逻辑区的介质层及所述逻辑区的控制栅层。
2.如权利要求1所述的分栅快闪存储器的制备方法，其特征在于，采用湿法刻蚀工艺减薄所述衬底的背面的介质层的步骤包括：
将所述衬底浸入刻蚀槽中，所述刻蚀槽中的刻蚀剂腐蚀所述衬底的背面的介质层的至少部分厚度。
3.如权利要求2所述的分栅快闪存储器的制备方法，其特征在于，所述刻蚀剂包括磷酸。
4.如权利要求3所述的分栅快闪存储器的制备方法，其特征在于，所述磷酸的温度为150℃～170℃。
5.如权利要求1所述的分栅快闪存储器的制备方法，其特征在于，所述衬底的背面的介质层减薄后的厚度为
Figure FDA0002912355180000011
6.如权利要求1所述的分栅快闪存储器的制备方法，其特征在于，所述介质层的材质包括氮化硅、氮氧化硅或二氧化硅中的一种或多种。
7.如权利要求1所述的分栅快闪存储器的制备方法，其特征在于，采用化学机械研磨工艺去除所述衬底的正面的介质层上方的字线栅层。
8.如权利要求1所述的分栅快闪存储器的制备方法，其特征在于，去除所述逻辑区的介质层及所述逻辑区的控制栅层的步骤包括：
在所述衬底的正面的介质层上形成掩膜层并对所述掩膜层进行图形化；
以图形化后的掩膜层为掩膜刻蚀所述逻辑区的介质层及所述逻辑区的控制栅层。
9.如权利要求1所述的分栅快闪存储器的制备方法，其特征在于，在所述衬底上形成所述浮栅层之前，还包括：
在所述衬底上形成第一氧化层，所述第一氧化层覆盖所述衬底的正面；
以及，在所述衬底上形成所述浮栅层之后，还包括：
在所述浮栅层上形成所述第二氧化层，所述第二氧化层覆盖所述浮栅层。
10.如权利要求9所述的分栅快闪存储器的制备方法，其特征在于，在形成所述字线栅层之前：
刻蚀所述存储区的介质层以形成第一开口，在所述第一开口的侧壁形成所述第一侧墙；
以所述第一侧墙为掩模刻蚀所述控制栅层以形成第二开口，所述第二开口与所述第一开口连通，在所述第二开口的侧壁及所述第一侧墙上形成所述第二侧墙；
以所述第二侧墙为掩模刻蚀所述第二氧化层、所述浮栅层及所述第一氧化层以形成第三开口，所述第三开口与所述第二开口连通且暴露出所述衬底的正面，在所述第三开口的侧壁及所述第二侧墙上形成第三侧墙；
在所述第三开口的底部形成第三氧化层，所述第三氧化层覆盖所述第三开口的底部的衬底。
CN202110090021.7A 2021-01-22 2021-01-22 分栅快闪存储器的制备方法 Active CN112750787B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110090021.7A CN112750787B (zh) 2021-01-22 2021-01-22 分栅快闪存储器的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110090021.7A CN112750787B (zh) 2021-01-22 2021-01-22 分栅快闪存储器的制备方法

Publications (2)

Publication Number Publication Date
CN112750787A true CN112750787A (zh) 2021-05-04
CN112750787B CN112750787B (zh) 2023-11-07

Family

ID=75652930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110090021.7A Active CN112750787B (zh) 2021-01-22 2021-01-22 分栅快闪存储器的制备方法

Country Status (1)

Country Link
CN (1) CN112750787B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394222A (zh) * 2021-06-18 2021-09-14 上海华虹宏力半导体制造有限公司 闪存的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110201172A1 (en) * 2010-02-17 2011-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a semiconductor device
CN103050446A (zh) * 2012-12-20 2013-04-17 上海宏力半导体制造有限公司 分栅快闪存储器及其形成方法
CN104465525A (zh) * 2014-12-30 2015-03-25 上海华虹宏力半导体制造有限公司 嵌入式闪存的形成方法
CN106129008A (zh) * 2016-08-11 2016-11-16 上海华虹宏力半导体制造有限公司 快闪存储器的形成方法
CN111029252A (zh) * 2019-12-24 2020-04-17 上海华虹宏力半导体制造有限公司 半导体器件及其制造方法
CN111293120A (zh) * 2020-04-01 2020-06-16 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制备方法
US20200266146A1 (en) * 2019-02-18 2020-08-20 Sandisk Technologies Llc Bonded assembly including a semiconductor-on-insulator die and methods for making the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110201172A1 (en) * 2010-02-17 2011-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a semiconductor device
CN103050446A (zh) * 2012-12-20 2013-04-17 上海宏力半导体制造有限公司 分栅快闪存储器及其形成方法
CN104465525A (zh) * 2014-12-30 2015-03-25 上海华虹宏力半导体制造有限公司 嵌入式闪存的形成方法
CN106129008A (zh) * 2016-08-11 2016-11-16 上海华虹宏力半导体制造有限公司 快闪存储器的形成方法
US20200266146A1 (en) * 2019-02-18 2020-08-20 Sandisk Technologies Llc Bonded assembly including a semiconductor-on-insulator die and methods for making the same
CN111029252A (zh) * 2019-12-24 2020-04-17 上海华虹宏力半导体制造有限公司 半导体器件及其制造方法
CN111293120A (zh) * 2020-04-01 2020-06-16 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394222A (zh) * 2021-06-18 2021-09-14 上海华虹宏力半导体制造有限公司 闪存的制备方法
CN113394222B (zh) * 2021-06-18 2024-05-24 上海华虹宏力半导体制造有限公司 闪存的制备方法

Also Published As

Publication number Publication date
CN112750787B (zh) 2023-11-07

Similar Documents

Publication Publication Date Title
CN106206597B (zh) 避免多晶硅刻蚀残留的方法及分栅快闪存储器制造方法
CN106206598B (zh) 分栅式闪存器件制造方法
CN111128713B (zh) 一种改善NORD flash单元边界字线多晶硅残留的方法
CN112750787B (zh) 分栅快闪存储器的制备方法
CN110634746A (zh) 嵌入式闪存的制作方法
US20050085048A1 (en) Method of fabricating shallow trench isolation with improved smiling effect
CN108987333B (zh) 一种浅沟槽隔离结构的形成方法及浅沟槽隔离结构
US20100155819A1 (en) Method of fabricating semiconductor device and semiconductor device
CN107437547B (zh) 一种半导体器件的制作方法
CN114743979A (zh) 一种半导体结构的制备方法
CN111627810B (zh) 一种半导体结构及其制造方法
CN107591399B (zh) 半导体结构及其形成方法
CN107968040A (zh) 一种提高硅外延生长均匀性的工艺
KR100902586B1 (ko) 폴리 실리콘의 제거방법
US6586313B2 (en) Method of avoiding the effects of lack of uniformity in trench isolated integrated circuits
CN109103190B (zh) 半导体结构的形成方法
CN112820649A (zh) 一种分栅快闪存储器及其制备方法
US20050227495A1 (en) Method for forming isolation layer in semiconductor device
CN109786383B (zh) 半导体器件及其形成方法和半导体结构
CN111883418B (zh) 半导体结构的制造方法
US11205575B2 (en) Method for stripping one or more layers from a semiconductor wafer
CN111354643B (zh) 存储器的制造方法
KR100602112B1 (ko) 플래시 메모리 소자의 산화막/질화막/산화막 결함 검사 방법
CN111199978B (zh) 闪存器件的形成方法
CN110943087B (zh) 分栅快闪存储器的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant