CN111293120A - 分栅快闪存储器及其制备方法 - Google Patents

分栅快闪存储器及其制备方法 Download PDF

Info

Publication number
CN111293120A
CN111293120A CN202010251504.6A CN202010251504A CN111293120A CN 111293120 A CN111293120 A CN 111293120A CN 202010251504 A CN202010251504 A CN 202010251504A CN 111293120 A CN111293120 A CN 111293120A
Authority
CN
China
Prior art keywords
word line
layer
gate
logic
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010251504.6A
Other languages
English (en)
Other versions
CN111293120B (zh
Inventor
曹启鹏
付博
王哲献
王卉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010251504.6A priority Critical patent/CN111293120B/zh
Publication of CN111293120A publication Critical patent/CN111293120A/zh
Application granted granted Critical
Publication of CN111293120B publication Critical patent/CN111293120B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供的一种分栅快闪存储器及其制备方法，该制备方法包括：提供一半导体衬底，半导体衬底包括相邻的存储区和逻辑区，存储区形成有字线栅极，逻辑区形成有多晶硅层，且暴露出了所述字线栅极的端点，字线栅极包括覆盖共享字线的氧化物层；刻蚀所述端点处的氧化物层；形成图形化的掩模层，图形化的掩模层在字线栅极的端点处暴露出部分长度的字线栅极，还覆盖了逻辑区用于形成逻辑栅极的区域；以图形化的掩模层为掩模，刻蚀多晶硅层，并去除剩余图形化的掩模层，以形成逻辑栅极。本发明通过刻蚀端点处的氧化物层，有利于减少在后续工艺中会在存储区的字线栅极端点处产生的残留物，从而解决了因此引起的逻辑区和存储区功能失效问题的发生。

Description

分栅快闪存储器及其制备方法
技术领域
本发明涉及半导体制造领域，特别涉及一种分栅快闪存储器及其制备方法。
背景技术
在目前的半导体产业中，存储器件在集成电路产品中占了相当大的比例，存储器中的快闪存储器的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
快闪存储器分为两种类型：叠栅(stack gate)快闪存储器和分栅(split gate)快闪存储器。叠栅快闪存储器具有浮栅和控制栅极，其中，控制栅极位于浮栅上方，制造叠栅快闪存储器的方法比制造分栅快闪存储器简单，然而叠栅快闪存储器存在过擦除问题。与叠栅快闪存储器不同的是，分栅快闪存储器在浮栅的一侧形成作为擦除栅极的字线，字线作为控制栅极，在擦写性能上，分栅快闪存储器有效地避免了叠栅快闪存储器的过擦除效应，电路设计相对简单。而且，分栅结构利用源端热电子注入进行编程，具有更高的编程效率，因而被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。分栅快闪存储器包括具有存储区和逻辑区的半导体衬底，在去除存储区的氮化硅层时，容易将位于字线端点上的共享字线和控制栅极之间的SiN刻蚀掉，造成共享字线和控制栅极之间发生短路。
为了解决上述问题，在形成逻辑栅极的同时，还去除了字线栅极端点处部分长度的共享字线，但是，由于工艺原因，覆盖在共享字线上的氧化物层在存储区边缘处的厚度很厚，这就使得在形成逻辑栅极过程中暴露出的共享字线上的氧化物层很难被完全刻蚀，即，去除字线栅极端点处部分长度的共享字线时，残留有氧化物层，这些残留的氧化物层在后续工艺中在存储区边缘处会产生残留颗粒，这些残留颗粒可能会引起存储区和逻辑区功能失效。
发明内容
本发明的目的在于提供一种分栅快闪存储器及其制备方法，有利于减少在后续工艺中会在存储区边缘处产生的残留颗粒，从而降低了其所引起逻辑区功能失效问题的发生。
为解决上述技术问题，本发明提供一种分栅快闪存储器的制备方法，包括以下步骤：
提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极，所述逻辑区形成有多晶硅层，且暴露出了所述字线栅极的端点，其中，所述字线栅极包括共享字线以及覆盖所述共享字线的氧化物层；
刻蚀所述端点处的氧化物层；
在所述半导体衬底上形成图形化的掩模层，所述图形化的掩模层覆盖了部分的所述存储区，并在所述字线栅极的端点处暴露出部分长度的字线栅极，所述图形化的掩模层还覆盖了所述逻辑区用于形成逻辑栅极的区域；以及
以所述图形化的掩模层为掩模，刻蚀所述多晶硅层，并去除剩余所述图形化的掩模层，以形成逻辑栅极，从而形成分栅快闪存储器。
可选的，刻蚀所述端点处的氧化物层，具体包括：湿法刻蚀所述端点的端面上的氧化物层。
进一步的，所述湿法刻蚀工艺采用氟化氢溶液或NH4F/HF缓冲溶液来进行湿法刻蚀。
更进一步的，所述氟化氢溶液包括氟化氢和去离子水，所述氟化氢溶液的浓度0.1-5％；所述NH4F/HF缓冲溶液包括NH3，HF和去离子水，所述缓冲溶液的浓度0.1-5％。
更进一步的，所述湿法刻蚀工艺的工艺时间大于30秒。
更进一步的，所述字线栅极包括形成于所述半导体衬底上的浮栅和控制栅极，嵌设在所述浮栅和控制栅极中的SiN层，所述共享字线嵌设在所述浮栅和控制栅极中，且所述SiN层位于共享字线与控制栅极之间。
更进一步的，以所述图形化的掩模层为掩模，刻蚀所述多晶硅层的同时，还刻蚀了所述图形化的掩模层暴露出的所述字线栅极中的氧化物层和共享字线。
更进一步的，提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极，所述逻辑区形成有多晶硅层，且暴露出了所述字线栅极的端点，具体包括以下步骤：
提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极以及包裹所述字线栅极的保护层，所述半导体衬底上还形成有多晶硅层；
在所述多晶硅层上形成图形化的初始掩模层，所述图形化的初始掩模层暴露出所述存储区；以及
以所述图形化的初始掩模层为掩模，刻蚀所述存储区的多晶硅层，并暴露出所述存储区的保护层，此时，暴露出了所述字线栅极的端点。
更进一步的，所述图形化的掩模层包括图形化的光刻胶层。
本发明还提供一种分栅快闪存储器，由上述所述的分栅快闪存储器的制备方法制备而成。
与现有技术相比存在以下有益效果：
本发明提供的一种分栅快闪存储器及其制备方法，所述分栅快闪存储器的制备方法包括以下步骤：提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极，所述逻辑区形成有多晶硅层，且暴露出了所述字线栅极的端点，其中，所述字线栅极包括共享字线以及覆盖所述共享字线的氧化物层；刻蚀所述端点处的氧化物层；在所述半导体衬底上形成图形化的掩模层，所述图形化的掩模层覆盖了部分的所述存储区，并在所述字线栅极的端点处暴露出部分长度的字线栅极，所述图形化的掩模层还覆盖了所述逻辑区用于形成逻辑栅极的区域；以及以所述图形化的掩模层为掩模，刻蚀所述多晶硅层，并去除剩余所述图形化的掩模层，以形成逻辑栅极，从而形成分栅快闪存储器。本发明通过在形成逻辑栅极之前，刻蚀所述端点处的氧化物层，有利于减少在后续工艺中会在存储区的字线栅极端点处产生的残留物，从而解决了因此引起的逻辑区和存储区功能失效问题的发生。
附图说明
图1为本发明一实施例的分栅快闪存储器的制备方法的流程示意图；
图2a-2g为本发明一实施例的分栅快闪存储器在各步骤中的结构示意图。
附图标记说明：
100-半导体衬底；100a-存储区；100b-逻辑区；
110-字线栅极；111-浮栅；112-控制栅极；113-共享字线；114-氧化物层；115-SiN层；
120-保护层；130-多晶硅层；140-逻辑栅极；
200-图形化的初始掩模层；
300-图形化的掩模层。
具体实施方式
本发明的核心思想在于，提供一种分栅快闪存储器及其制备方法，所述分栅快闪存储器的制备方法包括以下步骤：提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极，所述逻辑区形成有多晶硅层，且暴露出了所述字线栅极的端点，其中，所述字线栅极包括共享字线以及覆盖所述共享字线的氧化物层；刻蚀所述端点处的氧化物层；在所述半导体衬底上形成图形化的掩模层，所述图形化的掩模层覆盖了部分的所述存储区，并在所述字线栅极的端点处暴露出部分长度的字线栅极，所述图形化的掩模层还覆盖了所述逻辑区用于形成逻辑栅极的区域；以及以所述图形化的掩模层为掩模，刻蚀所述多晶硅层，并去除剩余所述图形化的掩模层，以形成逻辑栅极，从而形成分栅快闪存储器。本发明通过在形成逻辑栅极之前，刻蚀所述端点处的氧化物层，有利于减少在后续工艺中会在存储区的字线栅极端点处产生的残留物，从而解决了因此引起的逻辑区和存储区功能失效问题的发生。
以下将对本发明的一种分栅快闪存储器及其制备方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本实施例的分栅快闪存储器的制备方法的流程示意图。如图1所示，本实施例提供了一种分栅快闪存储器的制备方法，包括以下步骤：
步骤S10：提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极，所述逻辑区形成有多晶硅层，且暴露出了所述字线栅极的端点，其中，所述字线栅极包括共享字线以及覆盖所述共享字线的氧化物层；
步骤S20：刻蚀所述端点处的氧化物层；
步骤S30：在所述半导体衬底上形成图形化的掩模层，所述图形化的掩模层覆盖了部分的所述存储区，并在所述字线栅极的端点处暴露出部分长度的字线栅极，所述图形化的掩模层还覆盖了所述逻辑区用于形成逻辑栅极的区域；以及
步骤S40：以所述图形化的掩模层为掩模，刻蚀所述多晶硅层，并去除剩余所述图形化的掩模层，以形成逻辑栅极，从而形成分栅快闪存储器。
下面结合图1-2g对本实施例所公开的一种分栅快闪存储器的制备方法进行更详细的介绍。
首先执行步骤S10，提供一半导体衬底100，所述半导体衬底100包括相邻设置的存储区100a和逻辑区100b，所述存储区100a形成有字线栅极110，所述逻辑区形成有多晶硅层130，且暴露出了所述字线栅极110的端点，其中，所述字线栅极110包括共享字线113以及覆盖所述共享字线113的氧化物层114。
本步骤具体包括以下步骤：
图2a为本实施例所提供的半导体衬底的结构示意图。如图2a所示，首先执行步骤S11，提供一半导体衬底100，所述半导体衬底100包括相邻的存储区100a和逻辑区100b，所述存储区100a形成有字线栅极110以及包裹所述字线栅极的保护层120，所述半导体衬底100上还形成有多晶硅层130。所述半导体衬底100可为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，详细的，所述半导体衬底100例如是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。所述保护层120的材料例如是氮化硅，所述字线栅极110例如是包括形成于所述半导体衬底100上的浮栅111和控制栅极112，嵌设在所述浮栅111和控制栅极112中的共享字线113和SiN层115，以及覆盖所述共享字线113的氧化物层114和氮化物层(图中未示出)，其中，所述SiN层115位于共享字线113与控制栅极112之间。需要说明的是，包裹有保护层120的所述字线栅极110并未完全覆盖所述存储区100a，使得包裹有保护层120的所述字线栅极110与所述逻辑区之间具有一定的间隔，该间隔用于避免所述字线栅极110对所述逻辑区100b的电气影响。所述逻辑区100b用于形成逻辑栅极，在所述逻辑区100b的半导体衬底100上例如是形成有栅氧化物层。所述半导体衬底100上还形成有多晶硅层130，即，所述多晶硅层130覆盖了所述存储区100a的保护层120、所述存储区100a中未被保护层120覆盖的位置以及所述逻辑区100b的栅氧化物层。本实施例例如是采用化学气相沉积工艺在所述半导体衬底100的存储区100a和逻辑区100b上沉积所述多晶硅层130来作为用于形成逻辑栅极。此时，所述存储区100a的字线栅极上方的所述多晶硅层130的高度高于所述逻辑区100b的所述多晶硅层130的高度。
图2b为本实施例形成图形化的光刻胶后的结构示意图。如图2b所示，接着执行步骤S12，在所述多晶硅层130上形成图形化的初始掩模层200，所述图形化的初始掩模层200暴露出所述存储区100a。其中，所述图形化的初始掩模层200例如是图形化的初始光刻胶层。在本实施例中，没有了在步骤S10与步骤S20之间在所述多晶硅层上形成氧化物层的步骤，其节省了工艺步骤，缩短了工艺时间，提高了生效效率。
图2c为本实施例暴露出所述存储区的保护层后的结构示意图。如图2c所示，接着执行步骤S13，以所述图形化的初始掩模层200为掩模，刻蚀所述存储区100a的所述多晶硅层130，并暴露所述存储区100a包裹所述字线栅极的保护层120，以及所述保护层120未覆盖的半导体衬底100，此时，暴露出了所述字线栅极110的端点，所述存储区100a中的所述多晶硅层130被完全蚀刻掉，暴露出了所述字线栅极110的端点上的氮化物层、氧化物层114、共享字线113、SiN层115和控制栅极112等，所述端点上的氧化物层114的厚度很厚，其不利于后续的工艺执行。
接着执行步骤S20，刻蚀所述端点处的氧化物层114，有利于后续进一步刻蚀字线栅极110。
具体的，以所述逻辑区100b的多晶硅层130以及所述存储区100a的氮化物层为掩膜，湿法刻蚀所述端点处的氧化物层114，以去除端点上的所述氧化物层114。所述湿法刻蚀工艺主要使用HF(氟化氢)溶液或NH4F/HF缓冲溶液来进行刻蚀工艺，所述氟化氢溶液包括氟化氢和去离子水，所述氟化氢溶液的浓度0.1-5％；所述NH4F/HF缓冲溶液包括NH3，HF和去离子水，所述缓冲溶液的浓度0.1-5％，且湿法刻蚀工艺的工艺时间例如是超过30秒，有利于解决在后续工艺后会在存储区边缘产生的残留物，从而降低了因此引起的逻辑区和存储区功能失效问题的发生。图2d为本实施例刻蚀保护层后的结构示意图。如图2d所示，在步骤S20之后还包括：对所述保护层120进行蚀刻，以暴露出所述保护层120包裹的共享字线113、控制栅极112，以及所述保护层120覆盖的半导体衬底100。本步骤采用的工艺为常规的蚀刻工艺，在此不一一赘述。
图2e为本实施例形成图形化的掩模层后的结构示意图。如图2e所示，接着执行步骤S30，在所述半导体衬底100上形成图形化的掩模层300，所述图形化的掩模层300覆盖了部分的所述存储区100a，并在所述字线栅极110的端点处暴露出部分长度的字线栅极110，所述图形化的掩模层300还覆盖了所述逻辑区100b用于形成逻辑栅极的区域。
其中，所述图形化的掩模层300在所述字线栅极110的端点处(即沿所述字线栅极110延伸方向上位于所述字线栅极110的两端)暴露出字线栅极110的长度的取值例如是大于0.3μm。图形化的掩模层300例如是图形化的光刻胶层。
图2f为本实施例形成所述逻辑栅极后的结构示意图。如图2f所示，接着执行步骤S40，以所述图形化的掩模层300为掩模，刻蚀所述多晶硅层130，并去除剩余所述图形化的掩模层300，以形成逻辑栅极140。在本步骤中，所述图形化的掩模层300在沿字线栅极延伸方向上暴露出部分长度的所述字线栅极110中的氧化物层114、共享字线113和SiN层115，以使得所述存储区端点处的字线栅极形成了相应的空心结构，其中，所述共享字线113的完全被刻蚀掉的长度a小于SiN层的完全被刻蚀掉的长度b，其中，a和b满足以下关系：b-a＜a；且b＜1.1μm，避免了共享字线在字线栅极的端点处没有了SiN的隔离造成的共享字线和控制栅极之间的短路问题，从而避免了分栅快闪存储器的失效问题。
图2g为形成分栅快闪存储器的结构示意图。如图2g所示，在形成逻辑栅极140之后还包括：依次刻蚀所述存储区100a中暴露出的控制栅极112和浮栅111，最终形成分栅快闪存储器。具体的，首先形成一掩膜层，所述掩膜层覆盖了所述氧化物层114，以及所述逻辑区100b；刻蚀所述掩膜层暴露出的控制栅极112和浮栅111，最终形成分栅快闪存储器。
本实施例还提供了一种分栅快闪存储器，其通过上述所述的分栅快闪存储器的制备方法制备而成。
综上所述，本发明提供的一种分栅快闪存储器及其制备方法，所述分栅快闪存储器的制备方法包括以下步骤：提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极，所述逻辑区形成有多晶硅层，且暴露出了所述字线栅极的端点，其中，所述字线栅极包括共享字线以及覆盖所述共享字线的氧化物层；刻蚀所述端点处的氧化物层；在所述半导体衬底上形成图形化的掩模层，所述图形化的掩模层覆盖了部分的所述存储区，并在所述字线栅极的端点处暴露出部分长度的字线栅极，所述图形化的掩模层还覆盖了所述逻辑区用于形成逻辑栅极的区域；以及以所述图形化的掩模层为掩模，刻蚀所述多晶硅层，并去除剩余所述图形化的掩模层，以形成逻辑栅极，从而形成分栅快闪存储器。本发明通过在形成逻辑栅极之前，刻蚀字线栅极，有利于减少在后续工艺中会在存储区的字线栅极端点处产生的残留物，从而解决了因此引起的逻辑区和存储区功能失效问题的发生。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种分栅快闪存储器的制备方法，其特征在于，包括以下步骤：
提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极，所述逻辑区形成有多晶硅层，且暴露出了所述字线栅极的端点，其中，所述字线栅极包括共享字线以及覆盖所述共享字线的氧化物层；
刻蚀所述端点处的氧化物层；
在所述半导体衬底上形成图形化的掩模层，所述图形化的掩模层覆盖了部分的所述存储区，并在所述字线栅极的端点处暴露出部分长度的字线栅极，所述图形化的掩模层还覆盖了所述逻辑区用于形成逻辑栅极的区域；以及
以所述图形化的掩模层为掩模，刻蚀所述多晶硅层，并去除剩余所述图形化的掩模层，以形成逻辑栅极，从而形成分栅快闪存储器。
2.如权利要求1所述的制备方法，其特征在于，刻蚀所述端点处的氧化物层，具体包括：湿法刻蚀所述端点处的氧化物层。
3.如权利要求2所述的制备方法，其特征在于，所述湿法刻蚀工艺采用氟化氢溶液或NH4F/HF缓冲溶液来进行湿法刻蚀。
4.如权利要求3所述的制备方法，其特征在于，所述氟化氢溶液包括氟化氢和去离子水，所述氟化氢溶液的浓度0.1-5％；所述NH4F/HF缓冲溶液包括NH3，HF和去离子水，所述缓冲溶液的浓度0.1-5％。
5.如权利要求4所述的制备方法，其特征在于，所述湿法刻蚀工艺的工艺时间大于30秒。
6.如权利要求5所述的制备方法，其特征在于，所述字线栅极还包括形成于所述半导体衬底上的浮栅和控制栅极，嵌设在所述浮栅和控制栅极中的SiN层，所述共享字线嵌设在所述浮栅和控制栅极中，且所述SiN层位于共享字线与控制栅极之间。
7.如权利要求6所述的制备方法，其特征在于，以所述图形化的掩模层为掩模，刻蚀所述多晶硅层的同时，还刻蚀了所述图形化的掩模层暴露出的所述字线栅极中的氧化物层和共享字线。
8.如权利要求7所述的制备方法，其特征在于，提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极，所述逻辑区形成有多晶硅层，且暴露出了所述字线栅极的端点，具体包括以下步骤：
提供一半导体衬底，所述半导体衬底包括相邻设置的存储区和逻辑区，所述存储区形成有字线栅极以及包裹所述字线栅极的保护层，所述半导体衬底上还形成有多晶硅层；
在所述多晶硅层上形成图形化的初始掩模层，所述图形化的初始掩模层暴露出所述存储区；以及
以所述图形化的初始掩模层为掩模，刻蚀所述存储区的多晶硅层，并暴露出所述存储区的保护层，此时，暴露出了所述字线栅极的端点。
9.如权利要求所述的制备方法，其特征在于，所述图形化的掩模层包括图形化的光刻胶层。
10.一种分栅快闪存储器，其特征在于，通过如权利要求1-9所述的制备方法制备而成。
CN202010251504.6A 2020-04-01 2020-04-01 分栅快闪存储器及其制备方法 Active CN111293120B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010251504.6A CN111293120B (zh) 2020-04-01 2020-04-01 分栅快闪存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010251504.6A CN111293120B (zh) 2020-04-01 2020-04-01 分栅快闪存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN111293120A true CN111293120A (zh) 2020-06-16
CN111293120B CN111293120B (zh) 2023-05-26

Family

ID=71024289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010251504.6A Active CN111293120B (zh) 2020-04-01 2020-04-01 分栅快闪存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN111293120B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750787A (zh) * 2021-01-22 2021-05-04 上海华虹宏力半导体制造有限公司 分栅快闪存储器的制备方法
CN112750786A (zh) * 2021-01-22 2021-05-04 上海华虹宏力半导体制造有限公司 分栅快闪存储器的制备方法
CN112820649A (zh) * 2021-02-05 2021-05-18 上海华虹宏力半导体制造有限公司 一种分栅快闪存储器及其制备方法
CN113192959A (zh) * 2021-04-27 2021-07-30 上海华虹宏力半导体制造有限公司 分栅式快闪存储器的制造方法
CN113394222A (zh) * 2021-06-18 2021-09-14 上海华虹宏力半导体制造有限公司 闪存的制备方法
CN113675205A (zh) * 2021-08-20 2021-11-19 上海华虹宏力半导体制造有限公司 半导体器件的制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040022592A (ko) * 2002-09-09 2004-03-16 아남반도체 주식회사 반도체 플래시 메모리 셀 제조 방법
KR20040041792A (ko) * 2002-11-11 2004-05-20 주식회사 하이닉스반도체 복합 반도체 장치의 제조방법
CN103258797A (zh) * 2012-02-21 2013-08-21 中芯国际集成电路制造(上海)有限公司 分离栅快闪存储单元及其制作方法
CN104795392A (zh) * 2014-01-22 2015-07-22 北大方正集团有限公司 一种阵列基板及其制备方法
CN105720011A (zh) * 2014-12-23 2016-06-29 台湾积体电路制造股份有限公司 用于防止存储器件的氧化物损害和残留物污染的方法
CN106803509A (zh) * 2017-02-14 2017-06-06 上海华虹宏力半导体制造有限公司 一种解决分栅快闪存储器编程串扰失效的工艺制造方法
CN110911414A (zh) * 2019-12-05 2020-03-24 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040022592A (ko) * 2002-09-09 2004-03-16 아남반도체 주식회사 반도체 플래시 메모리 셀 제조 방법
KR20040041792A (ko) * 2002-11-11 2004-05-20 주식회사 하이닉스반도체 복합 반도체 장치의 제조방법
CN103258797A (zh) * 2012-02-21 2013-08-21 中芯国际集成电路制造(上海)有限公司 分离栅快闪存储单元及其制作方法
CN104795392A (zh) * 2014-01-22 2015-07-22 北大方正集团有限公司 一种阵列基板及其制备方法
CN105720011A (zh) * 2014-12-23 2016-06-29 台湾积体电路制造股份有限公司 用于防止存储器件的氧化物损害和残留物污染的方法
CN106803509A (zh) * 2017-02-14 2017-06-06 上海华虹宏力半导体制造有限公司 一种解决分栅快闪存储器编程串扰失效的工艺制造方法
CN110911414A (zh) * 2019-12-05 2020-03-24 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制备方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112750787A (zh) * 2021-01-22 2021-05-04 上海华虹宏力半导体制造有限公司 分栅快闪存储器的制备方法
CN112750786A (zh) * 2021-01-22 2021-05-04 上海华虹宏力半导体制造有限公司 分栅快闪存储器的制备方法
CN112750787B (zh) * 2021-01-22 2023-11-07 上海华虹宏力半导体制造有限公司 分栅快闪存储器的制备方法
CN112750786B (zh) * 2021-01-22 2024-02-06 上海华虹宏力半导体制造有限公司 分栅快闪存储器的制备方法
CN112820649A (zh) * 2021-02-05 2021-05-18 上海华虹宏力半导体制造有限公司 一种分栅快闪存储器及其制备方法
CN112820649B (zh) * 2021-02-05 2024-04-09 上海华虹宏力半导体制造有限公司 一种分栅快闪存储器及其制备方法
CN113192959A (zh) * 2021-04-27 2021-07-30 上海华虹宏力半导体制造有限公司 分栅式快闪存储器的制造方法
CN113192959B (zh) * 2021-04-27 2023-11-03 上海华虹宏力半导体制造有限公司 分栅式快闪存储器的制造方法
CN113394222A (zh) * 2021-06-18 2021-09-14 上海华虹宏力半导体制造有限公司 闪存的制备方法
CN113394222B (zh) * 2021-06-18 2024-05-24 上海华虹宏力半导体制造有限公司 闪存的制备方法
CN113675205A (zh) * 2021-08-20 2021-11-19 上海华虹宏力半导体制造有限公司 半导体器件的制造方法
CN113675205B (zh) * 2021-08-20 2024-04-19 上海华虹宏力半导体制造有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
CN111293120B (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
CN111293120B (zh) 分栅快闪存储器及其制备方法
US9887089B2 (en) Semiconductor structures having T-shaped electrodes
CN110517957B (zh) 一种场氧化层及其形成方法
CN110137260B (zh) Ldmos晶体管的场氧化层隔离结构及其制备方法
US10483269B2 (en) EEPROM device
CN109887914B (zh) 分栅快闪存储器及其制备方法
CN110783193B (zh) 半导体结构及其形成方法
US20210193529A1 (en) Method for manufacturing semiconductor device and semiconductor device thereby formed
CN112820649B (zh) 一种分栅快闪存储器及其制备方法
CN110767658A (zh) 闪存器件的形成方法
CN110911414B (zh) 分栅快闪存储器及其制备方法
US6867143B1 (en) Method for etching a semiconductor substrate using germanium hard mask
CN111370414B (zh) 分栅快闪存储器及其制备方法
CN115084030B (zh) 一种高压器件的形成方法及高压器件
US10515971B2 (en) Flash memories and methods for manufacturing the same
US9076668B2 (en) Method of manufacturing the trench of U-shape
CN112652518B (zh) 一种半导体器件的形成方法
CN111785639A (zh) Ldmos晶体管及其制备方法
TWI455206B (zh) 蝕刻氧化層與氮化層之方法
CN110797344B (zh) 一种半导体器件的制造方法
CN103676492A (zh) 电子束光刻方法
CN108831829B (zh) 一种分裂栅结构下的侧墙栅极隔离刻蚀膜层工艺
KR100237007B1 (ko) 플래쉬 메모리 셀의 제조방법
CN114695099A (zh) 嵌入式sonos闪存ono层的制造方法
CN112713149A (zh) 一种半导体器件及形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant