CN103258797A - 分离栅快闪存储单元及其制作方法 - Google Patents

Abstract

本发明提供了一种分离栅快闪存储单元及其制作方法，在字线氧化物形成前刻蚀半导体基底上多余的累积氧化层时，先对累积氧化层进行干法刻蚀后再进行湿法刻蚀，利用干法刻蚀的各向异性以及湿法刻蚀的各向同性的特性，在刻蚀去除半导体基底上的累积氧化层后，会使侧壁氧化层外表面上的刻蚀后剩余氧化层在靠近半导体基底的底端具有圆滑形貌，进而增加了浮栅这一侧字线氧化层的厚度，降低了BTBT在这一区域的发生机率，从而抑制了这一区域自由电子的产生，降低了这一机制相关的编程干扰问题。

Description

分离栅快闪存储单元及其制作方法

技术领域

本发明涉及半导体工艺领域，尤其涉及一种分离栅快闪存储单元及其制作方法。

背景技术

具有电编程和擦除功能的非易失性存储器件的典型实例是快闪存储(Flash memory)器。快闪存储器的存储单元可以被分类为堆叠(stack)结构和分离栅(split gate)结构。堆叠结构的快闪存储单元容易出现在多次反复写入/擦除循环后，单元阀值可能被改变，即擦除功能过度问题，而分离栅能够很好的克服该问题，一个典型的分离栅存储单元如图1所示，包括具有源极111的半导体基底100、依次以堆栈的方式形成在半导体基底100上的浮栅氧化层101、浮栅102、栅间介质层103、控制栅104、控制栅氮化硅层105、控制栅氧化硅层106、控制栅硬掩膜层107，还包括形成在控制栅104两侧的控制栅侧壁层108、形成在控制栅侧壁层108表面以及浮栅102字线区域侧的浮栅侧壁氧化层109，浮栅102擦除栅区域侧的擦除栅隧穿氧化层110，源极111上形成有源极氧化层112，源极氧化层112上形成有擦除栅121，字线区域基底上形成有字线氧化层113，在字线氧化层113上形成有字线122。

作为现有技术制造分离栅快闪存储单元的典型方法，如图2所示，一般包括如下步骤：

形成存储单元堆栈结构的步骤，包括：提供半导体基底，并在半导体基底上形成包括浮栅氧化层、浮栅、栅间介质层、控制栅、控制栅硬掩膜层以及控制栅侧壁层的分离栅存储单元堆叠结构，并在浮栅两侧形成侧壁氧化层；

由于现在工艺中分离栅快闪存储单元以及其外围电路部分是一体形成的，典型的现有制作工艺中，在形成了侧壁氧化层后，形成高压电路部分的高压氧化层，此时会在存储单元区域同时覆盖高压氧化层；

在前程形成结构表面生成覆盖字线区域的光刻胶，暴露擦除栅区域，形成源极区，并对擦除栅区域进行湿法刻蚀，去除擦除栅区域处的前程累积氧化层，并灰化光刻胶；

在存储单元区域形成覆盖的隧穿氧化层，继续形成外围电路部分中压3.3V的氧化层，并进一步形成覆盖擦除栅区域的光刻胶，这样一来，存储单元字线区域处，形成了覆盖字线区域的、包括有侧壁氧化层、高压氧化层、隧穿氧化层和中压氧化层的累积氧化层；

对字线区域的累积氧化层进行刻蚀，一般使用湿法刻蚀去除，以字线区域存储单元堆叠结构侧壁上剩余的氧化物层作为浮栅侧壁氧化层，去除覆盖擦除栅区域的光刻胶；

生成字线氧化层和外围电路的低压氧化层并沉积多晶硅形成字线和擦除栅。

随着半导体器件小型化的发展趋势，器件尺寸在逐步减小，典型的如MOSFET(金属氧化物半导体场效应管)，由于栅氧化层的厚度减小，由带-带隧穿(band to band turnling)从而产生自由电子，引发漏极的漏电(gateinduced drain leakage，GIDL)电流也越来越大，GIDL电流本身引入了热空穴注入，使得空穴陷落在栅氧化层中，从而会导致器件的不稳定性以及能导致氧化层击穿，已成为严重限制MOSFET以及Flash存储器的问题之一。

存储单元阵列是将一系列存储单元的字线及控制栅形成的位线彼此相连起来而形成的。在进行存储单元编程操作时，位线处于高电位，通过控制字线的电压进行选择某个待编程存储单元或禁止某个存储单元被编程。但是，由于存储器件尺寸的缩小，如图1所示的分离栅存储单元，字线氧化层113也越来越薄，基于类似MOSFET栅至漏极的泄漏(GIDL)电流的产生原理，在字线122与浮栅102之间的字线氧化层113靠近半导体基底100的底端部分A处(即字线氧化层113与浮栅侧壁氧化层109构成的拐角处)对应的半导体基底上会产生带-带隧穿(BTBT)效应，进而由带-带隧穿产生自由电子，这些自由电子在控制栅高压的作用下，隧穿该处的氧化层，注入浮栅102，从而改变了浮栅状态，产生编程干扰(program disturb)问题，严重影响存储器的耐久性和数据保持能力。

发明内容

本发明提供了一种分离栅快闪存储单元及其制作方法，以避免由于浮栅这一侧字线氧化层过薄引起的编程干扰的问题。

本发明采用的技术手段如下：一种分离栅快闪存储单元的制造方法，对待刻蚀的字线区域累积氧化层先进行干法刻蚀，再进行湿法刻蚀以暴露字线区域的半导体基底，以使侧壁氧化层外表面上的刻蚀后剩余氧化层在靠近半导体基底的底端具有圆滑形貌。

进一步，具体方法包括：

提供半导体基底，所述半导体基底上预先形成有包括浮栅氧化层、浮栅、栅间介质层、控制栅、控制栅硬掩膜层以及控制栅侧壁层的分离栅存储单元堆叠栅结构和分别在所述堆叠栅结构一侧的擦除栅区域和字线区域；

在所述堆叠栅结构两侧形成侧壁氧化层；

在所述半导体基底、堆叠栅结构及所述侧壁氧化层表面形成高压氧化层；

利用图案化的第一光刻胶阻挡所述存储单元的字线区域，并以所述图案化的第一光刻胶为掩膜在所述擦除栅区域的半导体基底中形成源极区，然后对所述擦除栅区域进行湿法刻蚀，去除擦除栅区域处的前程累积氧化层，并去除所述第一光刻胶；

在所述半导体基底、堆叠栅结构两侧形成隧穿氧化层及形成中压氧化层；

形成图案化的第二光刻胶，所述第二光刻胶遮蔽所述擦除栅区域；

以所述图案化的第二光刻胶作为阻挡，对所述字线区域处的累积氧化层进行干法刻蚀，再进行湿法刻蚀以暴露字线区域的半导体基底表面，以使侧壁氧化层外表面上蚀刻后剩余氧化层在靠近半导体基底的底端具有圆滑形貌；

去除所述图案化的第二光刻胶，热氧化半导体基底表面在暴露的字线区域形成字线氧化层，以在所述擦除栅区域基底的生成的热氧化层及前程累积的隧穿氧化层、中压氧化层作为擦除栅氧化层，以所述字线区域侧壁氧化层及其外表面刻蚀后的剩余氧化层作为浮栅侧壁氧化层，并在所述擦除栅氧化层和字线氧化层上沉积多晶硅以形成擦除栅和字线。

进一步，利用干法刻蚀去除所述字线区域处的累积氧化层的40％至60％。

进一步，在所述半导体基底表面及堆叠栅结构表面通过高热氧化物沉积形成侧壁氧化层。

进一步，所述湿法刻蚀使用的刻蚀剂为DHF溶液或BOE溶液。

本发明还提供了一种分离栅快闪存储单元，包括：

半导体基底；

半导体基底上设置有由浮栅氧化层、浮栅、栅间介质层、控制栅以及控制栅侧壁层构成的堆叠栅极结构，以及堆叠栅极结构一侧的字线和堆叠栅极结构另一侧的擦除栅；

形成在堆叠栅极结构浮栅一侧表面的侧壁氧化层和堆叠栅极结构擦除栅一侧表面隧穿氧化层；

位于所述堆叠栅结构所述擦除栅一侧半导体基底中的源极，所述源极处基底上形成有擦除栅氧化层，且所述擦除栅设置在擦除栅氧化层之上；

位于所述堆叠栅结构字线一侧半导体基底上的字线氧化层，且所述字线形成在所述字线氧化层之上；

其中，所述字线与浮栅之间、靠近半导体基底底端部分的字线氧化层具有圆滑形貌。

本发明提供的制作分离栅快闪存储单元的方法，在刻蚀半导体基底上多余的累积氧化层时，先对累积氧化层进行干法刻蚀后在进行湿法刻蚀，利用干法刻蚀的各向异性以及湿法刻蚀的各向同性的特性，在刻蚀大部分半导体基底上多余的累积氧化层后，会使侧壁氧化层外表面上的刻蚀后剩余氧化层在靠近半导体基底的底端具有圆滑形貌，进而使最后形成的字线与浮栅之间、靠近半导体基底底端部分的氧化层也具有圆滑形貌，增加了字线与发生BTBT的基底部分之间的字线氧化物有效厚度，从而抑制了抑制栅至漏极的泄漏效应，避免由于字线氧化层厚度过薄引起的编程干扰的问题。

附图说明

图1为现有分离栅存储单元结构示意图；

图2为现有技术中一种分离栅快闪存储单元制作方法流程图；

图3为本发明一种分离栅快闪存储单元制作方法流程图；

图4a～图4e为本发明一种分离栅快闪存储单元制作方法结构示意图；

图5为本发明图4c刻蚀过程中拐角处的局部放大示意图。

图6为依据本发明的方法制作出的分离栅快闪存储单元结构示意图。

具体实施方式

为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

如图2所示的本发明一种分离栅快闪存储单元的制造方法，包括：

提供半导体基底，所述半导体基底上预先形成有包括浮栅氧化层、浮栅、栅间介质层、控制栅、控制栅硬掩膜层以及控制栅侧壁层的分离栅存储单元堆叠栅结构和分别在所述堆叠栅结构一侧的擦除栅区域和字线区域；

在所述堆叠栅结构两侧形成侧壁氧化层；

在所述半导体基底、堆叠栅结构及所述侧壁氧化层表面形成高压氧化层；

利用图案化的第一光刻胶阻挡所述存储单元的字线区域，并以所述图案化的第一光刻胶为掩膜在所述擦除栅区域的半导体基底中形成源极区，然后对所述擦除栅区域进行湿法刻蚀，去除擦除栅区域处的前程累积氧化层，并去除所述第一光刻胶；

在所述半导体基底、堆叠栅结构两侧形成隧穿氧化层及形成中压氧化层；

形成图案化的第二光刻胶，所述第二光刻胶遮蔽所述擦除栅区域；

以所述图案化的第二光刻胶作为阻挡，对所述字线区域处的累积氧化层进行干法刻蚀，再进行湿法刻蚀以暴露字线区域的半导体基底表面，以使侧壁氧化层外表面上蚀刻后剩余氧化层在靠近半导体基底的底端具有圆滑形貌；

去除所述图案化的第二光刻胶，热氧化半导体基底表面在暴露的字线区域形成字线氧化层，以在所述擦除栅区域基底的生成的热氧化层及前程累积的隧穿氧化层、中压氧化层作为擦除栅氧化层，以所述字线区域侧壁氧化层及其外表面刻蚀后的剩余氧化层作为浮栅侧壁氧化层，并在所述擦除栅氧化层和字线氧化层上沉积多晶硅以形成擦除栅和字线。

以下结合附图4a～图4d、图5和图6具体描述本发明一种分离栅快闪存储单元的制造方法。

如图4a所示，提供半导体基底200，半导体基底上形成有两个存储单元的堆叠栅结构，每个堆叠栅结构包括在半导体基底200上依次形成浮栅氧化层201、浮栅多晶硅202、栅间介质层203、控制栅多晶硅204、控制栅氮化硅层205、控制栅氧化硅层206、控制栅硬掩膜层207，以及控制栅侧壁层208，并且具有预设置的、位于两堆叠栅结构之间的擦除栅区域401和位于两堆叠栅结构一侧的字线区域402。

参照图4b，在半导体基底200表面及堆叠栅结构表面通过高热氧化物沉积形成第一氧化层209；通过干法刻蚀去除半导体基底200表面及堆叠栅结构顶面的第一氧化层，以在堆叠栅结构两侧保留部分第一氧化层作为侧壁氧化层209，为了表示工艺的连贯性，此处仍以209对侧壁氧化层进行标注。

如图4c所示，在半导体基底200、堆叠栅结构及侧壁氧化层209表面形成高压氧化物210，并形成图案化的第一光刻胶211，以第一光刻胶211作为阻挡，遮蔽字线区域402。

如图4d所示，以第一光刻胶211作为掩膜，通过离子注入形成源极301，并在刻蚀去除擦除栅区域401内的由高压氧化层210和侧壁氧化层209组成的前程累积氧化层后，去除第一光刻胶211，并沉积形成覆盖所得结构的隧穿氧化层213，然后热氧化形成中压氧化物层214，接着形成图案化的第二光刻胶212，第二光刻胶212暴露字线区域402，遮蔽擦除栅区域401；此时，字线区域402处的堆叠栅结构表面及基底处积累形成有由侧壁氧化层209、高压氧化层210、隧穿氧化层213和中压氧化物层214组成的累积氧化层；

如图4e所示，以第二光刻胶212作为阻挡，对字线区域402的累积氧化层进行刻蚀去除，先进行干法刻蚀，刻蚀去除部分累积氧化层，并留有一定余量，再进行湿法刻蚀以暴露字线区域的半导体基底表面，由于先进行了定向的干法刻蚀，所以在刻蚀结束后的累积氧化层在堆叠栅结构字线区域侧壁氧化层外表面处会剩余一些氧化层215，剩余的氧化层215在靠近半导体基底的底端B处具有圆滑形貌，并以剩余的氧化层215以及侧壁氧化层209作为浮栅侧壁氧化层；

图5为图4d刻蚀过程中剩余氧化层215底端B的局部放大图，进行干法刻蚀去除累积氧化层时，优选刻蚀掉半导体基底表面上方60％～70％的累积氧化层，然后利用对DHF溶液或BOE溶液对剩下的累积氧化层进行刻蚀，以暴露字线区域402的半导体基底表面。

最后，如图6所示的，灰化去除图案化的第二光刻胶212，热氧化半导体基底200，在暴露的字线区域半导体基底表面形成字线氧化层216，并在隧穿氧化层213对应基底的位置生成有热氧化层217，以在擦除栅区域401基底的生成的热氧化层217和擦除栅区域401基底上的隧穿氧化层213、中压氧化层214作为最终的擦除栅氧化层，以剩余的氧化层215以及侧壁氧化层209作为浮栅侧壁氧化层，并在擦除栅氧化层和字线氧化层216上沉积多晶硅以形成擦除栅502和字线501；在形成字线氧化层216后，剩余的氧化层215具有圆滑形貌的底端亦作为了字线氧化层216的一部分。

作为对比的，参照图1与图6，可以看出现有技术中，字线与栅极之间的字线氧化物底端与浮栅侧壁氧化层构成的拐角处，具有近直角的直线形貌，字线与发生BTBT的基底部分之间的字线氧化物有效厚度小，而本发明提供的方法在相同位置的氧化物具有圆滑形貌，该处(浮栅侧)字线氧化物的有效厚度明显大于现有技术中字线氧化物对应处的有效厚度，从而抑制了栅至漏极的泄漏效应的产生。

综上，本发明提供的一种分离栅快闪存储单元及其制作方法，在刻蚀半导体基底上多余的累积氧化层时，先对累积氧化层进行干法刻蚀后在进行湿法刻蚀，利用干法刻蚀的各向异性以及湿法刻蚀的各向同性的特性，在刻蚀大部分半导体基底上多余的累积氧化层后，会使侧壁氧化层外表面上的刻蚀后剩余氧化层在靠近半导体基底的底端具有圆滑形貌，进而使最后形成的字线与浮栅之间、靠近半导体基底底端部分的氧化层也具有圆滑形貌，进而增加了浮栅这一侧字线氧化层的厚度，降低了BTBT在这一区域的发生机率，从而抑制了这一区域自由电子的产生，降低了这一机制相关的编程干扰问题。

本发明还提供了一种分离栅快闪存储单元，包括：

半导体基底；

半导体基底上设置有由浮栅氧化层、浮栅、栅间介质层、控制栅以及控制栅侧壁层构成的堆叠栅极结构，以及堆叠栅极结构一侧的字线和堆叠栅极结构另一侧的擦除栅；

形成在堆叠栅极结构浮栅一侧表面的浮栅侧壁氧化层和堆叠栅极结构擦除栅一侧表面隧穿氧化层；

位于所述堆叠栅结构所述擦除栅一侧半导体基底中的源极，所述源极处基底上形成有擦除栅氧化层，且所述擦除栅设置在擦除栅氧化层之上；

位于所述堆叠栅结构字线一侧半导体基底上的字线氧化层，且所述字线形成在所述字线氧化层之上；

其中，所述字线与浮栅之间、靠近半导体基底底端部分的字线氧化层具有圆滑形貌。

以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (6)

1.一种分离栅快闪存储单元的制造方法，其特征在于，对待刻蚀的字线区域累积氧化层先进行干法刻蚀，再进行湿法刻蚀以暴露字线区域的半导体基底，以使侧壁氧化层外表面上的刻蚀后剩余氧化层在靠近半导体基底的底端具有圆滑形貌。

2.根据权利要求1所述的方法，其特征在于，包括：

提供半导体基底，所述半导体基底上预先形成有包括浮栅氧化层、浮栅、栅间介质层、控制栅、控制栅硬掩膜层以及控制栅侧壁层的分离栅存储单元堆叠栅结构和分别在所述堆叠栅结构一侧的擦除栅区域和字线区域；

在所述堆叠栅结构两侧形成侧壁氧化层；

在所述半导体基底、堆叠栅结构及所述侧壁氧化层表面形成高压氧化层；

利用图案化的第一光刻胶阻挡所述存储单元的字线区域，并以所述图案化的第一光刻胶为掩膜在所述擦除栅区域的半导体基底中形成源极区，然后对所述擦除栅区域进行湿法刻蚀，去除擦除栅区域处的前程累积氧化层，并去除所述第一光刻胶；

在所述半导体基底、堆叠栅结构两侧形成隧穿氧化层及形成中压氧化层；

形成图案化的第二光刻胶，所述第二光刻胶遮蔽所述擦除栅区域；

以所述图案化的第二光刻胶作为阻挡，对所述字线区域处的累积氧化层进行干法刻蚀，再进行湿法刻蚀以暴露字线区域的半导体基底表面，以使侧壁氧化层外表面上蚀刻后剩余氧化层在靠近半导体基底的底端具有圆滑形貌；

去除所述图案化的第二光刻胶，热氧化半导体基底表面在暴露的字线区域形成字线氧化层，以在所述擦除栅区域基底的生成的热氧化层及前程累积的隧穿氧化层、中压氧化层作为擦除栅氧化层，以所述字线区域侧壁氧化层及其外表面刻蚀后的剩余氧化层作为浮栅侧壁氧化层，并在所述擦除栅氧化层和字线氧化层上沉积多晶硅以形成擦除栅和字线。

3.根据权利要求1或2所述的方法，其特征在于，利用干法刻蚀去除所述字线区域处的累积氧化层的40％至60％。

4.根据权利要求2所述的方法，其特征在于，在所述半导体基底表面及堆叠栅结构表面通过高热氧化物沉积形成侧壁氧化层。

5.根据权利要求2所述的方法，其特征在于，所述湿法刻蚀使用的刻蚀剂为DHF溶液或BOE溶液。

6.一种分离栅快闪存储单元，包括：

半导体基底；

半导体基底上设置有由浮栅氧化层、浮栅、栅间介质层、控制栅以及控制栅侧壁层构成的堆叠栅极结构，以及堆叠栅极结构一侧的字线和堆叠栅极结构另一侧的擦除栅；

形成在堆叠栅极结构浮栅一侧表面的浮栅侧壁氧化层和堆叠栅极结构擦除栅一侧表面隧穿氧化层；

位于所述堆叠栅结构所述擦除栅一侧半导体基底中的源极，所述源极处基底上形成有擦除栅氧化层，且所述擦除栅设置在擦除栅氧化层之上；

位于所述堆叠栅结构字线一侧半导体基底上的字线氧化层，且所述字线形成在所述字线氧化层之上；

其特征在于，所述字线与浮栅之间、靠近半导体基底底端部分的字线氧化层具有圆滑形貌。

Images