CN112750786A - 分栅快闪存储器的制备方法 - Google Patents

分栅快闪存储器的制备方法 Download PDF

Info

Publication number
CN112750786A
CN112750786A CN202110090004.3A CN202110090004A CN112750786A CN 112750786 A CN112750786 A CN 112750786A CN 202110090004 A CN202110090004 A CN 202110090004A CN 112750786 A CN112750786 A CN 112750786A
Authority
CN
China
Prior art keywords
layer
word line
opposite ends
split
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110090004.3A
Other languages
English (en)
Other versions
CN112750786B (zh
Inventor
于涛易
王哲献
李冰寒
江红
高超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110090004.3A priority Critical patent/CN112750786B/zh
Publication of CN112750786A publication Critical patent/CN112750786A/zh
Application granted granted Critical
Publication of CN112750786B publication Critical patent/CN112750786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种分栅快闪存储器的制备方法，通过形成的所述图案化光刻胶层，暴露出所述逻辑区中的部分所述多晶硅层、所述字线的相对两端以及位于所述字线的相对两端的所述控制栅侧墙。并以所述图案化光刻胶层为掩模，去除所述逻辑区中暴露出的所述多晶硅层，以形成所述逻辑区的栅极结构，以及去除暴露出的所述字线的相对两端和位于所述字线的相对两端的所述控制栅侧墙。因此，本发明仅通过一个光罩形成图案化光刻胶层，即可将所述字线相对两端部的控制栅侧墙去除，以将包围所述字线的所述控制栅侧墙切开。与此同时，还去除了所述逻辑区的部分所述多晶硅层，以形成逻辑区的栅极结构。因此，本发明不仅精简工艺流程，还减少光罩使用，降低制备成本。

Description

分栅快闪存储器的制备方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种分栅快闪存储器的制备方法。
背景技术
快闪存储器以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个快闪存储器问世以来，随着技术的发展和各类电子产品对存储的需求，快闪存储器被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中。快闪存储器为一种非易失性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失。如今快闪存储器己经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。目前适用比较广的快闪存储器为分栅结构。
然而，分栅快闪存储器的制备工艺流程繁琐复杂，制备效率较低，时间成本和经济成本较高。因此，精简工艺流程，降低制备成本，一直是分栅快闪存储器制备的突破口。其中，在分栅快闪存储器的制备过程中，会使用多个光罩，分别去除逻辑区和存储区中的膜层，以及单独使用一个光罩将包围在字线相对两端头的控制栅侧墙打开，并通过刻蚀去除，以形成两条控制栅侧墙。
对此，为精简工艺流程，降低制备成本，申请人提供一种新的分栅快闪存储器的制备方法，以减少光罩的使用，精简工艺流程，降低成本。
发明内容
本发明的目的在于提供一种分栅快闪存储器的制备方法，以解决如何减少光罩的使用，精简工艺流程，降低成本的问题。
为解决上述技术问题，本发明提供一种分栅快闪存储器的制备方法，包括：
提供一衬底，所述衬底包括存储区和逻辑区；其中，所述存储区的衬底上形成有存储单元，所述存储单元包括一字线以及包围所述字线的控制栅侧墙；
形成多晶硅层，所述多晶硅层覆盖所述衬底表面以及所述存储单元；
去除位于所述存储区的所述多晶硅层；
形成图案化光刻胶层，所述图案化光刻胶层暴露出所述逻辑区中的部分所述多晶硅层、所述字线的相对两端以及位于所述字线的相对两端的所述控制栅侧墙；
以所述图案化光刻胶层为掩模，去除所述逻辑区中暴露出的所述多晶硅层，以形成所述逻辑区的栅极结构，以及去除暴露出的所述字线的相对两端和位于所述字线的相对两端的所述控制栅侧墙。
可选的，在所述的分栅快闪存储器的制备方法中，采用干法刻蚀工艺去除暴露出的所述逻辑区中的所述多晶硅层、所述字线的相对两端以及位于所述字线的相对两端的所述控制栅侧墙；其中，采用的刻蚀气体包括含氟气体。
可选的，在所述的分栅快闪存储器的制备方法中，在形成所述多晶硅层之前，所述分栅快闪存储器的制备方法还包括：
形成第一氧化层，所述第一氧化层覆盖所述衬底表面以及所述存储单元。
可选的，在所述的分栅快闪存储器的制备方法中，采用热氧化工艺形成所述第一氧化层；且所述第一氧化层的材质包括二氧化硅。
可选的，在所述的分栅快闪存储器的制备方法中，在去除位于所述存储区的所述多晶硅层之后，所述分栅快闪存储器的制备方法还包括：去除位于所述存储区的所述第一氧化层。
可选的，在所述的分栅快闪存储器的制备方法中，采用湿法刻蚀工艺去除位于所述存储区的所述第一氧化层。
可选的，在所述的分栅快闪存储器的制备方法中，所述湿法刻蚀工艺采用的刻蚀液包括氢氟酸。
可选的，在所述的分栅快闪存储器的制备方法中，采用干法刻蚀工艺去除位于所述存储区的所述多晶硅层；其中，采用的刻蚀气体包括含氟气体。
可选的，在所述的分栅快闪存储器的制备方法中，所述存储单元还包括ONO膜层、浮栅层和第二氧化层；其中，所述第二氧化层、所述浮栅层、所述ONO膜层以及所述控制栅侧墙依次形成于所述衬底上，且所述字线贯穿所述第二氧化层、所述浮栅层、所述ONO膜层以及所述控制栅侧墙。
可选的，在所述的分栅快闪存储器的制备方法中，在去除所述逻辑区中暴露出的所述多晶硅层，以形成所述逻辑区的栅极结构，以及去除暴露出的所述字线的相对两端和位于所述字线的相对两端的所述控制栅侧墙之后，继续以所述图案化光刻胶层为掩模，依次去除暴露出的所述ONO膜层、所述浮栅层和所述第二氧化层。
综上所述，本发明提供一种分栅快闪存储器的制备方法，包括：提供一衬底，所述衬底包括存储区和逻辑区；其中，所述存储区的衬底上形成有存储单元，所述存储单元包括一字线以及包围所述字线的控制栅侧墙。形成多晶硅层，所述多晶硅层覆盖所述衬底表面以及所述存储单元。去除位于所述存储区的所述多晶硅层。形成图案化光刻胶层，所述图案化光刻胶层暴露出所述逻辑区中的部分所述多晶硅层、所述字线的相对两端以及位于所述字线的相对两端的所述控制栅侧墙。以所述图案化光刻胶层为掩模，去除所述逻辑区中暴露出的所述多晶硅层，以形成所述逻辑区的栅极结构，以及去除暴露出的所述字线的相对两端和位于所述字线的相对两端的所述控制栅侧墙。因此，本发明仅通过一个光罩形成图案化光刻胶层，即可将所述字线相对两端部的控制栅侧墙去除，以将包围所述字线的所述控制栅侧墙切开。与此同时，还去除了所述逻辑区的部分所述多晶硅层，以形成逻辑区的栅极结构。因此，本发明不仅精简了工艺流程，还减少光罩使用，降低了制备成本。
附图说明
图1是本发明实施例中的分栅快闪存储器的制备方法流程图；
图2～图16是本发明实施例中的分栅快闪存储器的制备方法中各步骤中半导体结构示意图；
其中，
图2、4、7、11以及14是本发明实施例中的半导体结构的俯视图；
图3是图2中A-A’的剖视图；
图5是图4中B-B’的剖视图；
图6是图4中C-C’的剖视图；
图8是图7中D-D’的剖视图；
图9是图7中E-E’的剖视图；
图12是图11中F-F’的剖视图；
图13是图11中G-G’的剖视图；
图15是图14中H-H’的剖视图；
图16是图14中I-I’的剖视图；
其中，附图标记为：
10-存储区；20-逻辑区；
100-衬底；101-第二氧化层；102-浮栅层；103-ONO膜层；104-字线；105-第三氧化层；106-氮化层；107-第四氧化层；108-第五氧化层；109a-控制栅层；109b-控制栅侧墙；110-第一氧化层；111-多晶硅层，112-图案化光刻胶层；。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种分栅快闪存储器的制备方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
为解决上述技术问题，本实施例提供一种分栅快闪存储器的制备方法，请参阅图1，包括：
步骤一S10：提供一衬底，所述衬底包括存储区和逻辑区；其中，所述存储区的衬底上形成有存储单元，所述存储单元包括一字线以及包围所述字线的控制栅侧墙。
步骤二S20：形成多晶硅层，所述多晶硅层覆盖所述衬底表面以及所述存储单元。
步骤三S30：去除位于所述存储区的所述多晶硅层。
步骤四S40：形成图案化光刻胶层，所述图案化光刻胶层暴露出所述逻辑区中的部分所述多晶硅层、所述字线的相对两端以及位于所述字线的相对两端的所述控制栅侧墙。
步骤五S50：以所述图案化光刻胶层为掩模，去除所述逻辑区中暴露出的所述多晶硅层，以形成所述逻辑区的栅极结构，以及去除暴露出的所述字线的相对两端和位于所述字线的相对两端的所述控制栅侧墙。
以下根据附图2-16具体阐述所述分栅快闪存储器的制备方法：
步骤一S10：请参阅图2-9，提供一衬底100，所述衬底100包括存储区10和逻辑区20；其中，所述存储区10的衬底100上形成有存储单元，所述存储单元包括一字线104以及包围所述字线104的控制栅侧墙109b。
在形成所述存储单元之前，请参阅图2-3，在所述存储区10和所述逻辑区20的所述衬底100上依次形成有第二氧化层101、浮栅层102、ONO膜层103和控制栅层109a。其中，所述存储区10中还形成有字线104，所述字线104贯穿所述浮栅层102和所述控制栅层109a。其中，所述存储单元还包括第三氧化层105、氮化层106、第四氧化层107以及第五氧化层108。所述第三氧化层105、氮化层106以及第四氧化层107依次层叠覆盖于所述字线104的侧壁。
进一步的，从图3中可见，所述ONO膜层103形成于所述字线104的两侧，且从剖面图视角看呈对称的两个“L”形，“L”形的所述ONO膜层103包括相连接的两部分，其中一部分所述ONO膜层103形成于所述浮栅层102和所述控制栅层109a之间，用于隔开所述浮栅层102和所述控制栅层109a。另一部分所述ONO膜层103形成于所述第三氧化层107和所控制栅层109a之间，用于隔开所述第三氧化层107和所控制栅层109a。此外，因所述控制栅层109a覆盖于所述ONO膜层103上，所以所述ONO膜层103的“L”形影响了所述控制栅层109a的形态，避免了所述控制栅层109a在靠近所述字线104的一侧出现尖端，从而避免漏电流的形成，提高了器件的性能。
进一步的，所述第五氧化层108覆盖于所述字线104的顶表面，用于保护所述字线104。可选的，采用热氧化工艺形成所述第五氧化层108，且所述第五氧化层108的材质包括二氧化硅。
请参阅图4-6，采用干法刻蚀工艺或湿法刻蚀工艺去除部分所述控制栅层109a，以形成所述控制栅侧墙109b。如图4所示，所述控制栅侧墙109b呈一回字形，环绕于所述字线104的四周。且位于所述逻辑区20的所述控制栅层109a均被去除，仅保留包围所述字线一圈的所述控制栅层109a，且仅刻蚀形成侧墙形态。
进一步的，请参阅图7-9，在所述控制栅侧墙109b以及所述第五氧化层108的阻挡下，继续刻蚀，以依次去除暴露出的所述ONO膜层103、所述浮栅层102以及所述第二氧化层101。刻蚀完成后，在所述存储区10的所述衬底100上形成所述存储单元，所述逻辑区20上的所有膜层均被去除。
步骤二S20：请参阅图10，形成多晶硅层111，所述多晶硅层111覆盖所述衬底100表面以及所述存储单元。
其中，形成所述多晶硅层111的工艺包括但不限于为化学气相沉积工艺。进一步的，在形成所述多晶硅层111之前，所述分栅快闪存储器的制备方法还包括：形成第一氧化层110，所述第一氧化层110覆盖所述衬底100表面以及所述存储单元。可选的，采用热氧化工艺形成所述第一氧化层110。且所述第一氧化层110的材质包括二氧化硅。
步骤三S30：去除位于所述存储区10的所述多晶硅层111。
进一步的，采用干法刻蚀工艺去除位于所述存储区10的所述多晶硅层111。其中，采用的刻蚀气体包括含氟气体，例如四氟化碳等气体。在去除位于所述存储区10的所述多晶硅层111之后，所述分栅快闪存储器的制备方法还包括：去除位于所述存储区10的所述第一氧化层110。进一步的，采用湿法刻蚀工艺去除位于所述存储区10的所述第一氧化层110。且所述湿法刻蚀工艺采用的刻蚀液包括氢氟酸。
步骤四S40：请参阅图11-13，形成图案化光刻胶层112，所述图案化光刻胶层112暴露出所述逻辑区20中的部分所述多晶硅层111、所述字线104的相对两端以及位于所述字线104的相对两端的所述控制栅侧墙109b。
步骤五S50：请参阅图14-16，以所述图案化光刻胶层112为掩模，去除所述逻辑区20中暴露出的所述多晶硅层111，以形成所述逻辑区20的栅极结构，以及去除暴露出的所述字线104的相对两端和位于所述字线104的相对两端的所述控制栅侧墙109b。
因为所述多晶硅层111的材质与所述控制栅侧墙109和所述字线104的材质均为多晶硅。故在所述图案化光刻胶层112的阻挡下，可采用干法刻蚀工艺同步去除所述逻辑区20中的部分所述多晶硅层111以及所述存储区10中裸露的所述字线104的相对两端和位于所述字线104的相对两端的所述控制栅侧墙109b。其中，采用的刻蚀气体包括但不限于为含氟气体，例如四氟化碳等气体。
因此，本实施例提供的所述分栅快闪存储器的制备方法，通过一个光罩形成所述图案化光刻胶层112，以实现同步刻蚀部分所述逻辑区20中的所述多晶硅层111，以及所述字线104的相对两端和位于所述字线104的相对两端的所述控制栅侧墙109b。即同步实现将所述控制栅侧墙109b的端头切开，以及形成所述逻辑区20的栅极结构，减少了光罩的使用，精简了工艺流程，降低制备成本。
在去除所述逻辑区20中暴露出的所述多晶硅层111，以形成所述逻辑区20的栅极结构，以及去除暴露出的所述字线104的相对两端和位于所述字线104的相对两端的所述控制栅侧墙109b之后，继续以所述图案化光刻胶层112为掩模，依次去除暴露出的所述ONO膜层103、所述浮栅层102和所述第二氧化层101，以形成图16所示的半导体结构。
综上所述，本实施例提供的所述分栅快闪存储器的制备方法，仅通过一个光罩形成图案化光刻胶层112，即可将所述字线104相对两端部的控制栅侧墙109b去除，以将包围所述字线104的所述控制栅侧墙109b切开。与此同时，还去除了所述逻辑区20的部分所述多晶硅层111，以形成逻辑区20的栅极结构。因此，本实施例提供的方法不仅精简了工艺流程，还减少光罩使用，降低了制备成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种分栅快闪存储器的制备方法，其特征在于，所述分栅快闪存储器的制备方法包括：
提供一衬底，所述衬底包括存储区和逻辑区；其中，所述存储区的衬底上形成有存储单元，所述存储单元包括一字线以及包围所述字线的控制栅侧墙；
形成多晶硅层，所述多晶硅层覆盖所述衬底表面以及所述存储单元；
去除位于所述存储区的所述多晶硅层；
形成图案化光刻胶层，所述图案化光刻胶层暴露出所述逻辑区中的部分所述多晶硅层、所述字线的相对两端以及位于所述字线的相对两端的所述控制栅侧墙；
以所述图案化光刻胶层为掩模，去除所述逻辑区中暴露出的所述多晶硅层，以形成所述逻辑区的栅极结构，以及去除暴露出的所述字线的相对两端和位于所述字线的相对两端的所述控制栅侧墙。
2.根据权利要求1所述的分栅快闪存储器的制备方法，其特征在于，采用干法刻蚀工艺去除暴露出的所述逻辑区中的所述多晶硅层、所述字线的相对两端以及位于所述字线的相对两端的所述控制栅侧墙；其中，采用的刻蚀气体包括含氟气体。
3.根据权利要求1所述的分栅快闪存储器的制备方法，其特征在于，在形成所述多晶硅层之前，所述分栅快闪存储器的制备方法还包括：
形成第一氧化层，所述第一氧化层覆盖所述衬底表面以及所述存储单元。
4.根据权利要求3所述的分栅快闪存储器的制备方法，其特征在于，采用热氧化工艺形成所述第一氧化层；且所述第一氧化层的材质包括二氧化硅。
5.根据权利要求3所述的分栅快闪存储器的制备方法，其特征在于，在去除位于所述存储区的所述多晶硅层之后，所述分栅快闪存储器的制备方法还包括：去除位于所述存储区的所述第一氧化层。
6.根据权利要求5所述的分栅快闪存储器的制备方法，其特征在于，采用湿法刻蚀工艺去除位于所述存储区的所述第一氧化层。
7.根据权利要求6所述的分栅快闪存储器的制备方法，其特征在于，所述湿法刻蚀工艺采用的刻蚀液包括氢氟酸。
8.根据权利要求1所述的分栅快闪存储器的制备方法，其特征在于，采用干法刻蚀工艺去除位于所述存储区的所述多晶硅层；其中，采用的刻蚀气体包括含氟气体。
9.根据权利要求1所述的分栅快闪存储器的制备方法，其特征在于，所述存储单元还包括ONO膜层、浮栅层和第二氧化层；其中，所述第二氧化层、所述浮栅层、所述ONO膜层以及所述控制栅侧墙依次形成于所述衬底上，且所述字线贯穿所述第二氧化层、所述浮栅层、所述ONO膜层以及所述控制栅侧墙。
10.根据权利要求9所述的分栅快闪存储器的制备方法，其特征在于，在去除所述逻辑区中暴露出的所述多晶硅层，以形成所述逻辑区的栅极结构，以及去除暴露出的所述字线的相对两端和位于所述字线的相对两端的所述控制栅侧墙之后，继续以所述图案化光刻胶层为掩模，依次去除暴露出的所述ONO膜层、所述浮栅层和所述第二氧化层。
CN202110090004.3A 2021-01-22 2021-01-22 分栅快闪存储器的制备方法 Active CN112750786B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110090004.3A CN112750786B (zh) 2021-01-22 2021-01-22 分栅快闪存储器的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110090004.3A CN112750786B (zh) 2021-01-22 2021-01-22 分栅快闪存储器的制备方法

Publications (2)

Publication Number Publication Date
CN112750786A true CN112750786A (zh) 2021-05-04
CN112750786B CN112750786B (zh) 2024-02-06

Family

ID=75652935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110090004.3A Active CN112750786B (zh) 2021-01-22 2021-01-22 分栅快闪存储器的制备方法

Country Status (1)

Country Link
CN (1) CN112750786B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614787A (zh) * 2003-09-15 2005-05-11 三星电子株式会社 局部长度氮化物sonos器件及其制造方法
WO2013170722A1 (zh) * 2012-05-14 2013-11-21 无锡华润上华科技有限公司 快闪存储器的制作方法
CN104538367A (zh) * 2014-12-30 2015-04-22 上海华虹宏力半导体制造有限公司 镜像分栅快闪存储器及其形成方法
CN111293120A (zh) * 2020-04-01 2020-06-16 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制备方法
CN111987105A (zh) * 2020-09-29 2020-11-24 上海华虹宏力半导体制造有限公司 一种分栅式存储器的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1614787A (zh) * 2003-09-15 2005-05-11 三星电子株式会社 局部长度氮化物sonos器件及其制造方法
WO2013170722A1 (zh) * 2012-05-14 2013-11-21 无锡华润上华科技有限公司 快闪存储器的制作方法
CN104538367A (zh) * 2014-12-30 2015-04-22 上海华虹宏力半导体制造有限公司 镜像分栅快闪存储器及其形成方法
CN111293120A (zh) * 2020-04-01 2020-06-16 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制备方法
CN111987105A (zh) * 2020-09-29 2020-11-24 上海华虹宏力半导体制造有限公司 一种分栅式存储器的制造方法

Also Published As

Publication number Publication date
CN112750786B (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
US7763928B2 (en) Multi-time programmable memory
US20060102948A1 (en) Method of fabricating flash memory
KR100481860B1 (ko) 비휘발성 메모리 장치의 게이트 구조체 및 그 형성 방법
JP2008091868A (ja) 半導体素子のリセスゲートの製造方法
US6482728B2 (en) Method for fabricating floating gate
CN111785724A (zh) 闪存器件的形成方法
JP5237554B2 (ja) 半導体装置の製造方法
TWI234275B (en) Method of fabricating a flash memory cell
US7391073B2 (en) Non-volatile memory structure and method of fabricating non-volatile memory
CN112750786B (zh) 分栅快闪存储器的制备方法
CN113394222B (zh) 闪存的制备方法
CN107634061B (zh) 一种半导体器件的制造方法
CN111524894A (zh) 存储器结构及其制造方法
CN112234096B (zh) 分栅快闪存储器及其制备方法
CN113892177A (zh) 半导体器件及其制造方法、三维存储装置、以及存储系统
CN112750789B (zh) 分栅快闪存储器及其制备方法
US20230337425A1 (en) Memory Structure And Method For Forming The Same
CN112968000B (zh) 分栅快闪存储器的制备方法
WO2022041768A1 (zh) 分栅式闪存器件及其制备方法、电子设备
CN108511337B (zh) 半导体器件的制备方法
KR100590378B1 (ko) 플래쉬 메모리 소자 제조방법
CN114765184A (zh) 存储器结构及其制造方法
CN115528039A (zh) 闪存器件及其制造方法
KR100477549B1 (ko) 플래시 메모리셀의 형성방법
CN101197328A (zh) Sonos快闪存储器的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant