CN115528039A - 闪存器件及其制造方法 - Google Patents
闪存器件及其制造方法 Download PDFInfo
- Publication number
- CN115528039A CN115528039A CN202211202234.5A CN202211202234A CN115528039A CN 115528039 A CN115528039 A CN 115528039A CN 202211202234 A CN202211202234 A CN 202211202234A CN 115528039 A CN115528039 A CN 115528039A
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- flash memory
- memory device
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 242
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 61
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 39
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 37
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 37
- 239000011229 interlayer Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000001312 dry etching Methods 0.000 claims abstract description 14
- 230000015654 memory Effects 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims 1
- 238000001039 wet etching Methods 0.000 abstract description 12
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Abstract
本发明提供了一种闪存器件及其制造方法，所述闪存器件的衬底上设置有字线，字线两侧设置有垂直堆叠的浮栅、层间介质层和控制栅，所述控制栅上设置有第一侧墙，所述第一侧墙为氧化硅层和氮化硅层堆叠而成的叠层结构，所述控制栅和所述字线之间设置有第二侧墙，所述浮栅和所述字线之间设置有第三侧墙。本发明将第一侧墙设置为氧化硅层和氮化硅层堆叠而成的叠层结构，通过第一侧墙中氧化硅层暴露的面积减小所述氧化硅层受到的湿法刻蚀损伤，从而避免第一侧墙与控制栅层的交界处形成台阶，进而维持闪存器件的击穿电压。此外，本发明采用干法刻蚀工艺去除开口下方的层间介质层，进一步减小第一侧墙的湿法刻蚀损伤，以提高闪存器件的性能。
Description
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种闪存器件及其制造方法。
背景技术
随着科技的发展，数据存储介质应用由一些传统的非易失存储器转向闪存型存储器，以闪存为主要存储介质的大容量固态存储设备已经成为当今数据存储的主流方案之一。Nord闪存(Nord Flasd)器件以其低成本、低功耗、存取速度快等性能优势，已经在存储器领域占据越来越重要的地位。然而，随着Nord闪存器件尺寸的不断微缩，为了避免Nord闪存器件的擦写性能和操作电压随着器件尺寸的缩小而降低，需要对Nord闪存器件内部的击穿电压提出更严格的要求。
参阅图1，Nord闪存器件通常包括层叠在一起的浮栅(Floating Gate，FG)10和控制栅(Control Gate，CG)20，浮栅10和控制栅20之间形成有复合介质层30(例如ONO叠层结构)。在现有的Nord闪存器件的制备工艺中，形成于控制栅20表面的第一侧墙40通常采用氧化(Oxide)材料制成，在后续对所述复合介质层30进行湿法刻蚀时，第一侧墙40会被湿法工艺中的氢氟酸(HF)刻蚀，使第一侧墙40与控制栅20的交界处形成一个台阶A。在形成第二侧墙41的过程中，由于第二侧墙41同时覆盖第一侧墙40的表面和控制栅层21的侧壁，且第一侧墙40与控制栅20的交界处形成有台阶A，因此，最终形成的表面圆滑的第二侧墙41会出现厚度不均匀的情况，即覆盖台阶A的部分第二侧墙41的厚度最薄，从而导致后续形成的控制栅与字线之间的击穿电压降低。
鉴于此，需要一种方法减少或避免第一侧墙可能受到的湿法刻蚀损伤，避免第一侧墙与控制栅层的交界处形成台阶，从而维持闪存器件的击穿电压。
发明内容
本发明的目的在于提供一种闪存器件及其制造方法，减少或避免第一侧墙可能受到的湿法刻蚀损伤，避免第一侧墙与控制栅层的交界处形成台阶，从而维持闪存器件的击穿电压。
为了达到上述目的，本发明提供了一种闪存器件的制造方法，包括：
提供衬底，所述衬底上依次形成有浮栅层、层间介质层、控制栅层和硬掩模层，所述硬掩模层上形成有暴露所述控制栅层的开口；
在所述开口的侧壁上形成第一侧墙，所述第一侧墙为氧化硅层和氮化硅层堆叠而成的叠层结构；
去除所述开口暴露的控制栅层以及所述开口下方的层间介质层，使所述开口暴露所述浮栅层，并在所述开口的侧壁和底壁形成第二侧墙；
去除所述开口底部的第二侧墙以及所述开口下方的浮栅层，使所述开口暴露所述衬底，并在所述开口的侧壁和底壁形成第三侧墙；
在所述开口内形成字线；以及，
去除所述硬掩模层以及所述硬掩模层下方的控制栅层、层间介质层和浮栅层，以形成控制栅和浮栅。
可选的，形成所述第一侧墙的过程包括：
在所述开口的侧壁和底壁沉积一层氧化硅层，所述氧化硅层延伸覆盖所述开口两侧的硬掩膜层；
在所述氧化硅层上沉积一层氮化硅层；以及，
去除所述开口底部以及所述硬掩膜层上的氮化硅层和氧化硅层，剩余的所述氧化硅层和所述氮化硅层组成所述第一侧墙。
可选的，所述层间介质层包括依次堆叠的氧化硅层、氮化硅层和氧化硅层。
可选的，采用干法刻蚀工艺去除所述开口下方的层间介质层。
可选的，在形成所述字线之后，去除所述硬掩模层之前，还包括：
形成至少覆盖所述字线的保护层。
可选的，采用干法刻蚀工艺去除所述保护层，同时去除所述硬掩模层下方的控制栅层、层间介质层和浮栅层。
可选的，所述闪存器件的制造方法用于制造Nord闪存器件。
相应地，本发明还提供一种闪存器件，包括：
衬底；
字线，设置于所述衬底上；
浮栅，设置于所述字线两侧；
控制栅，设置于所述浮栅上；
层间介质层，设置于所述浮栅和所述控制栅之间；
第一侧墙，设置于所述控制栅上，所述第一侧墙为氧化硅层和氮化硅层堆叠而成的叠层结构；
第二侧墙，设置于所述控制栅和所述字线之间，所述第二侧墙至少覆盖所述第一侧墙的部分表面和所述控制栅的侧壁；以及，
第三侧墙，设置于所述浮栅和所述字线之间，所述第三侧墙至少覆盖所述第二侧墙的部分表面和所述浮栅的侧壁。
可选的，所述层间介质层为氧化硅层、氮化硅层、氧化硅层依次堆叠而成的叠层结构。
可选的，所述闪存器件为Nord闪存。
综上所述，本发明提供一种闪存器件及其制造方法，所述闪存器件的衬底上设置有字线，所述字线的两侧设置有垂直堆叠的浮栅、层间介质层和控制栅，所述控制栅上设置有第一侧墙，所述第一侧墙为氧化硅层和氮化硅层堆叠而成的叠层结构，所述控制栅和所述字线之间设置有第二侧墙，所述浮栅和所述字线之间设置有第三侧墙。本发明将第一侧墙设置为氧化硅层和氮化硅层堆叠而成的叠层结构，通过第一侧墙中氧化硅层暴露的面积减小所述氧化硅层受到的湿法刻蚀损伤，从而避免第一侧墙与控制栅层的交界处形成台阶，进而维持闪存器件的击穿电压。
进一步地，本发明采用干法刻蚀工艺去除所述开口下方的层间介质层，进一步减小第一侧墙的湿法刻蚀损伤，以提高闪存器件的性能。
附图说明
图1为一Nord闪存的结构示意图；
图2为本发明一实施例提供的闪存器件的制造方法的流程图；
图3至图12为本发明一实施例提供的闪存器件的制造方法中各个步骤对应的结构示意图；
其中，附图标记如下：
10-浮栅；20控制栅；30-复合介质层；40-第一侧墙；41-第二侧墙；A-台阶；
100-衬底；101-栅氧化层；110-浮栅层；111-浮栅；120-层间介质层；130-控制栅层；131-控制栅；140-硬掩模层；150-开口；151-第一侧墙；152-第二侧墙；153-第三侧墙；160-字线；161-保护层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本发明一实施例提供的闪存器件的制造方法的流程图。参阅图2，本实施例所述的闪存器件的制造方法包括：
步骤S01：提供衬底，所述衬底上依次形成有浮栅层、层间介质层、控制栅层和硬掩模层，所述硬掩模层上形成有暴露所述控制栅层的开口；
步骤S02：在所述开口的侧壁上形成第一侧墙，所述第一侧墙为氧化硅层和氮化硅层堆叠而成的叠层结构；
步骤S03：去除所述开口暴露的控制栅层以及所述开口下方的层间介质层，使所述开口暴露所述浮栅层，并在所述开口的侧壁和底壁形成第二侧墙；
步骤S04：去除所述开口底部的第二侧墙以及所述开口下方的浮栅层，使所述开口暴露所述衬底，并在所述开口的侧壁和底壁形成第三侧墙；
步骤S05：在所述开口内形成字线；以及，
步骤S06：去除所述硬掩模层以及所述硬掩模层下方的控制栅层、层间介质层和浮栅层，以形成控制栅和浮栅。
图3至图12为本实施例提供的闪存器件的制造方法中各个步骤对应的结构示意图，下面结合图3至图12详细说明本实施例所述的闪存器件的制造方法。
首先，参阅图3，执行步骤S01，提供衬底100，所述衬底上依次形成有浮栅层110、层间介质层120、控制栅层130和硬掩模层140，所述硬掩模层140上形成有暴露所述控制栅层140的开口150。
本实施例中，对所述硬掩模层140进行光刻工艺和刻蚀工艺，以图形化所述硬掩模层140，从而形成所述开口150。可选的，所述衬底100和所述浮栅层110之间还形成有栅氧化层101。
本实施例中，所述衬底100为硅衬底。所述栅氧化层110为氧化硅层。所述浮栅层110和所述控制栅层130均为多晶硅层。所述层间介质层120为氧化硅层、氮化硅层、氧化硅层堆叠而成的ONO叠层结构(图中未示出)。在本发明的其他实施例中，图3所示的闪存器件中各个膜层的材料可以根据实际需要进行选取，本发明对此不做限制。
接着，参阅图4和图5，执行步骤S02，在所述开口150的侧壁上形成第一侧墙151，所述第一侧墙151为氧化硅层(即黑底白点填充图形所表示的膜层)和氮化硅层(即白底黑点填充图形所表示的膜层)堆叠而成的叠层结构。
示例性的，形成所述第一侧墙151的过程包括：首先，参阅图4，在所述开口150内沉积形成氧化硅层，且所述氧化硅层延伸覆盖所述开口150两侧的硬掩模层140，随后，在所述氧化硅层上沉积形成氮化硅层；接着，参阅图5，刻蚀所述氧化硅层和所述氮化硅层，去除所述开口150底部以及所述硬掩模层140上的氧化硅层和氮化硅层，以使剩余的氧化硅层和氮化硅层覆盖所述开口150的侧壁和所述控制栅层130的部分表面，此时，剩余的氧化硅层和氮化硅层构成了第一侧墙151。可选的，采用化学气相沉积工艺分别形成氧化硅层和氮化硅层，采用干法刻蚀工艺刻蚀所述氧化硅层和氮化硅层以形成所述第一侧墙151。
随后，参阅图6和图7，执行步骤S03，去除所述开口150暴露的控制栅层130以及所述开口150下方的层间介质层120，使所述开口150暴露所述浮栅层110，并在所述开口150的侧壁和底壁形成第二侧墙152。
示例性的，形成所述第二侧墙152的过程包括：首先，参阅图6，采用干法刻蚀工艺去除所述开口150暴露的控制栅层130，再采用干法刻蚀工艺去除所述开口150下方的层间介质层120，以使所述开口150下方的浮栅层110暴露；接着，参阅图7，在所述开口150的侧壁和底壁形成第二侧墙152(所述第二侧墙152的形成过程与所述第一侧墙151的形成过程类似，在此不再赘述)。
需要说明的是，由于所述第一侧墙151包括氧化硅层和氮化硅层，因此，为了减少湿法刻蚀对第一侧墙151(特别是第一侧墙151中的氧化硅层)造成的湿法刻蚀损伤，本步骤采用干法刻蚀工艺去除所述层间介质层120，从而避免了所述第一侧墙151和所述控制栅层130的交界处出现台阶。
本实施例中，所述第二侧墙152完全覆盖所述第一侧墙151，在本发明的其他实施例中，所述第二侧墙152也可以覆盖所述第一侧墙151的部分表面，本发明对此不做限制。可选的，所述第二侧墙152可以为氧化硅层、氮化硅层或其二者组合而成的叠层结构。
接着，参阅图8和图9，执行步骤S04，去除所述开口150底部的第二侧墙152以及所述开口150下方的浮栅层110，使所述开口150暴露所述衬底100，并在所述开口150的侧壁和底壁形成第三侧墙153。
示例性的，形成所述第三侧墙153的过程包括：首先，参阅图8，采用干法刻蚀工艺去除所述开口150底部的第二侧墙152以及所述开口150下方的浮栅层110和栅氧化层101，以使所述开口150下方的衬底100暴露；接着，参阅图9，在所述开口150的侧壁和底壁形成第三侧墙153(所述第三侧墙153的形成过程与所述第一侧墙151的形成过程类似，在此不再赘述)。
本实施例中，所述第三侧墙153覆盖所述第二侧墙155的部分表面，在本发明的其他实施例中，所述第三侧墙153也可以完全覆盖所述第二侧墙152的表面，本发明对此不做限制。可选的，所述第三侧墙153为氧化硅层。
随后，参阅图10和图11，执行步骤S05，在所述开口150内形成字线160。
示例性的，参阅图10，形成所述字线160的过程包括：首先，在所述开口150内填充多晶硅层(图中未示出)，所述多晶硅层延伸覆盖所述开口150两侧的硬掩模层140；接着，刻蚀所述多晶硅层以去除所述硬掩模层140上的多晶硅层，从而在所述开口150内形成字线160。本实施例中，所述字线160为多晶硅层。
参阅图11，在形成所述字线160之后，执行步骤S06之前，本实施例所述的闪存器件的制造方法还包括：形成至少覆盖所述字线160的保护层161。可选的，所述保护层161为氧化硅层或氮化硅层。
接着，参阅图12，执行步骤S06，去除所述硬掩模层140以及所述硬掩模层140下方的控制栅层130、层间介质层120和浮栅层110，以形成控制栅131和浮栅111。本实施例中，采用干法刻蚀工艺去除所述硬掩模层140以及所述硬掩模层140下方的控制栅层130、层间介质层120、浮栅层110和栅氧化层101。所述保护层161在上述刻蚀过程中保护所述字线160不受损伤，且所述保护层在上述刻蚀过程中被一同去除。
相应地，继续参阅图12，本发明还提供一种闪存器件，包括：
衬底100；
字线160，设置于所述衬底100上；
浮栅111，设置于所述字线160两侧；
控制栅131，设置于所述浮栅111上；
层间介质层120，设置于所述浮栅111和所述控制栅131之间；
第一侧墙151，设置于所述控制栅131上，所述第一侧墙151为氧化硅层1和氮化硅层堆叠而成的叠层结构；
第二侧墙152，设置于所述控制栅131和所述字线160之间，所述第二侧墙152至少覆盖所述第一侧墙151的部分表面和所述控制栅131的侧壁；以及，
第三侧墙153，设置于所述浮栅111和所述字线160之间，所述第三侧墙153至少覆盖所述第二侧墙152的部分表面和所述浮栅111的侧壁。
本实施例中，所述字线160、所述浮栅111和所述控制栅131的材料均为多晶硅。所述衬底100为硅衬底。所述层间介质层120为氧化硅层、氮化硅层、氧化硅层堆叠而成的ONO叠层结构(图中未示出)。所述第二侧墙152为氧化硅层、氮化硅层或其二者堆叠而成的叠层结构。所述第三侧墙153为氧化硅层。可选的，所述衬底100和所述浮栅111之间还设置有栅氧化层101，且所述栅氧化层101为氧化硅层。
本实施例中，所述闪存器件为Nord闪存，所述闪存器件的制造方法可以用于制备Nord闪存器件，在本发明的其他实施例中，所述闪存器件可以为其他结构相同或类似的半导体器件，所述闪存器件的制造方法可以用于制造其他结构相同或类似的半导体器件，本发明对此不做限制。
对比图1和图12可知，本发明将第一侧墙设置为氧化硅层和氮化硅层堆叠而成的叠层结构，通过第一侧墙中氧化硅层暴露的面积减小所述氧化硅层受到的湿法刻蚀损伤，同时采用干法刻蚀工艺去除开口下方的层间介质层，进一步减小第一侧墙的湿法刻蚀损伤，从而避免第一侧墙与控制栅层的交界处形成台阶，进而维持了闪存器件的击穿电压，提高了闪存器件的性能。
综上所述，本发明提供一种闪存器件及其制造方法，所述闪存器件的衬底上设置有字线，所述字线的两侧设置有垂直堆叠的浮栅、层间介质层和控制栅，所述控制栅上设置有第一侧墙，所述第一侧墙为氧化硅层和氮化硅层堆叠而成的叠层结构，所述控制栅和所述字线之间设置有第二侧墙，所述浮栅和所述字线之间设置有第三侧墙。本发明将第一侧墙设置为氧化硅层和氮化硅层堆叠而成的叠层结构，通过第一侧墙中氧化硅层暴露的面积减小所述氧化硅层受到的湿法刻蚀损伤，从而避免第一侧墙与控制栅层的交界处形成台阶，进而维持闪存器件的击穿电压。
进一步地，本发明采用干法刻蚀工艺去除所述开口下方的层间介质层，进一步减小第一侧墙的湿法刻蚀损伤，以提高闪存器件的性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种闪存器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上依次形成有浮栅层、层间介质层、控制栅层和硬掩模层，所述硬掩模层上形成有暴露所述控制栅层的开口；
在所述开口的侧壁上形成第一侧墙，所述第一侧墙为氧化硅层和氮化硅层堆叠而成的叠层结构；
去除所述开口暴露的控制栅层以及所述开口下方的层间介质层，使所述开口暴露所述浮栅层，并在所述开口的侧壁和底壁形成第二侧墙；
去除所述开口底部的第二侧墙以及所述开口下方的浮栅层，使所述开口暴露所述衬底，并在所述开口的侧壁和底壁形成第三侧墙；
在所述开口内形成字线；以及，
去除所述硬掩模层以及所述硬掩模层下方的控制栅层、层间介质层和浮栅层，以形成控制栅和浮栅。
2.如权利要求1所述的闪存器件的制造方法，其特征在于，形成所述第一侧墙的过程包括：
在所述开口的侧壁和底壁沉积一层氧化硅层，所述氧化硅层延伸覆盖所述开口两侧的硬掩膜层；
在所述氧化硅层上沉积一层氮化硅层；以及，
去除所述开口底部以及所述硬掩膜层上的氮化硅层和氧化硅层，剩余的所述氧化硅层和所述氮化硅层组成所述第一侧墙。
3.如权利要求1所述的闪存器件的制造方法，其特征在于，所述层间介质层包括依次堆叠的氧化硅层、氮化硅层和氧化硅层。
4.如权利要求1或3所述的闪存器件的制造方法，其特征在于，采用干法刻蚀工艺去除所述开口下方的层间介质层。
5.如权利要求1所述的闪存器件的制造方法，其特征在于，在形成所述字线之后，去除所述硬掩模层之前，还包括：
形成至少覆盖所述字线的保护层。
6.如权利要求5所述的闪存器件的制造方法，其特征在于，采用干法刻蚀工艺去除所述保护层，同时去除所述硬掩模层下方的控制栅层、层间介质层和浮栅层。
7.如权利要求1所述的闪存器件的制造方法，其特征在于，所述闪存器件的制造方法用于制造Nord闪存器件。
8.一种闪存器件，其特征在于，包括：
衬底；
字线，设置于所述衬底上；
浮栅，设置于所述字线两侧；
控制栅，设置于所述浮栅上；
层间介质层，设置于所述浮栅和所述控制栅之间；
第一侧墙，设置于所述控制栅上，所述第一侧墙为氧化硅层和氮化硅层堆叠而成的叠层结构；
第二侧墙，设置于所述控制栅和所述字线之间，所述第二侧墙至少覆盖所述第一侧墙的部分表面和所述控制栅的侧壁；以及，
第三侧墙，设置于所述浮栅和所述字线之间，所述第三侧墙至少覆盖所述第二侧墙的部分表面和所述浮栅的侧壁。
9.如权利要求1所述的闪存器件，其特征在于，所述层间介质层为氧化硅层、氮化硅层、氧化硅层依次堆叠而成的叠层结构。
10.如权利要求1所述的闪存器件，其特征在于，所述闪存器件为Nord闪存。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211202234.5A CN115528039A (zh) | 2022-09-29 | 2022-09-29 | 闪存器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211202234.5A CN115528039A (zh) | 2022-09-29 | 2022-09-29 | 闪存器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115528039A true CN115528039A (zh) | 2022-12-27 |
Family
ID=84700560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211202234.5A Pending CN115528039A (zh) | 2022-09-29 | 2022-09-29 | 闪存器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115528039A (zh) |
-
2022
- 2022-09-29 CN CN202211202234.5A patent/CN115528039A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106356374B (zh) | 快闪存储器及其制作方法 | |
| US7390716B2 (en) | Method of manufacturing flash memory device | |
| US11417678B2 (en) | Method of manufacturing semiconductor memory device | |
| US20070128797A1 (en) | Flash memory device and method for fabricating the same | |
| US6984559B2 (en) | Method of fabricating a flash memory | |
| CN112071844B (zh) | 闪存器件的掩膜版及制造方法 | |
| US6953973B2 (en) | Self-aligned trench isolation method and semiconductor device fabricated using the same | |
| CN113192824B (zh) | 分栅式快闪存储器的掩膜版及制造方法 | |
| US7713820B2 (en) | Method for manufacturing non-volatile memory | |
| CN115528039A (zh) | 闪存器件及其制造方法 | |
| CN114944358A (zh) | 半导体器件及其制作方法、三维存储装置和存储系统 | |
| CN115528038A (zh) | 闪存器件及其制造方法 | |
| KR100880341B1 (ko) | 플래시 메모리 소자의 소자 분리막 형성 방법 | |
| CN100499080C (zh) | 闪存器件分离栅极的制造方法 | |
| CN113394222A (zh) | 闪存的制备方法 | |
| KR20080039025A (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| CN111463213A (zh) | 一种非易失性闪存器件及其制备方法 | |
| US20090065846A1 (en) | Non-volatile memory and manufacturing method thereof | |
| CN115528040A (zh) | 闪存器件的制造方法 | |
| CN115000071A (zh) | 闪存器件及其制造方法 | |
| US7060561B2 (en) | Method for fabricating memory device | |
| CN115835634A (zh) | 闪存器件的制造方法 | |
| CN115811883A (zh) | 闪存器件的制造方法 | |
| CN115084148A (zh) | 闪存器件的制造方法 | |
| CN115117071A (zh) | 分栅式闪存的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |