CN115528040A - 闪存器件的制造方法 - Google Patents
闪存器件的制造方法 Download PDFInfo
- Publication number
- CN115528040A CN115528040A CN202211203938.4A CN202211203938A CN115528040A CN 115528040 A CN115528040 A CN 115528040A CN 202211203938 A CN202211203938 A CN 202211203938A CN 115528040 A CN115528040 A CN 115528040A
- Authority
- CN
- China
- Prior art keywords
- opening
- control gate
- layer
- gate layer
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000010410 layer Substances 0.000 claims abstract description 197
- 238000007667 floating Methods 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 38
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 238000002955 isolation Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000015654 memory Effects 0.000 description 4
- 208000010392 Bone Fractures Diseases 0.000 description 3
- 206010017076 Fracture Diseases 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Abstract
本发明提供了一种闪存器件的制造方法，在衬底上依次形成有浮栅层、层间介质层、控制栅层和具有开口的硬掩膜层，并在开口的侧壁上形成第一侧墙；通过第一刻蚀工艺在开口暴露的控制栅层中形成凹陷，以使第一侧墙的靠近开口一侧的底部与控制栅层之间出现间隙；通过第二刻蚀工艺去除开口暴露的控制栅层及其下方的层间介质层；形成填满间隙的第二侧墙；去除开口暴露的浮栅层，并在开口内形成字线；去除硬掩膜层及其下方的控制栅层、层间介质层和浮栅层，以形成控制栅和浮栅。本发明在开口暴露的控制栅层中形成凹陷，使后续形成的控制栅的顶角圆滑，提高了第二侧墙的厚度均匀性，从而避免控制栅和字线之间的隔离失效，确保闪存器件的正常运行。
Description
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种闪存器件的制造方法。
背景技术
随着科技的发展，数据存储介质应用由一些传统的非易失存储器转向闪存型存储器，以闪存为主要存储介质的大容量固态存储设备已经成为当今数据存储的主流方案之一。
参阅图1，分栅式闪存器件通常包括字线(Word Line，WL)10和垂直堆叠与字线10两侧的浮栅(Floating Gate，FG)20和控制栅(Control Gate，CG)30，其中，控制栅30上形成有第一侧墙40，控制栅30与字线10之间形成有第二侧墙41。参阅图2和图3，在形成所述第一侧墙40之后，由于控制栅层31较厚(例如为
)，刻蚀第一侧墙41暴露出的控制栅层31的过程中会出现侧掏现象，导致刻蚀后的控制栅层31的侧壁呈现向内凹陷的弓形轮廓(BowProfile)，并使得控制栅层31的顶角A处较尖锐。参阅图4，在控制栅层31的刻蚀工艺之后进行的湿法清洗等工艺会回刻第一侧墙40，使得控制栅层31的顶角A暴露。继续参阅图1，由于控制栅层31的顶角A暴露且较尖锐，因此，最终形成在第一侧墙40表面和控制栅30的侧壁上的第二侧墙41厚度不均，其靠近所述顶角A处的部分最薄，严重时第二侧墙41甚至可能在所述顶角A处发生断裂，从而无法有效隔离后续形成的控制栅和字线，并导致分栅式闪存器件失效。
鉴于此，需要一种方法减少或避免因控制栅的顶角过于尖锐导致的第二侧墙厚度不均或断裂，从而避免控制栅和字线之间的隔离失效，确保闪存器件的正常运行。
发明内容
本发明的目的在于提供一种闪存器件的制造方法，减少或避免因控制栅的顶角过于尖锐导致的第二侧墙厚度不均或断裂，从而避免控制栅和字线之间的隔离失效，确保闪存器件的正常运行。
为了达到上述目的，本发明提供了一种闪存器件的制造方法，包括：
提供衬底，所述衬底上依次形成有浮栅层、层间介质层、控制栅层和硬掩膜层，所述硬掩膜层上形成有暴露所述控制栅层的开口，所述开口的侧壁上形成有第一侧墙；
进行第一刻蚀工艺，刻蚀所述开口暴露的部分控制栅层，在所述控制栅层中形成凹陷，以使所述第一侧墙的靠近所述开口一侧的底部与所述控制栅层之间出现间隙；
进行第二刻蚀工艺，去除所述开口暴露的控制栅层以及所述开口下方的层间介质层，以使所述开口暴露所述浮栅层；
形成填满所述间隙的第二侧墙，所述第二侧墙覆盖所述第一侧墙的表面和所述控制栅层的侧壁；
去除所述开口暴露的浮栅层，以使所述开口暴露所述衬底，并在所述开口内形成字线；以及，
去除所述硬掩膜层及所述硬掩膜层下方的控制栅层、层间介质层和浮栅层，以形成控制栅和浮栅。
可选的，进行第二刻蚀工艺之后，所述控制栅层的靠近所述开口一侧的顶角圆滑。
可选的，所述凹陷的宽度大于或等于所述开口的底部宽度，所述凹陷的宽度小于所述开口的底部宽度与所述第一侧墙的宽度之和。
可选的，所述第一刻蚀工艺为各向同性的干法刻蚀工艺。
可选的，所述第一刻蚀工艺中，第一侧墙和控制栅层之间的刻蚀选择比为1：5～1：10。
可选的，所述第二刻蚀工艺为各向异性的干法刻蚀工艺。
可选的，在去除所述开口暴露的浮栅层之后，在所述开口内形成字线之前，还包括：
在所述开口的侧壁和底部形成第三侧墙。
可选的，所述衬底和所述浮栅层之间还形成有栅氧化层。
可选的，所述层间介质层为氧化硅层、氮化硅层和氧化硅层堆叠而成的ONO叠层结构。
可选的，所述闪存器件的制造方法用于制造分栅式闪存器件。
综上所述，本发明提供一种闪存器件的制造方法，在衬底上依次形成浮栅层、层间介质层、控制栅层和具有开口的硬掩膜层，并在所述开口的侧壁上形成第一侧墙；进行第一刻蚀工艺，在开口暴露的控制栅层中形成凹陷，以使所述第一侧墙的靠近所述开口一侧的底部与所述控制栅层之间出现间隙；进行第二刻蚀工艺，去除所述开口暴露的控制栅层及其下方的层间介质层；形成填满所述间隙的第二侧墙；去除所述开口暴露的浮栅层，并在所述开口内形成字线；以及，去除所述硬掩膜层及其下方的控制栅层、层间介质层和浮栅层，以形成控制栅和浮栅。本发明通过第一刻蚀工艺在开口暴露的控制栅层中形成凹陷，使后续形成的控制栅的顶角圆滑，减少或避免因控制栅的顶角过于尖锐导致的第二侧墙厚度不均或断裂，从而避免控制栅和字线之间的隔离失效，确保闪存器件的正常运行。
附图说明
图1为一闪存器件的结构示意图；
图2至图4为一闪存器件的制造过程中部分步骤对应的结构示意图；
图5为本发明一实施例提供的闪存器件的制造方法的流程图；
图6至图11为本发明一实施例提供的闪存器件的制造方法中各个步骤对应的结构示意图；
其中，附图标记如下：
10-字线；20-浮栅；30-控制栅；31-控制栅层；40-第一侧墙；41-第二侧墙；
100-衬底；101-栅氧化层；110-浮栅层；111-浮栅；120-层间介质层；130-控制栅层；131-凹陷；132-控制栅；140-硬掩膜层；150-开口；151-第一侧墙；152-第二侧墙；153-第三侧墙；160-字线；
A-顶角；B-间隙。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图5为本发明一实施例提供的闪存器件的制造方法的流程图。参阅图5，所述闪存器件的制造方法包括：
步骤S01：提供衬底，所述衬底上依次形成有浮栅层、层间介质层、控制栅层和硬掩膜层，所述硬掩膜层上形成有暴露所述控制栅层的开口，所述开口的侧壁上形成有第一侧墙；
步骤S02：进行第一刻蚀工艺，刻蚀所述开口暴露的部分控制栅层，在所述控制栅层中形成凹陷，以使所述第一侧墙的靠近所述开口一侧的底部与所述控制栅层之间出现间隙；
步骤S03：进行第二刻蚀工艺，去除所述开口暴露的控制栅层以及所述开口下方的层间介质层，以使所述开口暴露所述浮栅层；
步骤S04：形成填满所述间隙的第二侧墙，所述第二侧墙覆盖所述第一侧墙的表面和所述控制栅层的侧壁；
步骤S05：去除所述开口暴露的浮栅层，以使所述开口暴露所述衬底，并在所述开口内形成字线；以及，
步骤S06：去除所述硬掩膜层及所述硬掩膜层下方的控制栅层、层间介质层和浮栅层，以形成控制栅和浮栅。
图6至图11为本发明一实施例提供的闪存器件的制造方法中各个步骤对应的结构示意图，下面结合图6至图11详细说明本实施例所述的闪存器件的制造方法。
首先，参阅图6，执行步骤S01，提供衬底100，所述衬底100上依次形成有浮栅层110、层间介质层120、控制栅层130和硬掩膜层140，所述硬掩膜层140上形成有暴露所述控制栅层130的开口150，所述开口150的侧壁上形成有第一侧墙151。
示例性的，形成所述第一侧墙151的过程包括：在所述衬底100上依次沉积形成浮栅层110、层间介质层120、控制栅层130和硬掩模层140；对所述硬掩模层140进行光刻及刻蚀处理，以图形化所述硬掩模层140，从而形成所述开口150；在所述开口150内沉积第一侧墙材料层(图中未示出)，所述第一侧墙材料层延伸覆盖所述开口150两侧的硬掩模层140的表面；刻蚀所述第一侧墙材料层，以在所述开口150的侧壁上形成第一侧墙151。
本实施例中，所述衬底100和所述浮栅层110之间还形成有栅氧化层101。可选的，所述层间介质层120为氧化硅层、氮化硅层和氧化硅层堆叠而成的ONO叠层结构。本实施例中，所述第一侧墙151和所述栅氧化层101为氧化硅层，所述浮栅层110和所述控制栅层130为多晶硅层，所述硬掩模层140为氮化硅层，在本发明的其他实施例中，上述各个膜层的具体材料可以根据实际需要进行调整，本发明对此不做限制。
接着，参阅图7，执行步骤S02，进行第一刻蚀工艺，刻蚀所述开口150暴露的部分控制栅层130，在所述控制栅层130中形成凹陷131，以使所述第一侧墙151的靠近所述开口150一侧的底部与所述控制栅层130之间存在间隙B。
本实施例中，所述第一刻蚀工艺为各向同性的干法刻蚀工艺，且所述第一刻蚀工艺中，第一侧墙151和控制栅层130之间的刻蚀选择比为1：5～1：10。需要说明的是，所述凹陷131的延伸进入第一侧墙151底部的部分(即所述间隙B)的宽度非常小，不会影响最终形成的闪存器件的正常使用。可选的，所述凹陷131的宽度X大于或等于所述开口150的底部宽度W1，所述凹陷131的宽度X小于所述开口151的底部宽度W1与所述第一侧墙151的宽度W2之和。
随后，参阅图8，执行步骤S03，进行第二刻蚀工艺，去除所述开口150暴露的控制栅层130以及所述开口150下方的层间介质层120，以使所述开口150暴露所述浮栅层110。可选的，所述第二刻蚀工艺为各向异性的干法刻蚀工艺。
需要说明的是，由于步骤S02中所述控制栅层130中形成了凹陷131，并使所述第一侧墙151的靠近所述开口150一侧的底部与所述控制栅层130之间存在间隙B，因此，在进行第二刻蚀工艺之后，所述控制栅层130的靠近所述开口150一侧的顶角(即间隙B下方的顶角)圆滑。
接着，参阅图9，执行步骤S04，形成填满所述间隙B的第二侧墙152，所述第二侧墙152覆盖所述第一侧墙151的表面和所述控制栅层130的侧壁。本实施例中，所述第二侧墙152的形成方法与所述第一侧墙的形成方法相同，在此不再赘述。可选的，所述第二侧墙152为氧化硅层和氮化硅层堆叠而成的叠层结构。
随后，参阅图10，执行步骤S05，去除所述开口150暴露的浮栅层110，以使所述开口150暴露所述衬底110，并在所述开口150内形成字线160。
示例性的，所述字线160的形成过程包括：以所述硬掩模层140、所述第一侧墙151和所述第二侧墙152为掩膜k刻蚀所述开口150暴露的浮栅层110及所述开口150下方的栅氧化层101，以使所述开口150暴露所述衬底110；在所述开口150的侧壁及底部形成第三侧墙153(所述第三侧墙153的形成过程与所述第一侧墙151的形成过程相同，在此不再赘述)；在所述开口150内及所述开口150两侧的硬掩模层140上沉积形成字线材料层(图中未示出)，对所述字线材料层进行平坦化处理以及刻蚀处理，以在所述开口150内形成字线160。可选的，采用化学机械研磨工艺进行平坦化处理。可选的，所述第三侧墙153为氧化硅层。所述字线160为多晶硅层。
接着，参阅图11，执行步骤S06，去除所述硬掩膜层140及所述硬掩膜层140下方的控制栅层130、层间介质层120和浮栅层110，以形成控制栅132和浮栅111。可选的，采用干法刻蚀工艺去除所述硬掩膜层140及所述硬掩膜层140下方的控制栅层130、层间介质层120、浮栅层110和栅氧化层101。
本实施例中，所述闪存器件的制造方法用于制造分栅式闪存器件，在本发明的其他实施例中，所述闪存器件的制造方法也可以用于制造其他类型的闪存器件或其他结构相同的半导体器件，本发明对此不做限制。
对比图1和图11可知，现有的闪存器件中控制栅30的顶角A相对尖锐，第二侧墙41的靠近顶角A处的部分较薄，有断裂的风险，影响了控制栅30和字线10的隔离效果；而本实施例所形成的闪存器件中，控制栅132的顶角(即间隙B下方的顶角)相对圆滑，第二侧墙152的靠近顶角的部分较厚，不容易出现断裂情况，从而避免了控制栅132和字线160之间的隔离失效，确保了闪存器件的正常运行。
综上所述，本发明提供一种闪存器件的制造方法，在衬底上依次形成浮栅层、层间介质层、控制栅层和具有开口的硬掩膜层，并在所述开口的侧壁上形成第一侧墙；进行第一刻蚀工艺，在开口暴露的控制栅层中形成凹陷，以使所述第一侧墙的靠近所述开口一侧的底部与所述控制栅层之间出现间隙；进行第二刻蚀工艺，去除所述开口暴露的控制栅层及其下方的层间介质层；形成填满所述间隙的第二侧墙；去除所述开口暴露的浮栅层，并在所述开口内形成字线；以及，去除所述硬掩膜层及其下方的控制栅层、层间介质层和浮栅层，以形成控制栅和浮栅。本发明通过第一刻蚀工艺在开口暴露的控制栅层中形成凹陷，使后续形成的控制栅的顶角圆滑，减少或避免因控制栅的顶角过于尖锐导致的第二侧墙厚度不均或断裂，从而避免控制栅和字线之间的隔离失效，确保闪存器件的正常运行。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种闪存器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上依次形成有浮栅层、层间介质层、控制栅层和硬掩膜层，所述硬掩膜层上形成有暴露所述控制栅层的开口，所述开口的侧壁上形成有第一侧墙；
进行第一刻蚀工艺，刻蚀所述开口暴露的部分控制栅层，在所述控制栅层中形成凹陷，以使所述第一侧墙的靠近所述开口一侧的底部与所述控制栅层之间出现间隙；
进行第二刻蚀工艺，去除所述开口暴露的控制栅层以及所述开口下方的层间介质层，以使所述开口暴露所述浮栅层；
形成填满所述间隙的第二侧墙，所述第二侧墙覆盖所述第一侧墙的表面和所述控制栅层的侧壁；
去除所述开口暴露的浮栅层，以使所述开口暴露所述衬底，并在所述开口内形成字线；以及，
去除所述硬掩膜层及所述硬掩膜层下方的控制栅层、层间介质层和浮栅层，以形成控制栅和浮栅。
2.如权利要求1所述的闪存器件的制造方法，其特征在于，进行第二刻蚀工艺之后，所述控制栅层的靠近所述开口一侧的顶角圆滑。
3.如权利要求1所述的闪存器件的制造方法，其特征在于，所述凹陷的宽度大于或等于所述开口的底部宽度，所述凹陷的宽度小于所述开口的底部宽度与所述第一侧墙的宽度之和。
4.如权利要求1所述的闪存器件的制造方法，其特征在于，所述第一刻蚀工艺为各向同性的干法刻蚀工艺。
5.如权利要求1或4所述的闪存器件的制造方法，其特征在于，所述第一刻蚀工艺中，第一侧墙和控制栅层之间的刻蚀选择比为1：5～1：10。
6.如权利要求1所述的闪存器件的制造方法，其特征在于，所述第二刻蚀工艺为各向异性的干法刻蚀工艺。
7.如权利要求1所述的闪存器件的制造方法，其特征在于，在去除所述开口暴露的浮栅层之后，在所述开口内形成字线之前，还包括：
在所述开口的侧壁和底部形成第三侧墙。
8.如权利要求1所述的闪存器件的制造方法，其特征在于，所述衬底和所述浮栅层之间还形成有栅氧化层。
9.如权利要求1所述的闪存器件的制造方法，其特征在于，所述层间介质层为氧化硅层、氮化硅层和氧化硅层堆叠而成的ONO叠层结构。
10.如权利要求1所述的闪存器件的制造方法，其特征在于，所述闪存器件的制造方法用于制造分栅式闪存器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211203938.4A CN115528040A (zh) | 2022-09-29 | 2022-09-29 | 闪存器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211203938.4A CN115528040A (zh) | 2022-09-29 | 2022-09-29 | 闪存器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115528040A true CN115528040A (zh) | 2022-12-27 |
Family
ID=84698759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211203938.4A Pending CN115528040A (zh) | 2022-09-29 | 2022-09-29 | 闪存器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115528040A (zh) |
-
2022
- 2022-09-29 CN CN202211203938.4A patent/CN115528040A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7732338B2 (en) | Method of fabricating semiconductor device with reduced pitch | |
| KR100814408B1 (ko) | 비휘발성 메모리 소자 및 이의 제조 방법. | |
| US6436751B1 (en) | Fabrication method and structure of a flash memory | |
| US7659159B2 (en) | Method of manufacturing a flash memory device | |
| US11742383B2 (en) | Semiconductor device with air gap | |
| KR100753134B1 (ko) | 반도체 소자의 제조방법 | |
| CN112071844B (zh) | 闪存器件的掩膜版及制造方法 | |
| US7713820B2 (en) | Method for manufacturing non-volatile memory | |
| KR100655283B1 (ko) | 이이피롬 장치 및 그 제조 방법 | |
| US11678484B2 (en) | Semiconductor structure and manufacturing method thereof and flash memory | |
| CN115528040A (zh) | 闪存器件的制造方法 | |
| US7592036B2 (en) | Method for manufacturing NAND flash memory | |
| CN115835634A (zh) | 闪存器件的制造方法 | |
| KR20050066873A (ko) | 트랜치 아이솔레이션을 갖는 불휘발성 메모리 소자의 제조방법 | |
| KR100602126B1 (ko) | 플래시 메모리 셀 및 그 제조 방법 | |
| KR101048957B1 (ko) | 낸드 플래쉬 메모리 소자 및 그의 제조 방법 | |
| KR20070053488A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| US20090065846A1 (en) | Non-volatile memory and manufacturing method thereof | |
| US20090047765A1 (en) | Method of manufacturing non-volatile memory | |
| CN115528038A (zh) | 闪存器件及其制造方法 | |
| CN116193860A (zh) | 闪存器件的制造方法 | |
| CN115528039A (zh) | 闪存器件及其制造方法 | |
| CN116193859A (zh) | 闪存器件及其制造方法 | |
| US7060561B2 (en) | Method for fabricating memory device | |
| KR100912992B1 (ko) | 반도체 소자의 게이트 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |