CN116193859A - 闪存器件及其制造方法 - Google Patents
闪存器件及其制造方法 Download PDFInfo
- Publication number
- CN116193859A CN116193859A CN202211557456.9A CN202211557456A CN116193859A CN 116193859 A CN116193859 A CN 116193859A CN 202211557456 A CN202211557456 A CN 202211557456A CN 116193859 A CN116193859 A CN 116193859A
- Authority
- CN
- China
- Prior art keywords
- layer
- opening
- control gate
- side wall
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种闪存器件及其制造方法,在衬底上依次形成浮栅层、层间介质层、控制栅层和具有开口的硬掩膜层,并在开口的侧壁上形成第一侧墙;去除开口暴露的控制栅层及其下方的层间介质层,控制栅层的靠近第一侧墙的顶角处存在突起;形成表面平整的隔离层,所述隔离层至少覆盖第一侧墙表面、突起和控制栅层的靠近开口一侧的侧壁;形成覆盖隔离层的第二侧墙;去除开口暴露的浮栅层,并在开口内形成字线;去除硬掩模层及其下方的控制栅层、层间介质层和浮栅层,以形成控制栅和浮栅。本发明通过在突起上形成表面平整的隔离层,减少或避免第二侧墙出现厚度不均匀或断开的情况,拓宽了后续工艺的工艺窗口,改善了字线与控制栅之间的击穿电压。
Description
技术领域
本发明涉及集成电路制造技术领域,尤其涉及一种闪存器件及其制造方法。
背景技术
闪存器件作为一种非易失性存储器,具有便捷、存储密度高、可靠性强等特点,应用广泛。现有的闪存器件的结构通常包括分栅结构、叠栅结构或其组合,其中,分栅式闪存器件具有编程效率高的特点。
随着集成电路制造技术水平的不断进步,闪存器件的尺寸也不断缩小。参阅图1和图2,在刻蚀开口10暴露的控制栅层20过程中可能会出现侧掏现象,导致控制栅层20的靠近开口10一侧的顶角处出现突起A;参阅图3,后续的湿法清洗等工艺会回刻控制栅层20上方的第一侧墙30,从而导致突起A暴露。然而,参阅图4,随着闪存器件尺寸的缩小,闪存器件中各个膜层的厚度减薄,相关的工艺窗口随之减小。由于第一侧墙30和控制栅层20的交界处存在突起A,因此,后续形成于第一侧墙30表面和控制栅21的侧壁上的第二侧墙31容易出现厚度不均匀的情况,严重时第二侧墙31的靠近突起A的部分会发生断裂,并导致控制栅21和字线40之间的介质层(即第一侧墙30、第二侧墙31和第三侧墙33)被击穿。
鉴于此,需要一种方法减少或避免第二侧墙出现厚度不均匀或断开的情况,从而避免字线与控制栅之间的介质层被击穿。
发明内容
本发明的目的在于提供一种闪存器件及其制造方法,减少或避免第二侧墙出现厚度不均匀或断开的情况,从而避免字线与控制栅之间的介质层被击穿。
为了达到上述目的,本发明提供了一种闪存器件的制造方法,包括:
提供衬底,所述衬底上依次形成有浮栅层、层间介质层、控制栅层和硬掩膜层,所述硬掩膜层上形成有暴露所述控制栅层的开口,且所述开口的侧壁上形成有第一侧墙;
去除所述开口暴露的控制栅层及所述开口下方的层间介质层,使所述开口暴露所述浮栅层,所述控制栅层的靠近所述第一侧墙的顶角处存在突起;
形成表面平整的隔离层,所述隔离层至少覆盖所述第一侧墙的表面、所述突起和所述控制栅层的靠近所述开口一侧的侧壁;
形成覆盖所述隔离层的第二侧墙;
去除所述开口暴露的浮栅层,并在所述开口内形成字线;以及,
去除所述硬掩模层及所述硬掩模层下方的控制栅层、层间介质层和浮栅层,以形成控制栅和浮栅。
可选的,形成表面平整的所述隔离层的过程包括:
在所述开口的侧壁及底部沉积隔离层,所述隔离层延伸覆盖所述开口两侧的硬掩膜层;
图形化所述隔离层,使所述隔离层至少覆盖所述第一侧墙的表面、所述突起和所述控制栅层的靠近所述开口一侧的侧壁,并使所述隔离层的表面平整。
可选的,采用各向异性的干法刻蚀工艺图形化所述隔离层。
可选的,在图形化所述隔离层之后,还包括:
进行灰化工艺及湿法清洗工艺,以去除所述图形化过程中产生的聚合物。
可选的,所述隔离层的厚度大于所述突起突出所述控制栅的侧壁的宽度。
可选的,所述隔离层的材料与所述第一侧墙或所述第二侧墙的材料相同。
可选的,在去除所述开口暴露的浮栅层之后,形成所述字线之前,还包括:
在所述开口的侧壁和底壁形成第三侧墙。
可选的,所述衬底和所述浮栅层之间还形成有栅氧化层。
可选的,所述闪存器件的制造方法用于制造分栅式闪存器件。
相应的,本发明还提供一种闪存器件,包括:
衬底;
字线,设置于所述衬底上;
浮栅,设置于所述字线的两侧;
控制栅,设置于所述浮栅上,所述控制栅的靠近所述字线一侧的顶角上设置有突起;
第一侧墙,设置于所述控制栅上;
隔离层,设置于所述第一侧墙的表面和所述控制栅的靠近所述字线一侧的侧壁,所述隔离层覆盖所述突起;
第二侧墙,设置于所述隔离层和所述字线之间。
综上所述,本发明提供一种闪存器件及其制造方法,在衬底上依次形成浮栅层、层间介质层、控制栅层和具有开口的硬掩膜层,并在开口的侧壁上形成第一侧墙;去除开口暴露的控制栅层及其下方的层间介质层,所述控制栅层的靠近所述第一侧墙的顶角处存在突起;形成表面平整的隔离层,所述隔离层至少覆盖所述第一侧墙的表面、所述突起和所述控制栅层的靠近所述开口一侧的侧壁;形成覆盖所述隔离层的第二侧墙;去除所述开口暴露的浮栅层,并在所述开口内形成字线;以及,去除所述硬掩模层及所述硬掩模层下方的控制栅层、层间介质层和浮栅层,以形成控制栅和浮栅。本发明通过在突起上形成表面平整的隔离层,减少或避免第二侧墙出现厚度不均匀或断开的情况,拓宽了后续工艺的工艺窗口,改善了字线与控制栅之间的击穿电压。
附图说明
图1至图4为一闪存器件的制造方法中部分步骤对应的结构示意图;
图5为本发明一实施例提供的闪存器件的制造方法的流程图;
图6至图11为本发明一实施例提供的闪存器件的制造方法中各个步骤对应的结构示意图;
其中,附图标记如下:
10-开口;20-控制栅层;21-控制栅;30-第一侧墙;31-第二侧墙;33-第三侧墙;40-字线;
100-衬底;101-栅氧化层;110-浮栅层;111-浮栅;120-层间介质层;130-控制栅层;131-控制栅;140-硬掩模层;150-开口;151-第一侧墙;152-第二侧墙;153-第三侧墙;160-隔离层;170-字线;
A、B-突起。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
图5为本发明一实施例提供的闪存器件的制造方法的流程图。参阅图5,本实施例所述的闪存器件的制造方法包括:
步骤S01:提供衬底,所述衬底上依次形成有浮栅层、层间介质层、控制栅层和硬掩膜层,所述硬掩膜层上形成有暴露所述控制栅层的开口,且所述开口的侧壁上形成有第一侧墙;
步骤S02:去除所述开口暴露的控制栅层及所述开口下方的层间介质层,使所述开口暴露所述浮栅层,所述控制栅层的靠近所述第一侧墙的顶角处存在突起;
步骤S03:形成表面平整的隔离层,所述隔离层至少覆盖所述第一侧墙的表面、所述突起和所述控制栅层的靠近所述开口一侧的侧壁;
步骤S04:形成覆盖所述隔离层的第二侧墙;
步骤S05:去除所述开口暴露的浮栅层,并在所述开口内形成字线;以及,
步骤S06:去除所述硬掩模层及所述硬掩模层下方的控制栅层、层间介质层和浮栅层,以形成控制栅和浮栅。
图6至图11为本实施例提供的闪存器件的制造方法中各个步骤对应的结构示意图,下面结合图6至图11详细说明本实施例所述的闪存器件的制造方法。
首先,参阅图6,执行步骤S01,提供衬底100,所述衬底100上依次形成有浮栅层110、层间介质层120、控制栅层130和硬掩膜层140,所述硬掩膜层140上形成有暴露所述控制栅层130的开口150,且所述开口150的侧壁上形成有第一侧墙151。
示例性的,形成所述第一侧墙151的过程包括:在所述衬底100上依次沉积形成浮栅层110、层间介质层120、控制栅层130和硬掩模层140;对所述硬掩模层140进行光刻及刻蚀处理,以图形化所述硬掩模层140,从而形成所述开口150;在所述开口150内沉积第一侧墙材料层(图中未示出),所述第一侧墙材料层延伸覆盖所述开口150两侧的硬掩模层140的表面;刻蚀所述第一侧墙材料层,以在所述开口150的侧壁上形成第一侧墙151。
本实施例中,所述层间介质层120为氧化硅层、氮化硅层、氧化硅层堆叠而成的ONO叠层结构。可选的,所述衬底100和所述浮栅层110之间还形成有栅氧化层101。可选的,所述第一侧墙151为氧化硅层。
接着,参阅图7,执行步骤S02,去除所述开口150暴露的控制栅层130及所述开口150下方的层间介质层120,使所述开口150暴露所述浮栅层110,所述控制栅层130的靠近所述第一侧墙151的顶角处存在突起B。
示例性的,去除所述开口150暴露的控制栅层130及所述开口150下方的层间介质层120的过程包括:以所述硬掩膜层140和所述第一侧墙151为掩模刻蚀所述开口150暴露的控制栅层130,以使所述开口150暴露所述层间介质层120;采用灰化(Asher)工艺和湿法清洗(Wet Strip)工艺去除上一步刻蚀过程中产生的聚合物(Polymer);采用湿法刻蚀工艺去除所述开口150暴露的层间介质层120。
需要说明的是,在所述控制栅层130的刻蚀过程中可能会出现侧掏现象,使所述控制栅层130的靠近开口150一侧的侧壁呈现向内凹陷的弓形轮廓,从而导致所述控制栅层130的靠近所述第一侧墙151的顶角处出现突起B。此外,上述刻蚀工艺之后进行的湿法清洗工艺及层间介质层120的湿法刻蚀工艺可能会回刻第一侧墙151,使得原本被所述第一侧墙151覆盖的突起B暴露出来。
随后,参阅图8,执行步骤S03,形成表面平整的隔离层160,所述隔离层160至少覆盖所述第一侧墙151的表面、所述突起B和所述控制栅层130的靠近所述开口150一侧的侧壁。
示例性的,形成表面平整的所述隔离层160的过程包括:在所述开口150的侧壁及底部沉积隔离层160,所述隔离层160延伸覆盖所述开口150两侧的硬掩膜层140;图形化所述隔离层160,使所述隔离层160至少覆盖所述第一侧墙151的表面、所述突起B和所述控制栅层130的靠近所述开口150一侧的侧壁,并使所述隔离层160的表面平整。可选的,在图形化所述隔离层160之后,执行步骤S04之前,还可以进行灰化工艺和湿法清洗工艺,以去除所述图形化过程中产生的聚合物。
本实施例中,采用各向异性的干法刻蚀工艺图形化所述隔离层160。可选的,所述隔离层160的材料与所述第一侧墙151或所述第二侧墙152的材料相同,可以为氧化硅层或氮化硅层。本实施例中,所述隔离层160的厚度大于所述突起B突出所述控制栅130的侧壁的宽度,以确保所述隔离层160在图形化之后仍能覆盖所述突起B,而不被所述突起B截断。
接着,参阅图9,执行步骤S04,形成覆盖所述隔离层160的第二侧墙152。本实施例中,所述第二侧墙152为高温氧化层(High Temperature Oxidation,HTO)和氮化硅层堆叠而成的叠层结构。需要说明的是,由于所述隔离层160的表面平整,因此,形成于所述隔离层160上的第二侧墙152厚度均匀,避免了所述突起B截断所述第二侧墙152的情况。
随后,参阅图10,执行步骤S05,去除所述开口150暴露的浮栅层110,并在所述开口150内形成字线170。
示例性的,所述字线170的形成过程包括:以所述硬掩模层140、所述第一侧墙151、所述隔离层160和所述第二侧墙152为掩膜刻蚀所述开口150暴露的浮栅层110及所述开口150下方的栅氧化层101,以使所述开口150暴露所述衬底110;在所述开口150的侧壁及底部形成第三侧墙153(所述第三侧墙153的形成过程与所述第一侧墙151的形成过程相同,在此不再赘述);在所述开口150内及所述开口150两侧的硬掩模层140上沉积形成字线材料层(图中未示出),对所述字线材料层进行平坦化处理以及刻蚀处理,以在所述开口150内形成字线170。可选的,采用化学机械研磨工艺进行平坦化处理。可选的,所述第三侧墙153为氧化硅层。所述字线170为多晶硅层。
接着,参阅图11,执行步骤S06,去除所述硬掩模层140及所述硬掩模层140下方的控制栅层130、层间介质层120和浮栅层110,以形成控制栅131和浮栅111。可选的,采用干法刻蚀工艺去除所述硬掩膜层140及所述硬掩膜层140下方的控制栅层130、层间介质层120、浮栅层110和栅氧化层101。
本实施例中,所述闪存器件的制造方法用于制造分栅式闪存器件,在本发明的其他实施例中,所述闪存器件的制造方法也可以用于制造其他类型的闪存器件或其他结构相同的半导体器件,本发明对此不做限制。
继续参阅图11,本实施例还提供一种闪存器件,包括:
衬底100;
字线170,设置于所述衬底100上;
浮栅111,设置于所述字线170的两侧;
控制栅131,设置于所述浮栅111上,所述控制栅131的靠近所述字线170一侧的顶角上设置有突起B;
第一侧墙151,设置于所述控制栅131上;
隔离层160,设置于所述第一侧墙151的表面和所述控制栅131的靠近所述字线170一侧的侧壁,所述隔离层160覆盖所述突起B;
第二侧墙152,设置于所述隔离层160和所述字线170之间。
本实施例中,所述字线170与所述衬底100之间、所述字线170和所述第二侧墙152之间均设置有第三侧墙153。所述浮栅111和所述衬底100之间设置有栅氧化层101。可选的,所述层间介质层120为氧化硅层、氮化硅层、氧化硅层堆叠而成的ONO叠层结构。所述栅氧化层101、所述第一侧墙151、所述隔离层160和所述第三侧墙153均为氧化硅层。所述第二侧墙152为氧化硅层和氮化硅层堆叠而成的叠层结构。优选的,所述隔离层160的厚度大于所述突起B突出所述控制栅131的宽度,以使第二侧墙152的厚度均匀,从而提高控制栅131和字线170之间的抗压能力。
对比图4和图11可知,现有的闪存器件中控制栅21的靠近字线40一侧的侧壁与第一侧墙30的表面直接存在突起A,使得第二侧墙31的靠近突起A出的部分较薄,有断裂的风险,增大了控制栅21和字线40的击穿风险;而本实施例所形成的闪存器件中,表面平整的隔离层160覆盖了突起B,使得后续形成的第二侧墙152的厚度均匀,不存在被突起B截断的风险,改善了控制栅131和字线170之间的击穿电压。
综上所述,本发明提供一种闪存器件及其制造方法,在衬底上依次形成浮栅层、层间介质层、控制栅层和具有开口的硬掩膜层,并在开口的侧壁上形成第一侧墙;去除开口暴露的控制栅层及其下方的层间介质层,所述控制栅层的靠近所述第一侧墙的顶角处存在突起;形成表面平整的隔离层,所述隔离层至少覆盖所述第一侧墙的表面、所述突起和所述控制栅层的靠近所述开口一侧的侧壁;形成覆盖所述隔离层的第二侧墙;去除所述开口暴露的浮栅层,并在所述开口内形成字线;以及,去除所述硬掩模层及所述硬掩模层下方的控制栅层、层间介质层和浮栅层,以形成控制栅和浮栅。本发明通过在突起上形成表面平整的隔离层,减少或避免第二侧墙出现厚度不均匀或断开的情况,拓宽了后续工艺的工艺窗口,改善了字线与控制栅之间的击穿电压(Breakdown Voltage,BV)以及耦合系数(CouplingRatio,CR)。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (10)
1.一种闪存器件的制造方法,其特征在于,包括:
提供衬底,所述衬底上依次形成有浮栅层、层间介质层、控制栅层和硬掩膜层,所述硬掩膜层上形成有暴露所述控制栅层的开口,且所述开口的侧壁上形成有第一侧墙;
去除所述开口暴露的控制栅层及所述开口下方的层间介质层,使所述开口暴露所述浮栅层,所述控制栅层的靠近所述第一侧墙的顶角处存在突起;
形成表面平整的隔离层,所述隔离层至少覆盖所述第一侧墙的表面、所述突起和所述控制栅层的靠近所述开口一侧的侧壁;
形成覆盖所述隔离层的第二侧墙;
去除所述开口暴露的浮栅层,并在所述开口内形成字线;以及,
去除所述硬掩模层及所述硬掩模层下方的控制栅层、层间介质层和浮栅层,以形成控制栅和浮栅。
2.如权利要求1所述的闪存器件的制造方法,其特征在于,形成表面平整的所述隔离层的过程包括:
在所述开口的侧壁及底部沉积隔离层,所述隔离层延伸覆盖所述开口两侧的硬掩膜层;
图形化所述隔离层,使所述隔离层至少覆盖所述第一侧墙的表面、所述突起和所述控制栅层的靠近所述开口一侧的侧壁,并使所述隔离层的表面平整。
3.如权利要求2所述的闪存器件的制造方法,其特征在于,采用各向异性的干法刻蚀工艺图形化所述隔离层。
4.如权利要求3所述的闪存器件的制造方法,其特征在于,在图形化所述隔离层之后,还包括:
进行灰化工艺及湿法清洗工艺,以去除所述图形化过程中产生的聚合物。
5.如权利要求1或2所述的闪存器件的制造方法,其特征在于,所述隔离层的厚度大于所述突起突出所述控制栅的侧壁的宽度。
6.如权利要求1所述的闪存器件的制造方法,其特征在于,所述隔离层的材料与所述第一侧墙或所述第二侧墙的材料相同。
7.如权利要求1所述的闪存器件的制造方法,其特征在于,在去除所述开口暴露的浮栅层之后,形成所述字线之前,还包括:
在所述开口的侧壁和底壁形成第三侧墙。
8.如权利要求1所述的闪存器件的制造方法,其特征在于,所述衬底和所述浮栅层之间还形成有栅氧化层。
9.如权利要求1所述的闪存器件的制造方法,其特征在于,所述闪存器件的制造方法用于制造分栅式闪存器件。
10.一种闪存器件,其特征在于,包括:
衬底;
字线,设置于所述衬底上;
浮栅,设置于所述字线的两侧;
控制栅,设置于所述浮栅上,所述控制栅的靠近所述字线一侧的顶角上设置有突起;
第一侧墙,设置于所述控制栅上;
隔离层,设置于所述第一侧墙的表面和所述控制栅的靠近所述字线一侧的侧壁,所述隔离层覆盖所述突起;
第二侧墙,设置于所述隔离层和所述字线之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211557456.9A CN116193859A (zh) | 2022-12-06 | 2022-12-06 | 闪存器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211557456.9A CN116193859A (zh) | 2022-12-06 | 2022-12-06 | 闪存器件及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116193859A true CN116193859A (zh) | 2023-05-30 |
Family
ID=86437286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211557456.9A Pending CN116193859A (zh) | 2022-12-06 | 2022-12-06 | 闪存器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116193859A (zh) |
-
2022
- 2022-12-06 CN CN202211557456.9A patent/CN116193859A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7732338B2 (en) | Method of fabricating semiconductor device with reduced pitch | |
US10381358B2 (en) | Semiconductor device and manufacturing method thereof | |
US20100009513A1 (en) | Semiconductor device and method of manufacturing the same | |
US7390716B2 (en) | Method of manufacturing flash memory device | |
US6984559B2 (en) | Method of fabricating a flash memory | |
US11877447B2 (en) | Manufacturing method of semiconductor structure and flash memory | |
KR100314127B1 (ko) | 반도체소자의 부유게이트 형성방법 | |
US6953973B2 (en) | Self-aligned trench isolation method and semiconductor device fabricated using the same | |
KR100655283B1 (ko) | 이이피롬 장치 및 그 제조 방법 | |
CN116193859A (zh) | 闪存器件及其制造方法 | |
CN111463167A (zh) | 半导体元件及其制造方法 | |
US7429527B2 (en) | Method of manufacturing self-aligned contact openings | |
JP2000315738A (ja) | 不揮発性半導体記憶装置の製造方法 | |
KR100650817B1 (ko) | 난드형 플래쉬 메모리 소자 및 그 제조 방법 | |
CN115811883A (zh) | 闪存器件的制造方法 | |
KR101048957B1 (ko) | 낸드 플래쉬 메모리 소자 및 그의 제조 방법 | |
CN115528040A (zh) | 闪存器件的制造方法 | |
KR101185985B1 (ko) | 반도체 소자의 랜딩플러그 형성방법 | |
CN116193860A (zh) | 闪存器件的制造方法 | |
CN115835634A (zh) | 闪存器件的制造方法 | |
KR100660548B1 (ko) | 비휘발성 메모리 장치 및 그 형성 방법 | |
CN115528039A (zh) | 闪存器件及其制造方法 | |
CN115528038A (zh) | 闪存器件及其制造方法 | |
KR100912992B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
CN115000071A (zh) | 闪存器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |