CN115000071A - 闪存器件及其制造方法 - Google Patents
闪存器件及其制造方法 Download PDFInfo
- Publication number
- CN115000071A CN115000071A CN202210784755.XA CN202210784755A CN115000071A CN 115000071 A CN115000071 A CN 115000071A CN 202210784755 A CN202210784755 A CN 202210784755A CN 115000071 A CN115000071 A CN 115000071A
- Authority
- CN
- China
- Prior art keywords
- side wall
- control gate
- sidewall
- flash memory
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000007667 floating Methods 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 33
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 54
- 239000000463 material Substances 0.000 claims description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 230000005641 tunneling Effects 0.000 claims description 7
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 3
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910021339 platinum silicide Inorganic materials 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Abstract
本发明提供了一种闪存器件及其制造方法，衬底的器件单元区上形成有字线及位于字线两侧的垂直堆叠的浮栅、控制栅和第一侧墙，衬底的逻辑区上形成有垂直堆叠的栅极和硬掩膜层；去除所述硬掩膜层以暴露所述栅极的表面，并去除第一侧墙的一部分以暴露所述控制栅的部分顶面；形成第二侧墙，所述第二侧墙覆盖所述浮栅的侧壁和所述控制栅的侧壁；以及，形成金属硅化物层，所述金属硅化物层至少直接覆盖所述控制栅的部分顶面。本发明通过去除控制栅上的部分第一侧墙，以及形成仅覆盖控制栅的侧壁及浮栅的侧壁的第二侧墙，确保后续形成的金属硅化物层至少直接覆盖所述控制栅的部分顶面，从而降低所述控制栅的接触电阻，提高闪存器件的性能。
Description
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种闪存器件及其制造方法。
背景技术
闪存器件作为一种非易失性存储器，具有便捷、存储密度高、可靠性强等特点，应用广泛。现有的闪存器件的结构通常包括分栅结构、叠栅结构或其组合，其中，分栅式闪存器件具有编程效率高的特点。
图1为一种分栅式闪存器件的结构示意图。参阅图1，该闪存器件中，控制栅10的顶面覆盖有第一侧墙20，控制栅10的侧壁上覆盖有第二侧墙30，使得后续形成的金属硅化物层40无法接触所述控制栅10的表面，导致所述控制栅10的接触电阻较大，从而影响了所述闪存器件的性能。
鉴于此，需要一种方法降低控制栅的接触电阻，提高闪存器件的性能。
发明内容
本发明的目的在于提供一种闪存器件的制造方法，使金属硅化物层至少直接覆盖控制栅的部分顶面，从而降低所述控制栅的接触电阻，提高闪存器件的性能。
为了达到上述目的，本发明提供了一种闪存器件的制造方法，包括：
提供衬底，所述衬底包括器件单元区和逻辑区，所述衬底的器件单元区上形成有字线，所述字线两侧形成有垂直堆叠的浮栅、控制栅和第一侧墙，所述衬底的逻辑区上形成有垂直堆叠的栅极和硬掩膜层；
去除所述硬掩膜层以暴露所述栅极的表面，并去除所述第一侧墙的一部分以暴露所述控制栅的部分顶面；
形成第二侧墙，所述第二侧墙覆盖所述浮栅的侧壁和所述控制栅的侧壁；以及，
形成金属硅化物层，所述金属硅化物层至少直接覆盖所述控制栅的部分顶面。
可选的，采用同一道湿法刻蚀工艺去除所述硬掩膜层及所述第一侧墙的一部分。
可选的，所述硬掩膜层的材料与所述第一侧墙的材料相同，并且均包括氧化硅。
可选的，形成所述第二侧墙的过程包括：
形成覆盖所述字线、所述第一侧墙、所述控制栅及所述衬底的第二侧墙材料层；以及，
刻蚀所述第二侧墙材料层，以在所述浮栅的侧壁和所述控制栅的的侧壁上形成所述第二侧墙。
可选的，采用干法刻蚀工艺刻蚀所述第二侧墙材料层。
可选的，所述第二侧墙为ONO叠层结构。
可选的，所述金属硅化物层的材料包括硅化镍或硅化铂。
可选的，所述控制栅和所述字线之间形成有第三侧墙，所述第三侧墙覆盖所述第一侧墙的侧壁和所述控制栅的侧壁；所述字线与所述衬底之间形成有隧穿氧化层，所述隧穿氧化层覆盖所述第三侧墙和所述浮栅的靠近所述字线一侧的侧壁。
可选的，所述闪存器件的制造方法用于制造分栅式闪存器件。
相应的，本发明还提供一种闪存器件，包括：
衬底；
字线，设置于所述衬底的表面；
浮栅，设置于所述字线的两侧；
控制栅，设置于所述浮栅的表面；
第一侧墙，设置于所述控制栅上，覆盖所述字线的侧壁及所述控制栅的部分顶面；
第二侧墙，覆盖所述浮栅的侧壁和所述控制栅的侧壁；
金属硅化物层，至少直接覆盖所述控制栅的部分顶面。
综上所述，本发明提供一种闪存器件及其制造方法，衬底的器件单元区上形成有字线以及位于所述字线两侧的垂直堆叠的浮栅、控制栅和第一侧墙，衬底的逻辑区上形成有垂直堆叠的栅极和硬掩膜层；去除所述硬掩膜层以暴露所述栅极的表面，并去除第一侧墙的一部分以暴露所述控制栅的部分顶面；形成第二侧墙，所述第二侧墙覆盖所述浮栅的侧壁和所述控制栅的侧壁；以及，形成金属硅化物层，所述金属硅化物层至少直接覆盖所述控制栅的部分顶面。本发明通过去除控制栅上的部分第一侧墙，以及形成仅覆盖控制栅的侧壁及浮栅的侧壁的第二侧墙，确保后续形成的金属硅化物层至少直接覆盖所述控制栅的部分顶面，从而降低所述控制栅的接触电阻，提高闪存器件的性能。
进一步地，本发明采用同一道湿法刻蚀工艺去除所述硬掩膜层及所述第一侧墙的一部分，通过调整第一侧墙的湿法刻蚀的工艺时间及后续第二侧墙的干法刻蚀的工艺时间来控制所述第一侧墙和所述第二侧墙的形貌，并未增加额外的工艺步骤，节约了生产成本。
附图说明
图1为一分栅式闪存器件的结构示意图；
图2为本发明一实施例提供的闪存器件的制造方法的流程图；
图3至图6为本发明一实施例提供的闪存器件的制造方法中各个步骤对应的结构示意图；
其中，附图标记如下：
10-控制栅；20-第一侧墙；30-第二侧墙；40-金属硅化物层；
100-衬底；110-浮栅；111-第一介质层；120-控制栅；121-第二介质层；130-第一侧墙；131-第三侧墙；132-隧穿氧化层；140-字线；150-栅极；151-栅氧化层；160-硬掩膜层；170-第二侧墙；180-金属硅化物层；190-自对准金属硅化物阻挡层；191-开口；
X1-器件单元区；X2-逻辑区。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本发明一实施例提供的闪存器件的制造方法的流程图。参阅图2，本实施例所述的闪存器件的制造方法包括：
步骤S01：提供衬底，所述衬底包括器件单元区和逻辑区，所述衬底的器件单元区上形成有字线，所述字线两侧形成有垂直堆叠的浮栅、控制栅和第一侧墙，所述衬底的逻辑区上形成有垂直堆叠的栅极和硬掩膜层；
步骤S02：去除所述硬掩膜层以暴露所述栅极的表面，并去除所述第一侧墙的一部分以暴露所述控制栅的部分顶面；
步骤S03：形成第二侧墙，所述第二侧墙覆盖所述浮栅的侧壁和所述控制栅的侧壁；以及，
步骤S04：形成金属硅化物层，所述金属硅化物层至少直接覆盖所述控制栅的部分顶面。
图3至图6为本实施例所述的闪存器件的制造方法中各个步骤对应的结构示意图。下面结合图3至图6详细说明本实施例所述的闪存器件的制造方法。
首先，参阅图3，执行步骤S01，提供衬底100，所述衬底100包括器件单元区X1和逻辑区X2，所述衬底100的器件单元区X1上形成有字线140，所述字线140两侧形成有垂直堆叠的浮栅110、控制栅120和第一侧墙130，所述衬底100的逻辑区X1上形成有垂直堆叠的栅极150和硬掩膜层160。
本实施例中，在所述器件单元区X1中，所述衬底100与所述浮栅110之间还形成有第一介质层111，以隔离所述衬底100和所述浮栅110；所述浮栅110和所述控制栅120之间还形成有第二介质层121，以隔离所述浮栅110和所述控制栅120；所述控制栅120和所述字线140之间还形成有第三侧墙131，所述第三侧墙131覆盖所述第一侧墙130和所述控制栅120的靠近所述字线140一侧的侧壁，所述衬底100和所述字线140之间还形成有隧穿氧化层132，所述隧穿氧化层132还覆盖所述第三侧墙131和所述浮栅110的靠近所述字线140一侧的侧壁，以将所述字线140与所述衬底100、所述浮栅110和所述控制栅120电学隔离。在所述逻辑区X2中，所述衬底100和所述栅极150之间还形成有栅氧化层151。
示例性的，形成所述浮栅110、所述控制栅120、所述字线140和所述栅极150的过程包括：
首先，在所述衬底100上形成第一光刻胶层(图中未示出)，对所述第一光刻胶层进行光刻及刻蚀工艺以形成图案化的第一光刻胶层，所述图案化的第一光刻胶层覆盖所述逻辑区X2并暴露所述器件单元区X1，以在后续制备浮栅110、所述控制栅120和所述字线140的过程中保护所述逻辑区X2内的半导体结构。本实施例中，所述衬底100为硅衬底，在本发明的其他实施例中，所述衬底100所选用的材料可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，所述衬底100还可以是这些半导体材料构成的多层结构或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeO)等，本发明对此不作限制。
接着，在所述衬底100的器件单元区X1上依次沉积形成第一介质层111、浮栅材料层(图中未示出)、第二介质层121、控制栅材料层(图中未示出)和掩膜层(图中未示出)。可选的，所述浮栅材料层和所述控制栅材料层均为多晶硅层，所述第一介质层111和所述第二介质层121的材料包括氧化硅，所述掩模层的材料包括氮化硅。
在所述掩模层上形成图案化的第二光刻胶层(图中未示出)，以所述图案化的第二光刻胶层为掩模刻蚀所述掩模层，以在所述掩膜层上形成暴露部分所述控制栅材料层的掩模层开口，随后去除所述图案化的第二光刻胶层并在所述掩模层开口的侧壁上形成所述第一侧墙130。具体的，形成所述第一侧墙130的过程包括：在所述掩模层开口内填充第一侧墙材料并延伸覆盖所述掩模层开口两侧的所述掩模层的表面，刻蚀去除位于所述掩模层开口的侧壁以外的所述第一侧墙材料以形成所述第一侧墙130。可选的，采用干法刻蚀工艺刻蚀所述第一侧墙材料，且所述第一侧墙材料包括氧化硅。
以所述掩膜层和所述第一侧墙130为掩模刻蚀所述掩模层开口底部的所述控制栅材料层和所述第二介质层121，以使所述掩模层开口暴露部分所述浮栅材料层，并在所述掩模层开口的侧壁形成所述第三侧墙131。所述第三侧墙131的形成过程与所述第一侧墙130的形成过程相同，在此不再赘述。可选的，所述第三侧墙131可以为氧化硅层、氮化硅层或其二者组成的叠层结构。
以所述掩膜层、所述第一侧墙130和所述第三侧墙131为掩模刻蚀所述掩模层开口下方的浮栅材料层和所述第一介质层111，以使所述掩模层开口暴露部分所述衬底100，在所述掩模层开口的侧壁及底部形成隧穿氧化层132，并在所述掩模层开口内形成所述字线140。具体的，形成所述字线140的过程包括：在所述掩模层开口内填充多晶硅并延伸覆盖所述掩模层开口两侧的掩模层的表面，进行平坦化处理以使所述多晶硅层的表面与所述掩膜层的表面齐平，从而形成所述字线140。可选的，采用化学机械研磨工艺进行平坦化处理。本实施例中，所述隧穿氧化层132的材料包括氧化硅。
接着，采用干法刻蚀工艺去除所述掩膜层及所述掩膜层下方的所述控制栅材料层、所述第二介质层121、所述浮栅材料层和所述第一介质层111，以使所述第一侧墙130下方剩余的部分控制栅材料层和部分浮栅材料层分布形成所述控制栅120和所述浮栅110。需要说明的是，在本发明的其他实施例中，可以采用其他工艺步骤及工艺方法形成所述浮栅110、所述控制栅120和所述字线140，本发明对此不作限制。
随后，去除所述图案化的第一光刻胶层，形成覆盖所述器件单元区X1且暴露所述逻辑区X2的图案化的第三光刻胶层(图中未示出)，以确保后续制备栅极150的过程中所述器件单元区X1内的半导体结构不受损伤。
接着，在所述衬底100的逻辑区X2上依次沉积形成栅氧化层151和栅极材料层(图中未示出)，并在所述栅极材料层的部分表面形成硬掩膜层160。本实施例中，所述硬掩膜层160的材料与所述第一侧墙130的材料相同，均包括氧化硅。具体的，形成所述硬掩膜层160的过程包括，在所述栅极材料层的表面沉积氧化硅层，并在所述氧化硅层表面形成图案化的第四光刻胶层(图中未示出)，以所述图案化的第四光刻胶层为掩模刻蚀所述氧化硅层以形成仅覆盖部分所述栅极材料层的所述硬掩膜层160，并去除所述图案化的第四光刻胶层。可选的，所述栅氧化层151为氧化硅层。
以所述硬掩膜层160为掩模刻蚀所述栅极材料层和所述栅氧化层151，以形成所述栅极150，并去除所述图案化的第三光刻胶层。本实施例中，采用干法刻蚀工艺刻蚀所述栅极材料层，在本发明的其他实施例中，可以采用其他工艺步骤或工艺方法形成所述栅极150，本发明对此不作限制。
接着，参阅图4，执行步骤S02，去除所述硬掩膜层160以暴露所述栅极150的表面，并去除所述第一侧墙130的一部分以暴露所述控制栅120的部分顶面。本实施例中，采用同一道湿法刻蚀工艺去除所述硬掩膜层160及所述第一侧墙130的一部分。可选的，所述湿法刻蚀工艺的刻蚀剂为氢氟酸，工艺时间为20sec～80sec。需要说明的是，在本发明的其他实施例中，可以通过调整所述湿法刻蚀工艺的工艺时间调整所述第一侧墙130的形貌，以暴露所述控制栅120的远离所述字线140一侧的顶面，从而确保后续形成的金属硅化物层可以直接覆盖所述控制栅120的暴露的部分顶面。
随后，参阅图5，执行步骤S03，形成第二侧墙170，所示第二侧墙170覆盖所述浮栅110的侧壁和所述控制栅120的侧壁。具体的，形成所述第二侧墙170的过程包括：形成覆盖所述字线140、所述第一侧墙130、所述控制栅120及所述衬底100的第二侧墙材料层(图中未示出)；刻蚀所述第二侧墙材料层以在所述浮栅110的侧壁和所述控制栅120的侧壁上形成所述第二侧墙170，从而避免所述第二侧墙170覆盖所述控制栅120在步骤S02中暴露的部分顶面。本实施例中，采用干法刻蚀工艺刻蚀所述第二侧墙材料层。可选的，所述第二侧墙170为ONO叠层结构，即氧化硅层、氮化硅层和氧化硅层依次堆叠而成的结构。
接着，参阅图6，执行步骤S04，形成金属硅化物层180，所述金属硅化物层180至少直接覆盖所述控制栅120的部分顶面，以增大所述控制栅120的接触电阻。本实施例中，所述金属硅化物层180的材料包括硅化镍或硅化铂。需要说明的是，在步骤S03和步骤S04之间还包括，形成覆盖所述器件单元区X1和所述逻辑区X2的自对准金属硅化物阻挡层190(Salicide Block，SAB层)，并在所述自对准金属硅化物阻挡层190上形成至少暴露所述字线140、所控制栅120、所述第一侧墙130和所述第二侧墙170的开口191，以便形成所述金属硅化物层180。
相应的，本实施例还提供一种闪存器件。继续参阅图6，所述闪存器件包括：
衬底100；
字线140，设置于所述衬底100的表面；
浮栅110，设置于所述字线140的两侧；
控制栅120，设置于所述浮栅110的表面；
第一侧墙130，设置于所述控制栅120上，覆盖所述字线140的侧壁及所述控制栅120的部分顶面；
第二侧墙170，覆盖所述浮栅110的侧壁和所述控制栅120的侧壁；
金属硅化物层180，至少直接覆盖所述控制栅120的部分顶面。
本实施例中，所述衬底100包括器件单元区X1和逻辑区X2，所述字线140、所述浮栅110、所述控制栅120、所述第一侧墙130、所述第二侧墙170和所述金属硅化物层180均设置于所述器件单元区X1中。同时，所述衬底100与所述浮栅110之间还设置有第一介质层111，以隔离所述衬底100和所述浮栅110；所述浮栅110和所述控制栅120之间还设置有第二介质层121，以隔离所述浮栅110和所述控制栅120；所述控制栅120和所述字线140之间还设置有第三侧墙131，所述第三侧墙131覆盖所述第一侧墙130的侧壁和所述控制栅120的侧壁；所述衬底100和所述字线140之间还设置有隧穿氧化层132，所述隧穿氧化层132还覆盖所述第三侧墙131和所述浮栅110的靠近所述字线140一侧的侧壁，以将所述字线140与所述衬底100、所述浮栅110和所述控制栅120电学隔离。在所述逻辑区X2中，所述衬底100上设置有栅极150，且所述衬底100和所述栅极150之间还设置有栅氧化层151。可选的，采用所述闪存器件的制造方法制成所述闪存器件，且所述闪存器件为分栅式闪存器件。
对比图1和图6可知，现有的闪存器件中控制栅10的上方及一侧的侧壁上分别覆盖有第一侧墙20和第二侧墙30，使得后续形成的金属硅化物层40无法接触所述控制栅10的表面，导致所述控制栅10的接触电阻较大。而本实施例通过去除控制栅120上的部分第一侧墙130，以及形成仅覆盖控制栅120的侧壁及浮栅110的侧壁的第二侧墙170，确保了后续形成的金属硅化物层180可以直接覆盖所述控制栅120的部分顶面，从而降低了所述控制栅120的接触电阻，提高了闪存器件的性能。此外，本实施例所述第一侧墙130的刻蚀与所述硬掩膜层160的去除过程为同一道湿法刻蚀工艺，通过调整第一侧墙130的湿法刻蚀的工艺时间及后续第二侧墙170的干法刻蚀的工艺时间即可控制所述第一侧墙130和所述第二侧墙170的形貌，使所述控制栅120的部分顶面暴露，并未增加额外的工艺步骤，节约了生产成本。
综上，本发明提供一种闪存器件及其制造方法，衬底的器件单元区上形成有字线以及位于所述字线两侧的垂直堆叠的浮栅、控制栅和第一侧墙，衬底的逻辑区上形成有垂直堆叠的栅极和硬掩膜层；去除所述硬掩膜层以暴露所述栅极的表面，并去除第一侧墙的一部分以暴露所述控制栅的部分顶面；形成第二侧墙，所述第二侧墙覆盖所述浮栅的侧壁和所述控制栅的侧壁；以及，形成金属硅化物层，所述金属硅化物层至少直接覆盖所述控制栅的部分顶面。本发明通过去除控制栅上的部分第一侧墙，以及形成仅覆盖控制栅的侧壁及浮栅的侧壁的第二侧墙，确保后续形成的金属硅化物层至少直接覆盖所述控制栅的部分顶面，从而降低所述控制栅的接触电阻，提高闪存器件的性能。
进一步地，本发明采用同一道湿法刻蚀工艺去除所述硬掩膜层及所述第一侧墙的一部分，通过调整第一侧墙的湿法刻蚀的工艺时间及后续第二侧墙的干法刻蚀的工艺时间来控制所述第一侧墙和所述第二侧墙的形貌，并未增加额外的工艺步骤，节约了生产成本。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种闪存器件的制造方法，其特征在于，包括：
提供衬底，所述衬底包括器件单元区和逻辑区，所述衬底的器件单元区上形成有字线，所述字线两侧形成有垂直堆叠的浮栅、控制栅和第一侧墙，所述衬底的逻辑区上形成有垂直堆叠的栅极和硬掩膜层；
去除所述硬掩膜层以暴露所述栅极的表面，并去除所述第一侧墙的一部分以暴露所述控制栅的部分顶面；
形成第二侧墙，所述第二侧墙覆盖所述浮栅的侧壁和所述控制栅的侧壁；以及，
形成金属硅化物层，所述金属硅化物层至少直接覆盖所述控制栅的部分顶面。
2.如权利要求1所述的闪存器件的制造方法，其特征在于，采用同一道湿法刻蚀工艺去除所述硬掩膜层及所述第一侧墙的一部分。
3.如权利要求2所述的闪存器件的制造方法，其特征在于，所述硬掩膜层的材料与所述第一侧墙的材料相同，并且均包括氧化硅。
4.如权利要求1所述的闪存器件的制造方法，其特征在于，形成所述第二侧墙的过程包括：
形成覆盖所述字线、所述第一侧墙、所述控制栅及所述衬底的第二侧墙材料层；以及，
刻蚀所述第二侧墙材料层，以在所述浮栅的侧壁和所述控制栅的侧壁形成所述第二侧墙。
5.如权利要求4所述的闪存器件的制造方法，其特征在于，采用干法刻蚀工艺刻蚀所述第二侧墙材料层。
6.如权利要求4所述的闪存器件的制造方法，其特征在于，所述第二侧墙为ONO叠层结构。
7.如权利要求1所述的闪存器件的制造方法，其特征在于，所述金属硅化物层的材料包括硅化镍或硅化铂。
8.如权利要求1所述的闪存器件的制造方法，其特征在于，所述控制栅和所述字线之间形成有第三侧墙，所述第三侧墙覆盖所述第一侧墙的侧壁和所述控制栅的侧壁；所述字线与所述衬底之间形成有隧穿氧化层，所述隧穿氧化层覆盖所述第三侧墙和所述浮栅的靠近所述字线一侧的侧壁。
9.如权利要求1所述的闪存器件的制造方法，其特征在于，所述闪存器件的制造方法用于制造分栅式闪存器件。
10.一种闪存器件，其特征在于，包括：
衬底；
字线，设置于所述衬底的表面；
浮栅，设置于所述字线的两侧；
控制栅，设置于所述浮栅的表面；
第一侧墙，设置于所述控制栅上，覆盖所述字线的侧壁及所述控制栅的部分顶面；
第二侧墙，覆盖所述浮栅的侧壁和所述控制栅的侧壁；
金属硅化物层，至少直接覆盖所述控制栅的部分顶面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210784755.XA CN115000071A (zh) | 2022-06-29 | 2022-06-29 | 闪存器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210784755.XA CN115000071A (zh) | 2022-06-29 | 2022-06-29 | 闪存器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115000071A true CN115000071A (zh) | 2022-09-02 |
Family
ID=83019149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210784755.XA Pending CN115000071A (zh) | 2022-06-29 | 2022-06-29 | 闪存器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115000071A (zh) |
-
2022
- 2022-06-29 CN CN202210784755.XA patent/CN115000071A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7811745B2 (en) | Method of manufacturing semiconductor device | |
| US8309469B2 (en) | Method of fabricating semiconductor device | |
| CN108878433B (zh) | 一种半导体器件及其制造方法 | |
| CN106356374B (zh) | 快闪存储器及其制作方法 | |
| US20070128797A1 (en) | Flash memory device and method for fabricating the same | |
| US7335940B2 (en) | Flash memory and manufacturing method thereof | |
| US20050176200A1 (en) | [method of fabricating a flash memory] | |
| CN112071844B (zh) | 闪存器件的掩膜版及制造方法 | |
| JP2010087159A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US7718474B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7405124B2 (en) | Fabricating method of non-volatile memory | |
| US6953973B2 (en) | Self-aligned trench isolation method and semiconductor device fabricated using the same | |
| US11678484B2 (en) | Semiconductor structure and manufacturing method thereof and flash memory | |
| US7592036B2 (en) | Method for manufacturing NAND flash memory | |
| CN115000071A (zh) | 闪存器件及其制造方法 | |
| CN113192824A (zh) | 分栅式快闪存储器的掩膜版及制造方法 | |
| US8963220B2 (en) | Shallow trench isolation for a memory | |
| US20060148198A1 (en) | Method for forming device isolation region in semiconductor device | |
| KR100602126B1 (ko) | 플래시 메모리 셀 및 그 제조 방법 | |
| US8236649B2 (en) | Semiconductor memory device with spacer shape floating gate and manufacturing method of the semiconductor memory device | |
| US20240015974A1 (en) | Three-dimensional nand memory device and method of forming the same | |
| CN115528038A (zh) | 闪存器件及其制造方法 | |
| CN115528039A (zh) | 闪存器件及其制造方法 | |
| US20080305594A1 (en) | Method for fabricating non-volatile memory | |
| CN115084148A (zh) | 闪存器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |