CN111785639A - Ldmos晶体管及其制备方法 - Google Patents
Ldmos晶体管及其制备方法 Download PDFInfo
- Publication number
- CN111785639A CN111785639A CN202010870912.XA CN202010870912A CN111785639A CN 111785639 A CN111785639 A CN 111785639A CN 202010870912 A CN202010870912 A CN 202010870912A CN 111785639 A CN111785639 A CN 111785639A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- layer
- semiconductor substrate
- forming
- body region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 239000004065 semiconductor Substances 0.000 claims abstract description 73
- 210000000746 body region Anatomy 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 52
- 238000005468 ion implantation Methods 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 49
- 230000000153 supplemental effect Effects 0.000 claims description 11
- 230000000295 complement effect Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 238000012854 evaluation process Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供的一种LDMOS晶体管及其制备方法，所述制备方法包括以下步骤：提供一半导体衬底，并形成有底部氧化层和中间氧化层；刻蚀中间氧化层；在中间氧化层上形成顶部氧化层；执行离子注入工艺，在半导体衬底中形成漂移区和体区；去除底部氧化层和顶部氧化层，在体区上方形成补充氧化层，漂移区和体区交界处及附近区域的半导体衬底上具有底部氧化层和顶部氧化层；刻蚀底部氧化层、中间氧化层、顶部氧化层和补充氧化层，以形成场氧板。本发明通过在体区和漂移区的交界处及附近区域的底部氧化层和中间氧化层较厚，使得场氧板的整体厚度加厚，该结构在使用时，虽此交界处的电场最大，在可靠性评估过程中，不会出现了热载流子注入失效的问题。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种LDMOS晶体管及其制备方法。
背景技术
BCD工艺为在同一芯片上制作双极晶体管(Bipolar Junction Transistor，BJT)、互补型金属氧化物半导体(CMOS)、扩散金属氧化物半导体(DMOS)的工艺。在采用BCD工艺进行制备LDMOS(Laterally Diffused Metal Oxide Semiconductor，横向扩散金属氧化物半导体)晶体管的过程中，通常采用场板来降低电场、提高电压，如图1所示，场板由多晶硅栅30延长跨上中间氧化层10(Field Oxide，FOX，简称场氧)。
然而，该结构在体区和漂移区的交界处a的电场最大，使得在可靠性评估过程中，出现了热载流子注入(Hot carrier injection,简称HCI)失效的问题。
发明内容
本发明提供一种LDMOS晶体管及其制备方法，可以解决HCI失效的问题。
为了解决上述技术问题，本发明提供了一种LDMOS晶体管的制备方法，所述制备方法包括以下步骤：
提供一半导体衬底，所述半导体衬底上依次形成有底部氧化层和中间氧化层；
刻蚀所述中间氧化层，并暴露出所述底部氧化层；
在所述中间氧化层上形成顶部氧化层，所述顶部氧化层还覆盖了所述中间氧化层暴露出的所述底部氧化层；
执行离子注入工艺，在所述半导体衬底中形成漂移区和体区，所述漂移区和体区相邻设置，且具有交界处；以及
去除所述体区上方的底部氧化层和顶部氧化层，以暴露出所述半导体衬底，并在所述体区上方的半导体衬底上形成补充氧化层，此时，所述交界处及附近区域的半导体衬底上具有底部氧化层和顶部氧化层；
刻蚀所述底部氧化层、中间氧化层、顶部氧化层和补充氧化层，以形成场氧板，从而形成LDMOS晶体管。
可选的，刻蚀所述中间氧化层包括：
在所述中间氧化层上依次形成一硬掩模层和第一光刻胶层；
图形化处理所述第一光刻胶层，图形化的所述第一光刻胶层覆盖了用于形成漂移区的部分区域的硬掩模层；
以图形化所述第一光刻胶层为掩模，依次刻蚀所述硬掩模层和中间氧化层，并暴露出所述底部氧化层；
去除剩余的所述第一光刻胶层和所述硬掩模层。
进一步的，形成漂移区和体区包括：
在所述中间氧化层的正上方，通过离子注入工艺对所述半导体衬底进行离子注入，以在所述半导体衬底中形成漂移区；
在所述顶部氧化层上形成第二光刻胶层，图形化处理所述第二光刻胶层；
以所述第二光刻胶层为掩模，通过离子注入工艺进行所述半导体衬底离子注入，以在所述半导体衬底中形成体区。
更进一步的，通过N型离子注入工艺，并形成N型漂移区；通过P型离子注入工艺，并所述半导体衬底中形成P型体区。
更进一步的，去除所述体区上方的底部氧化层和顶部氧化层，以暴露出所述半导体衬底，并在所述体区上方的半导体衬底上形成补充氧化层包括：
依次刻蚀所述第二光刻胶层暴露出顶部氧化层和底部氧化层，以暴露出部分所述体区的半导体衬底；
去除剩余的所述第二光刻胶层；
在所述体区的半导体衬底上形成补充氧化层。
更进一步的，刻蚀所述底部氧化层、中间氧化层、顶部氧化层和补充氧化层，以形成场氧板，从而形成LDMOS晶体管包括：
形成图形化的第三光刻胶层，以图形化的第三光刻胶层为掩模，刻蚀所述底部氧化层、中间氧化层、顶部氧化层和补充氧化层，以形成场氧板；
去除剩余的第三光刻胶层；
在所述场氧板上形成栅多晶硅，从而形成LDMOS晶体管。
更进一步的，所述顶部氧化层包括高温氧化层，所述顶部氧化层的厚度为
更进一步的，所述补充氧化层的厚度为
更进一步的，所述底部氧化层的厚度为
所述中间氧化层包括TEOS氧化膜层，所述中间氧化层的厚度为
另一方面，本发明还提供了一种LDMOS晶体管，由上述制备方法制备而成。
与现有技术相比存在以下有益效果：
本发明提供的一种LDMOS晶体管及其制备方法，所述制备方法包括以下步骤：提供一半导体衬底，所述半导体衬底上依次形成有底部氧化层和中间氧化层；刻蚀所述中间氧化层，并暴露出所述底部氧化层；在所述中间氧化层上形成顶部氧化层，所述顶部氧化层还覆盖了所述中间氧化层暴露出的所述底部氧化层；执行离子注入工艺，在所述半导体衬底中形成漂移区和体区，所述漂移区和体区相邻设置，且具有交界处；以及去除所述体区上方的底部氧化层和顶部氧化层，以暴露出所述半导体衬底，并在所述体区上方的半导体衬底上形成补充氧化层，此时，所述交界处及附近区域的半导体衬底上具有底部氧化层和顶部氧化层；刻蚀所述底部氧化层、中间氧化层、顶部氧化层和补充氧化层，以形成场氧板，从而形成LDMOS晶体管。本发明通过在体区和漂移区的交界处及附近区域的底部氧化层和中间氧化层较厚，使得场氧板的整体厚度加厚，使得该结构在使用时，虽然此交界处的电场最大，但是在可靠性评估过程中，不会出现了热载流子注入(Hot carrier injection,简称HCI)失效的问题。
另外，通过所述补充氧化层的厚度为
以加厚场氧板位于体区上方区域的场氧板的厚度，有利于热载流子注入失效的问题的发生。
附图说明
图1是一种LDMOS晶体管的结构示意图；
图2是本发明一实施例的一种LDMOS晶体管的制备方法的流程示意图；
图3a～3l是本发明一实施例的一种LDMOS晶体管的制备方法的各步骤的结构示意图。
附图标记说明：
10-中间氧化层；20-多晶硅栅；a-交界处；
100-半导体衬底；110-漂移区；120-体区；200-场氧板；210-底部氧化层；220-中间氧化层；230-顶部氧化层；240-补充氧化层；310-硬掩模层；320-第一光刻胶层；330-第二光刻胶层。
具体实施方式
以下将对本发明的一种LDMOS晶体管及其制备方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2是本实施例的一种LDMOS晶体管的制备方法的流程示意图。如图2所示，本实施例所提供的一种LDMOS晶体管的制备方法，所述制备方法包括以下步骤：
步骤S10：提供一半导体衬底，所述半导体衬底上依次形成有底部氧化层和中间氧化层；
步骤S20：刻蚀所述中间氧化层，并暴露出所述底部氧化层；
步骤S30：在所述中间氧化层上形成顶部氧化层，所述顶部氧化层还覆盖了所述中间氧化层暴露出的所述底部氧化层；
步骤S40：执行离子注入工艺，在所述半导体衬底中形成漂移区和体区，所述漂移区和体区相邻设置，且具有交界处；
步骤S50：去除所述体区上方的底部氧化层和顶部氧化层，以暴露出所述半导体衬底，并在所述体区上方的半导体衬底上形成补充氧化层，此时，所述交界处及附近区域的半导体衬底上具有底部氧化层和顶部氧化层。
步骤S60：刻蚀所述底部氧化层、中间氧化层、顶部氧化层和补充氧化层，以形成场氧板，从而形成LDMOS晶体管。
下面结合图2以及图3a～3l对本实施例所公开的一种LDMOS晶体管的制备方法进行更详细的介绍。
如图3a所示，首先执行步骤S10，提供一半导体衬底100，所述半导体衬底100上依次形成有底部氧化层210和中间氧化层220。所述半导体衬底100可为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，详细的，所述半导体衬底100例如是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。为了简化，此处仅以一空白来表示所述半导体衬底100。
其中，所述底部氧化层210的厚度例如是为
所述中间氧化层220的厚度例如是为
所述中间氧化层220例如是TEOS氧化膜层。
如图3b～3d所示，接着执行步骤S20，刻蚀所述中间氧化层220，并暴露出所述底部氧化层210。
本步骤包括以下步骤：
首先，在所述中间氧化层220上依次形成一硬掩模层310和第一光刻胶层320，具体的，所述硬掩模层310例如是通过化学气相沉积(CVD)的方式在所述中间氧化层220上形成，所述第一光刻胶层320通过旋涂在所述硬掩模层310上形成。其中，所述硬掩模层310例如是氮化物层，具体例如是氮化硅层、氮氧化硅层等。
如图3b所示，接着通过曝光、显影图形化所述第一光刻胶层320，图形化所述第一光刻胶层320覆盖了用于形成漂移区的部分区域的硬掩模层310，并暴露出其他区域的硬掩模层310。
如图3c所示，接着，以图形化所述第一光刻胶层320为掩模，依次刻蚀所述硬掩模层310和中间氧化层220，暴露出图形化所述第一光刻胶层320覆盖区域以外区域的所述底部氧化层210。具体的，首先，通过干法刻蚀工艺刻蚀所述硬掩模层310，暴露出图形化所述第一光刻胶层320覆盖区域以外区域的中间氧化层220；接着，通过湿法刻蚀工艺刻蚀所述中间氧化层220，暴露出图形化所述第一光刻胶层320覆盖区域以外区域的所述底部氧化层210。
如图3d所示，接着，去除图形化所述第一光刻胶层320和硬掩模层310。具体的，首先，通过灰化工艺去除剩余的第一光刻胶层320，接着，通过湿法刻蚀工艺去除所述硬掩模层310。
如图3e所示，接着执行步骤S30，在所述中间氧化层220上形成顶部氧化层230，所述顶部氧化层230还覆盖了所述中间氧化层220暴露出的所述底部氧化层210。本实施例可以通过化学气相沉积(CVD)的方式在所述中间氧化层220上形成顶部氧化层230，所述顶部氧化层230例如是高温氧化层，所述顶部氧化层230的厚度例如是为
如图3f～3h所示，接着执行步骤S40，执行离子注入工艺，在所述半导体衬底100中形成漂移区110和体区120，所述漂移区和体区相邻设置，且具有交界处a。具体的，
如图3f所示，首先，在所述中间氧化层220的正上方，通过离子注入工艺对所述半导体衬底100进行离子注入，以在所述中间氧化层220下方的所述半导体衬底100中形成漂移区，此时，所述中间氧化层220覆盖了部分区域的所述漂移区110。具体的，通过N型离子注入工艺，在所述中间氧化层220下方形成N型漂移区。
如图3g所示，接着，在所述顶部氧化层230上形成第二光刻胶层330，图形化处理所述第二光刻胶层330，使得所述第二光刻胶层330暴露出形成体区120的上方顶部氧化层230。
如图3h所示，接着，以所述第二光刻胶层330为掩模，在所述第二光刻胶层330暴露出形成体区120的上方，通过离子注入工艺进行所述半导体衬底100离子注入，以在所述半导体衬底中形成体区120。具体的，通过P型离子注入工艺，在所述半导体衬底100中形成P型体区。
所述第二光刻胶层330覆盖了所述漂移区110和体区120交界处以及附近部分长度的所述底部氧化层210和顶部氧化层230。该交界处上方的氧化层包括底部氧化层210和顶部氧化层230，其相较于现有技术中在该位置处仅存在底部氧化层210相比增加了厚度，使得后续形成的场氧板厚度较厚，解决了HCI失效的问题。
接着执行步骤S50，去除所述体区120上方的所述底部氧化层210和顶部氧化层230，以暴露出所述半导体衬底100，并在所述体区120上方的半导体衬底100上形成补充氧化层240，此时，漂移区110和体区120交界处及附近区域的半导体衬底上具有底部氧化层210和顶部氧化层230。
如图3i所示，首先，通过湿法刻蚀工艺依次去除所述第二光刻胶层330暴露出顶部氧化层230和底部氧化层210，也就是通过湿法刻蚀工艺依次去除所述体区120上方的顶部氧化层230和底部氧化层210，以暴露出部分所述体区120的半导体衬底100。
如图3j所示，接着，通过灰化工艺去除所述第二光刻胶层330，此时，所述漂移区110和体区120的交界处以及附件具有部分长度的所述底部氧化层210以及位于其上的顶部氧化层230，以加厚位于体区和漂移区的交界处氧化层的厚度。
如图3k所示，接着，通过化学气相沉积(CVD)的方式在所述体区120的半导体衬底100上形成补充氧化层240，所述补充氧化层240的厚度例如是
该厚度厚于现有技术中位于此处的底部氧化层的厚度，其有利于解决HCI失效的问题。
接着执行步骤S60，刻蚀所述底部氧化层210、中间氧化层220、顶部氧化层230和补充氧化层240，以形成场氧板，从而形成LDMOS晶体管。
具体的，
如图3l所示，首先，形成图形化的第三光刻胶层，以图形化的第三光刻胶层为掩模，刻蚀所述底部氧化层210、中间氧化层220、顶部氧化层230和补充氧化层240，以形成场氧板200。由于位于体区120上方的补充氧化层240厚度较厚，在体区120和漂移区110的交界处及附近区域的底部氧化层210和中间氧化层220较厚，使得场氧板200的整体厚度加厚，使得该结构在使用时，虽然此交界处的电场最大，但是在可靠性评估过程中，不会出现了热载流子注入(Hot carrier injection,简称HCI)失效的问题。
接着，通过灰化工艺去除剩余的所述第三光刻胶层。
接着，在所述场氧板200上形成栅多晶硅，从而形成LDMOS晶体管。
本实施例还提供了一种LDMOS晶体管，由上述制备方法制备而成。
综上可知，本发明提供的一种LDMOS晶体管及其制备方法，所述制备方法包括以下步骤：提供一半导体衬底，所述半导体衬底上依次形成有底部氧化层和中间氧化层；刻蚀所述中间氧化层，并暴露出所述底部氧化层；在所述中间氧化层上形成顶部氧化层，所述顶部氧化层还覆盖了所述中间氧化层暴露出的所述底部氧化层；执行离子注入工艺，在所述半导体衬底中形成漂移区和体区，所述漂移区和体区相邻设置，且具有交界处；以及去除所述体区上方的底部氧化层和顶部氧化层，以暴露出所述半导体衬底，并在所述体区上方的半导体衬底上形成补充氧化层，此时，所述交界处及附近区域的半导体衬底上具有底部氧化层和顶部氧化层；刻蚀所述底部氧化层、中间氧化层、顶部氧化层和补充氧化层，以形成场氧板，从而形成LDMOS晶体管。本发明通过在体区和漂移区的交界处及附近区域的底部氧化层和中间氧化层较厚，使得场氧板的整体厚度加厚，使得该结构在使用时，虽然此交界处的电场最大，但是在可靠性评估过程中，不会出现了热载流子注入(Hot carrier injection,简称HCI)失效的问题。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种LDMOS晶体管的制备方法，其特征在于，包括以下步骤：
提供一半导体衬底，所述半导体衬底上依次形成有底部氧化层和中间氧化层；
刻蚀所述中间氧化层，并暴露出所述底部氧化层；
在所述中间氧化层上形成顶部氧化层，所述顶部氧化层还覆盖了所述中间氧化层暴露出的所述底部氧化层；
执行离子注入工艺，在所述半导体衬底中形成漂移区和体区，所述漂移区和体区相邻设置，且具有交界处；以及
去除所述体区上方的底部氧化层和顶部氧化层，以暴露出所述半导体衬底，并在所述体区上方的半导体衬底上形成补充氧化层，此时，所述交界处及附近区域的半导体衬底上具有底部氧化层和顶部氧化层；
刻蚀所述底部氧化层、中间氧化层、顶部氧化层和补充氧化层，以形成场氧板，从而形成LDMOS晶体管。
2.如权利要求1所述的制备方法，其特征在于，刻蚀所述中间氧化层包括：
在所述中间氧化层上依次形成一硬掩模层和第一光刻胶层；
图形化处理所述第一光刻胶层，图形化的所述第一光刻胶层覆盖了用于形成漂移区的部分区域的硬掩模层；
以图形化所述第一光刻胶层为掩模，依次刻蚀所述硬掩模层和中间氧化层，并暴露出所述底部氧化层；
去除剩余的所述第一光刻胶层和所述硬掩模层。
3.如权利要求2所述的制备方法，其特征在于，形成漂移区和体区包括：
在所述中间氧化层的正上方，通过离子注入工艺对所述半导体衬底进行离子注入，以在所述半导体衬底中形成漂移区；
在所述顶部氧化层上形成第二光刻胶层，图形化处理所述第二光刻胶层；
以所述第二光刻胶层为掩模，通过离子注入工艺进行所述半导体衬底离子注入，以在所述半导体衬底中形成体区。
4.如权利要求3所述的制备方法，其特征在于，通过N型离子注入工艺，并形成N型漂移区；通过P型离子注入工艺，并所述半导体衬底中形成P型体区。
5.如权利要求3所述的制备方法，其特征在于，去除所述体区上方的底部氧化层和顶部氧化层，以暴露出所述半导体衬底，并在所述体区上方的半导体衬底上形成补充氧化层包括：
依次刻蚀所述第二光刻胶层暴露出顶部氧化层和底部氧化层，以暴露出部分所述体区的半导体衬底；
去除剩余的所述第二光刻胶层；
在所述体区的半导体衬底上形成补充氧化层。
6.如权利要求4或5所述的制备方法，其特征在于，刻蚀所述底部氧化层、中间氧化层、顶部氧化层和补充氧化层，以形成场氧板，从而形成LDMOS晶体管包括：
形成图形化的第三光刻胶层，以图形化的第三光刻胶层为掩模，刻蚀所述底部氧化层、中间氧化层、顶部氧化层和补充氧化层，以形成场氧板；
去除剩余的第三光刻胶层；
在所述场氧板上形成栅多晶硅，从而形成LDMOS晶体管。
7.如权利要求6所述的制备方法，其特征在于，所述顶部氧化层包括高温氧化层，所述顶部氧化层的厚度为
8.如权利要求7所述的制备方法，其特征在于，所述补充氧化层的厚度为
9.如权利要求8所述的制备方法，其特征在于，所述底部氧化层的厚度为
所述中间氧化层包括TEOS氧化膜层，所述中间氧化层的厚度为
10.一种LDMOS晶体管，其特征在于，由权利要求1～9所述的制备方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010870912.XA CN111785639B (zh) | 2020-08-26 | 2020-08-26 | Ldmos晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010870912.XA CN111785639B (zh) | 2020-08-26 | 2020-08-26 | Ldmos晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111785639A true CN111785639A (zh) | 2020-10-16 |
| CN111785639B CN111785639B (zh) | 2024-02-02 |
Family
ID=72762783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010870912.XA Active CN111785639B (zh) | 2020-08-26 | 2020-08-26 | Ldmos晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111785639B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116314288A (zh) * | 2023-05-17 | 2023-06-23 | 粤芯半导体技术股份有限公司 | Ldmos器件的制备方法及其结构 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090273029A1 (en) * | 2008-05-02 | 2009-11-05 | William Wei-Yuan Tien | High Voltage LDMOS Transistor and Method |
| CN102263029A (zh) * | 2010-05-25 | 2011-11-30 | 无锡华润上华半导体有限公司 | 横向扩散型金属氧化物半导体晶体管及其制作方法 |
| US20130069712A1 (en) * | 2011-09-15 | 2013-03-21 | Tanya Trajkovic | Power semiconductor devices and fabrication methods |
| CN104241132A (zh) * | 2013-06-18 | 2014-12-24 | 北大方正集团有限公司 | Ldmos及其制造方法 |
| CN105448988A (zh) * | 2014-08-22 | 2016-03-30 | 无锡华润上华半导体有限公司 | 一种ldmos器件及其制作方法 |
| CN106129117A (zh) * | 2016-07-29 | 2016-11-16 | 东南大学 | 一种高可靠性的横向双扩散金属氧化物半导体管 |
| CN108258051A (zh) * | 2018-01-11 | 2018-07-06 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN108400168A (zh) * | 2018-02-27 | 2018-08-14 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN108598156A (zh) * | 2018-05-29 | 2018-09-28 | 矽力杰半导体技术(杭州)有限公司 | Ldmos晶体管及其制造方法 |
| CN110137260A (zh) * | 2019-05-23 | 2019-08-16 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管的场氧化层隔离结构及其制备方法 |
| CN110350031A (zh) * | 2018-04-02 | 2019-10-18 | 中芯国际集成电路制造(上海)有限公司 | 一种ldmos器件及制造工艺 |
| CN111048420A (zh) * | 2019-12-27 | 2020-04-21 | 杰华特微电子（杭州）有限公司 | 横向双扩散晶体管的制造方法 |
| CN111403279A (zh) * | 2020-04-29 | 2020-07-10 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
-
2020
- 2020-08-26 CN CN202010870912.XA patent/CN111785639B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090273029A1 (en) * | 2008-05-02 | 2009-11-05 | William Wei-Yuan Tien | High Voltage LDMOS Transistor and Method |
| CN102263029A (zh) * | 2010-05-25 | 2011-11-30 | 无锡华润上华半导体有限公司 | 横向扩散型金属氧化物半导体晶体管及其制作方法 |
| US20130069712A1 (en) * | 2011-09-15 | 2013-03-21 | Tanya Trajkovic | Power semiconductor devices and fabrication methods |
| CN104241132A (zh) * | 2013-06-18 | 2014-12-24 | 北大方正集团有限公司 | Ldmos及其制造方法 |
| CN105448988A (zh) * | 2014-08-22 | 2016-03-30 | 无锡华润上华半导体有限公司 | 一种ldmos器件及其制作方法 |
| CN106129117A (zh) * | 2016-07-29 | 2016-11-16 | 东南大学 | 一种高可靠性的横向双扩散金属氧化物半导体管 |
| CN108258051A (zh) * | 2018-01-11 | 2018-07-06 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN108400168A (zh) * | 2018-02-27 | 2018-08-14 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN110350031A (zh) * | 2018-04-02 | 2019-10-18 | 中芯国际集成电路制造(上海)有限公司 | 一种ldmos器件及制造工艺 |
| CN108598156A (zh) * | 2018-05-29 | 2018-09-28 | 矽力杰半导体技术(杭州)有限公司 | Ldmos晶体管及其制造方法 |
| CN110137260A (zh) * | 2019-05-23 | 2019-08-16 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管的场氧化层隔离结构及其制备方法 |
| CN111048420A (zh) * | 2019-12-27 | 2020-04-21 | 杰华特微电子（杭州）有限公司 | 横向双扩散晶体管的制造方法 |
| CN111403279A (zh) * | 2020-04-29 | 2020-07-10 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116314288A (zh) * | 2023-05-17 | 2023-06-23 | 粤芯半导体技术股份有限公司 | Ldmos器件的制备方法及其结构 |
| CN116314288B (zh) * | 2023-05-17 | 2023-08-29 | 粤芯半导体技术股份有限公司 | Ldmos器件的制备方法及其结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111785639B (zh) | 2024-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8927379B2 (en) | Method to bridge extrinsic and intrinsic base by selective epitaxy in BiCMOS technology | |
| CN110137260B (zh) | Ldmos晶体管的场氧化层隔离结构及其制备方法 | |
| CN110517957B (zh) | 一种场氧化层及其形成方法 | |
| CN111293120A (zh) | 分栅快闪存储器及其制备方法 | |
| US10559593B1 (en) | Field-effect transistors with a grown silicon-germanium channel | |
| US20220319921A1 (en) | Semiconductor Structure and Method for Manufacturing Semiconductor Structure | |
| KR101831037B1 (ko) | 반도체 디바이스 구조체를 형성하기 위한 방법 | |
| US10388649B2 (en) | Semiconductor devices and methods for manufacturing the same | |
| CN109037051B (zh) | 半导体结构的制备方法及半导体结构 | |
| CN102386093B (zh) | 双极性晶体管及其制造方法 | |
| CN111785639A (zh) | Ldmos晶体管及其制备方法 | |
| US10985071B1 (en) | Gate oxide forming process | |
| JPH04348053A (ja) | 半導体装置の製造方法 | |
| CN113140581A (zh) | 半导体结构及其制造方法 | |
| US20190238105A1 (en) | Gallium nitride (gan) power amplifiers (pa) with angled electrodes and 100 cmos and method for producing the same | |
| CN115084030A (zh) | 一种高压器件的形成方法及高压器件 | |
| EP0622850A1 (en) | An electrostatic discharge protect diode for silicon-on-insulator technology | |
| CN114334618A (zh) | 一种半导体器件的自对准方法 | |
| US20200044029A1 (en) | Field-effect transistors with a grown silicon-germanium channel | |
| US10170601B2 (en) | Structure and formation method of semiconductor device with bipolar junction transistor | |
| CN104253030A (zh) | 制造半导体集成电路的方法 | |
| US11201091B2 (en) | Semiconductor structure implementing series-connected transistor and resistor and method for forming the same | |
| US20230087058A1 (en) | Bipolar transistors | |
| US10651183B1 (en) | Manufacturing method of semiconductor device | |
| US11935927B2 (en) | Bipolar transistor with collector contact |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |