CN109037051B - 半导体结构的制备方法及半导体结构 - Google Patents

半导体结构的制备方法及半导体结构 Download PDF

Info

Publication number
CN109037051B
CN109037051B CN201810830243.6A CN201810830243A CN109037051B CN 109037051 B CN109037051 B CN 109037051B CN 201810830243 A CN201810830243 A CN 201810830243A CN 109037051 B CN109037051 B CN 109037051B
Authority
CN
China
Prior art keywords
layer
dielectric layer
substrate
opening
source region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810830243.6A
Other languages
English (en)
Other versions
CN109037051A (zh
Inventor
赵东光
占琼
周俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201810830243.6A priority Critical patent/CN109037051B/zh
Publication of CN109037051A publication Critical patent/CN109037051A/zh
Application granted granted Critical
Publication of CN109037051B publication Critical patent/CN109037051B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Abstract

本发明提供了一种半导体结构的制备方法及半导体结构，首先在衬底上形成介质层，所述介质层覆盖所述栅极结构并延伸覆盖所述衬底，然后先采用研磨工艺去除所述栅极结构上的介质层，然后再去除所述源区及漏区上的介质层，最后在所述源区、漏区及栅极结构上形成硅化物层，相较于传统的一次性刻蚀以去除所述源区、漏区及栅极结构上的介质层，采用研磨工艺去除所述栅极结构上的介质层的方法可以避免由于所述栅极结构的形貌对所述源区、漏区上介质层的去除产生的影响，使形成的硅化物层的位置更加准确，提高了器件的良率。

Description

半导体结构的制备方法及半导体结构
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构的制备方法及半导体结构。
背景技术
目前，高压晶体管广泛应用于各种工业电子设备及消费电子设备的集成高压电源管理电路，或存储器读写电路中。通常高压晶体管的输入电压较高(5V～600V)，因此，当高压晶体管作为功率晶体管被应用时，其应该具有较高的击穿电压(breakdown voltage)以提高工作稳定性。为实现较高的击穿电压，需要一个较长的漂移区(drift area，形成在栅极和源极或栅极和漏极之间)来承受高压，漂移区上面不能够形成金属硅化物。高压晶体管需要在源极、漏极和栅极上形成硅化物层，以降低接触电阻。为实现这种器件结构，需要采用光阻来定义出漂移区，则光阻的一侧会落在栅极侧墙上，在曝光的时候容易有散射光被侧墙反射造成光阻底部曝光，形成光阻剥落，造成高压晶体管良率较低。
发明内容
本发明的目的在于提供一种半导体结构的制备方法及半导体结构，以提高现有的高压晶体管的良率。
为了达到上述目的，本发明提供了一种半导体结构的制备方法，所述半导体结构的制备方法包括：
提供衬底，所述衬底中形成有源区和漏区，所述衬底上形成有位于所述源区和漏区之间的栅极结构；
在所述衬底上形成介质层，所述介质层覆盖所述栅极结构并延伸覆盖所述衬底；
采用研磨工艺以去除所述栅极结构上的介质层；
去除所述源区及所述漏区上的介质层；
在所述源区、漏区及栅极结构上形成硅化物层。
可选的，所述栅极结构包括栅电极及形成于所述栅电极两侧的侧墙。
可选的，去除所述栅极结构上的介质层的步骤包括：
在所述介质层上形成阻挡层；
采用研磨工艺去除所述栅极结构上的阻挡层及介质层，以露出所述栅电极；
去除所述阻挡层。
可选的，所述阻挡层为氧化硅、氧化硅-氮化硅或者氧化硅-氮化硅-氧化硅的复合结构层。
可选的，去除所述源区及所述漏区上的介质层的步骤包括：
在所述介质层上形成光刻胶层，所述光刻胶层覆盖所述栅电极并延伸覆盖所述介质层；
对所述光刻胶层进行曝光显影工艺以形成图形化的光刻胶层，所述图形化的光刻胶层中形成有露出所述介质层的第一开口及第二开口，所述第一开口对准所述源区，所述第二开口对准所述漏区；
以所述图形化的光刻胶层为掩膜，刻蚀所述第一开口及第二开口下方的介质层，形成露出所述衬底的第三开口及第四开口，所述第三开口对准所述源区，所述第四开口对准所述漏区；
去除所述图形化的光刻胶层。
可选的，在所述源区、漏区及栅极结构上形成硅化物层的步骤包括：
在所述介质层上形成金属层，所述金属层覆盖所述栅电极及所述第三开口和第四开口露出的衬底并延伸覆盖所述介质层；
进行第一次快速热退火工艺，以在所述第三开口和第四开口露出的衬底上及所述栅电极上形成硅化物层；
去除剩余的所述金属层；
进行第二次快速热退火工艺，以将所述硅化物层的阻值降低。
可选的，第一次快速热退火工艺的温度在300摄氏度-500摄氏度之间，第二次快速热退火工艺的温度在400摄氏度-1000摄氏度之间。
可选的，采用湿法刻蚀以去除剩余的所述金属层。
可选的，所述金属层的材料包括镍、钛、钴、钽、铂、钼及钨中的一种或多种。
可选的，所述介质层为氧化硅、氧化硅-氮化硅或者氧化硅-氮化硅-氧化硅的复合结构层。
本发明还提供了一种半导体结构，所述半导体结构采用所述半导体结构的制备方法形成，所述半导体结构包括：
衬底，所述衬底中形成源区和漏区，所述衬底上形成有位于所述源区和漏区之间的栅极结构；
硅化物层，所述硅化物层位于所述衬底上，并覆盖所述源区、漏区及栅极结构；
介质层，所述介质层覆盖所述栅极结构的侧壁并延伸覆盖所述衬底未被所述硅化物层覆盖的部分。
可选的，所述半导体结构还包括接触孔，所述接触孔位于所述硅化物层上，以将所述源区、漏区及栅极结构连出。
在本发明提供的半导体结构的制备方法中，首先在衬底上形成介质层，所述介质层覆盖所述栅极结构并延伸覆盖所述衬底，然后先采用研磨工艺去除所述栅极结构上的介质层，然后再去除所述源区及漏区上的介质层，最后在所述源区、漏区及栅极结构上形成硅化物层，相较于传统的一次性刻蚀以去除所述源区、漏区及栅极结构上的介质层，采用研磨工艺去除所述栅极结构上的介质层的方法可以避免由于所述栅极结构的形貌对所述源区、漏区上介质层的去除产生的影响，使形成的硅化物层的位置更加准确，提高了器件的良率。
附图说明
图1为在衬底上形成介质层的剖面示意图；
图2为在介质层上形成图形化的光刻胶层的剖面示意图；
图3为在刻蚀介质层以暴露源区、漏区及栅极结构的剖面示意图；
图4为在源区、漏区及栅极结构形成硅化物的剖面示意图；
图5为图形化的光刻胶层产生缺陷的剖面示意图；
图6为图形化的光刻胶层部分被剥离的剖面示意图；
图7为采用部分被剥离的图形化的光刻胶层为掩膜刻蚀介质层后的剖面示意图；
图8为具有缺陷的半导体结构的剖面示意图；
图9为本实施例提供的半导体结构的制备方法的流程图；
图10为本实施例提供的在衬底上形成介质层的剖面示意图；
图11为本实施例提供的在介质层上形成阻挡层的剖面示意图；
图12为本实施例提供的采用研磨工艺去除栅电极表面的介质层的剖面示意图；
图13为本实施例提供的在介质层上形成图形化的光刻胶层的剖面示意图；
图14为本实施例提供的刻蚀介质层后的剖面示意图；
图15为本实施例提供的去除图形化的光刻胶层的剖面示意图；
图16为本实施例提供的形成硅化物后的剖面示意图；
其中，1’-衬底，1-衬底，11’-源区，11-源区，12’-漏区，12-漏区，2’-介质层，2-介质层，3’-栅极结构，3-栅极结构，31-栅电极，32-侧墙，4’-图形化的光刻胶层，4-图形化的光刻胶层，5’-硅化物层，5-硅化物层，6-阻挡层，71-第一开口，72-第二开口，73-第三开口，74-第四开口。
具体实施方式
图1-图8为一种半导体结构的制备方法。如图1所示，首先提供衬底1’，所述衬底1’中形成有源区11’及漏区12’，所述衬底1’上形成有栅极结构3’，一介质层2’覆盖所述栅极结构3’的外壁并延伸覆盖所述衬底1’；接着如图2所示，在所述介质层上形成光刻胶层，然后对所述光刻胶层进行曝光显影以形成图形化的光刻胶层4’，所述图形化的光刻胶层4’中形成有多个若干个开口，以暴露所述栅极结构3’、源区11’及漏区12’上的介质层2’；接着参阅图3，以所述图形化的光刻胶层4’为掩膜，刻蚀所述开口暴露的介质层2’，以暴露所述栅极结构3’、源区11’及漏区12’上的衬底1’；最后如图4所示，去除所述图形化的光刻胶层4’，然后在所述栅极结构3’、源区11’及漏区12’的衬底1’上形成硅化物层5’，所述硅化物层5’与所述栅极结构3’、源区11’及漏区12’接触且可以减小器件的导通电阻。
请参阅图5，采用此种方法形成半导体结构时，由于所述栅极结构3’凸出于所述衬底1’，所述介质层2’覆盖所述栅极结构3’侧壁的区域呈弧形，在对所述光刻胶层进行曝光时，所述栅极结构3’侧壁上的介质层2’会反射光线，导致所述栅极结构3’两侧的图形化的光刻胶层4’产生缺陷甚至被剥离，具体如图6所示(图6中仅示意性的展示出所述栅极结构3’一侧被剥离的情况)。请参阅图7，通过刻蚀去除未被所述图形化的光刻胶层4’覆盖的介质层2’，如图7所示，由于所述图形化的光刻胶层4’被剥离，所述介质层2’被去除的区域非常多，甚至在所述栅极结构3’与所述源区11’之间的介质层全部都被去掉，接着形成所述硅化物层5’时，所述栅极结构3’与所述源区11’之间均会形成所述硅化物层5’，即在漂移区上也形成了硅化物层5’，如图8所示。所述硅化物层5’使所述栅极结构3’与所述源区11’之间的距离被拉近，当在所述源区11’的硅化物层5’上施加高压时，例如施加30V的电压，所述栅极结构3’特别容易被击穿，导致器件损坏，所以此种半导体结构的制备方法制备出的半导体结构的良率较低。
有基于此，本发明提供了一种半导体结构的制备方法，首先在衬底上形成介质层，所述介质层覆盖所述栅极结构并延伸覆盖所述衬底，然后先采用研磨工艺去除所述栅极结构上的介质层，然后再去除所述源区及漏区上的介质层，最后在所述源区、漏区及栅极结构上形成硅化物层，相较于传统的一次性刻蚀以去除所述源区、漏区及栅极结构上的介质层，采用研磨工艺去除所述栅极结构上的介质层的方法可以避免由于所述栅极结构的形貌对所述源区、漏区上介质层的去除产生的影响，使形成的硅化物层的位置更加准确，提高了器件的良率。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图9为本发明提供的半导体结构的制备方法的流程图。所述半导体结构的制备方法包括：
S1：提供衬底，所述衬底中形成源区和漏区，所述衬底上形成有位于所述源区和漏区之间的栅极结构；
S2：在所述衬底上形成介质层，所述介质层覆盖所述栅极结构并延伸覆盖所述衬底；
S3：采用研磨工艺以去除所述栅极结构上的介质层；
S4：去除所述源区及所述漏区上的介质层；
S5：在所述源区、漏区及栅极结构上形成硅化物层。
具体的，请参阅图10，执行步骤S1，提供一衬底1，所述衬底1可以是硅衬底、碳化硅衬底、锗硅衬底或绝缘体上硅衬底等含硅材料的衬底；其也可以是砷化镓、氮化镓或蓝宝石等不含硅的衬底，可选的，所述不含硅的衬底表面形成有一含硅材料的外延层。所述衬底1中形成有源区11及漏区12，所述衬底1上形成有栅极结构3，所述栅极结构3位于所述源区11及漏区12之间。进一步，所述栅极结构3包括栅电极31及位于所述栅电极31两侧的侧墙32，所述栅电极31的材料可以是多晶硅等导电材料，所述侧墙32的材料可以为氧化硅等绝缘材料，所述侧墙32用于保护所述栅电极31。
接着执行步骤2，在所述衬底1上形成介质层2，所述介质层2覆盖所述栅极结构3并延伸覆盖所述衬底1，本实施例中，所述介质层2为氧化硅，或者为氧化硅-氮化硅，或者为氧化硅-氮化硅-氧化硅的复合结构层中的一种，本实施例中，所述介质层2为氧化硅-氮化硅，且所述氧化硅较所述氮化硅更靠近所述衬底1，形成所述介质层2的方法可以是化学气相沉积、物理气相沉积或原子层沉积中的一种或多种，再次不再过多介绍。
请参与图11，执行步骤S3，在所述介质层2上形成阻挡层6，使所述阻挡层6覆盖所述介质层2。可选的，所述阻挡层6为氧化硅，或者为氧化硅-氮化硅，或者为氧化硅-氮化硅-氧化硅的复合结构层中的一种。所述阻挡层6可以使所述衬底1的表面的膜层更加平整，防止后续研磨时所述衬底1产生裂纹，并且为研磨工艺提供了加工的余量。接着如图12所示，采用研磨工艺去除所述栅极结构3表面的阻挡层6及介质层2，以暴露栅电极31，然后再去除剩余的所述阻挡层6。
接下来执行步骤S4，如图13所示，在所述介质层2上形成光刻胶层，所述光刻胶层覆盖所述介质层2及所述栅电极31，接着对所述光刻胶层进行曝光显影工艺以形成图形化的光刻胶层4，所述图形化的光刻胶层4中具有露出介质层的第一开口71及第二开口72，所述第一开口71对准所述源区11，所述第二开口72对准所述漏区12。由于所述栅电极31已经被研磨工艺打开，所以在此步骤中可以不在所述栅极结构3上形成开口，可以避免由于所述介质层2在所述栅极结构3的侧壁处反射光线，造成所述图形化的光刻胶层4被剥离的情况。接着以所述图形化的光刻胶层4为掩膜，刻蚀以去除所述第一开口71及第二开口72底部的介质层2，形成露出所述衬底1的第三开口73及第四开口74，所述第三开口73对准所述源区11，所述第四开口74对准所述漏区12。然后去除所述图形化的光刻胶层4，如图15所示。
最后请参阅如16，在所述源区11、漏区12及栅电极31上形成硅化物层5。具体的，形成所述硅化物层5的方法可以是：首先形成整片的金属层，所述金属层覆盖所述介质层2、第三开口73及第四开口74底部的衬底1及栅电极31；然后进行第一次快速热退火工艺(RTA)，所述第一次快速热退火工艺的温度较低，例如是在300摄氏度-500摄氏度之间，使所述金属层与所述衬底1及栅电极31中的硅材料反映生成硅化物层5，所述金属层与所述介质层2不发生反映，所以所述介质层2上的金属层保持原状，所述源区11及漏区12的衬底1上及所述栅电极31上形成了硅化物层5；然后采用湿法刻蚀去除所述介质层2上的金属层及所述硅化物层5上未参与反应而剩余的金属层；最后进行第二次快速热退火工艺，所述第二次快速热退火工艺的温度较高，例如是在400摄氏度-1000摄氏度之间，以将形成的所述硅化物层5的阻值降低，形成如图16所示的半导体结构。进一步，所述金属层的材料可以是镍、钛、钴、钽、铂、钼及钨中的一种或多种，所述快速热退火工艺的退火温度可以根据所述金属层的材料进行调整。
进一步，如图10及图16所示，本实施例还提供了一种半导体结构，所述半导体结构采用所述半导体结构的制备方法形成，所述半导体结构包括：
衬底1，所述衬底1中形成源区11和漏区12，所述衬底1上形成有位于所述源区11和漏区12之间的栅极结构3；硅化物层5，所述硅化物层5位于所述衬底1上，并覆盖所述源区11、漏区12及栅极结构2；介质层2，所述介质层2覆盖所述栅极结构3的侧壁并延伸覆盖所述衬底1未被所述硅化物层5覆盖的部分。
可选的，所述半导体结构还包括接触孔，所述接触孔位于所述硅化物层5上，以将所述源区11、漏区12及栅电极31连出。可选的，半导体结构的工作电压大于或等于15伏，所述硅化物层5可以减小导通电阻，通过所述接触孔在所述源区11、漏区12及栅电极31上施加工作电压时，由于采取所述半导体结构的形成方法形成的硅化物层5的位置比较精确，所述硅化物层5与所述栅极结构3之间具有一定的距离(具有长的漂移区)，可以防止所述栅极结构3由于高压而被击穿，造成器件损坏等问题。
综上，在本发明实施例提供的半导体结构的制备方法中，首先在衬底上形成介质层，所述介质层覆盖所述栅极结构并延伸覆盖所述衬底，然后先采用研磨工艺去除所述栅极结构上的介质层，然后再去除所述源区及漏区上的介质层，最后在所述源区、漏区及栅极结构上形成硅化物层，相较于传统的一次性刻蚀以去除所述源区、漏区及栅极结构上的介质层，采用研磨工艺去除所述栅极结构上的介质层的方法可以避免由于所述栅极结构的形貌对所述源区、漏区上介质层的去除产生的影响，使形成的硅化物层的位置更加准确，提高了器件的良率。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (12)

1.一种半导体结构的制备方法，其特征在于，所述半导体结构为高压晶体管，所述半导体结构的制备方法包括：
提供衬底，所述衬底中形成有源区和漏区，所述衬底上形成有位于所述源区和漏区之间的栅极结构，所述栅极结构与所述源区或者所述栅极结构与所述漏区之间具有漂移区；
在所述衬底上形成介质层，所述介质层覆盖所述栅极结构并延伸覆盖所述衬底；
采用研磨工艺以去除所述栅极结构上的介质层；
去除所述源区及所述漏区上的介质层；
在所述源区、漏区及栅极结构上形成硅化物层。
2.如权利要求1所述的半导体结构的制备方法，其特征在于，所述栅极结构包括栅电极及形成于所述栅电极两侧的侧墙。
3.如权利要求2所述的半导体结构的制备方法，其特征在于，去除所述栅极结构上的介质层的步骤包括：
在所述介质层上形成阻挡层；
采用研磨工艺去除所述栅极结构上的阻挡层及介质层，以露出所述栅电极；
去除所述阻挡层。
4.如权利要求3所述的半导体结构的制备方法，其特征在于，所述阻挡层为氧化硅、氧化硅-氮化硅或者氧化硅-氮化硅-氧化硅的复合结构层。
5.如权利要求3所述的半导体结构的制备方法，其特征在于，去除所述源区及所述漏区上的介质层的步骤包括：
在所述介质层上形成光刻胶层，所述光刻胶层覆盖所述栅电极并延伸覆盖所述介质层；
对所述光刻胶层进行曝光显影工艺以形成图形化的光刻胶层，所述图形化的光刻胶层中形成有露出所述介质层的第一开口及第二开口，所述第一开口对准所述源区，所述第二开口对准所述漏区；
以所述图形化的光刻胶层为掩膜，刻蚀所述第一开口及第二开口下方的介质层，形成露出所述衬底的第三开口及第四开口，所述第三开口对准所述源区，所述第四开口对准所述漏区；
去除所述图形化的光刻胶层。
6.如权利要求5所述的半导体结构的制备方法，其特征在于，在所述源区、漏区及栅极结构上形成硅化物层的步骤包括：
在所述介质层上形成金属层，所述金属层覆盖所述栅电极及所述第三开口和第四开口露出的衬底并延伸覆盖所述介质层；
进行第一次快速热退火工艺，以在所述第三开口和第四开口露出的衬底上及所述栅电极上形成硅化物层；
去除剩余的所述金属层；
进行第二次快速热退火工艺，以将所述硅化物层的阻值降低。
7.如权利要求6所述的半导体结构的制备方法，其特征在于，第一次快速热退火工艺的温度在300摄氏度-500摄氏度之间，第二次快速热退火工艺的温度在400摄氏度-1000摄氏度之间。
8.如权利要求6所述的半导体结构的制备方法，其特征在于，采用湿法刻蚀以去除剩余的所述金属层。
9.如权利要求6所述的半导体结构的制备方法，其特征在于，所述金属层的材料包括镍、钛、钴、钽、铂、钼及钨中的一种或多种。
10.如权利要求1-9中任一项所述的半导体结构的制备方法，其特征在于，所述介质层为氧化硅、氧化硅-氮化硅或者氧化硅-氮化硅-氧化硅的复合结构层。
11.一种半导体结构，其特征在于，所述半导体结构采用如权利要求1-10中任一项所述半导体结构的制备方法形成，所述半导体结构为高压晶体管，包括：
衬底，所述衬底中形成源区和漏区，所述衬底上形成有位于所述源区和漏区之间的栅极结构；
硅化物层，所述硅化物层位于所述衬底上，并覆盖所述源区、漏区及栅极结构；
介质层，所述介质层覆盖所述栅极结构的侧壁并延伸覆盖所述衬底未被所述硅化物层覆盖的部分，其中，所述栅极结构与所述源区或者所述栅极结构与所述漏区之间具有漂移区，所述介质层覆盖所述漂移区；
其中，所述源区、漏区及栅极结构上的硅化物层同时形成。
12.如权利要求11所述的半导体结构，其特征在于，所述半导体结构还包括接触孔，所述接触孔位于所述硅化物层上，以将所述源区、漏区及栅极结构连出。
CN201810830243.6A 2018-07-24 2018-07-24 半导体结构的制备方法及半导体结构 Active CN109037051B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810830243.6A CN109037051B (zh) 2018-07-24 2018-07-24 半导体结构的制备方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810830243.6A CN109037051B (zh) 2018-07-24 2018-07-24 半导体结构的制备方法及半导体结构

Publications (2)

Publication Number Publication Date
CN109037051A CN109037051A (zh) 2018-12-18
CN109037051B true CN109037051B (zh) 2021-02-12

Family

ID=64645424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810830243.6A Active CN109037051B (zh) 2018-07-24 2018-07-24 半导体结构的制备方法及半导体结构

Country Status (1)

Country Link
CN (1) CN109037051B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112582459B (zh) * 2019-09-27 2022-04-08 无锡华润上华科技有限公司 一种横向双扩散金属氧化物半导体器件及其制作方法
CN113097131A (zh) * 2021-03-27 2021-07-09 长江存储科技有限责任公司 半导体器件及其制造方法
CN113284808B (zh) * 2021-07-22 2021-10-15 江苏茂硕新材料科技有限公司 一种半导体结构的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100543951C (zh) * 2005-11-16 2009-09-23 联华电子股份有限公司 移除栅极上的金属硅化物层的方法及蚀刻方法
CN102347358B (zh) * 2010-07-30 2014-08-13 中国科学院微电子研究所 半导体器件结构及其制造方法
CN103065965B (zh) * 2011-10-20 2016-03-16 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US20150372099A1 (en) * 2014-06-19 2015-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Contact silicide formation using a spike annealing process

Also Published As

Publication number Publication date
CN109037051A (zh) 2018-12-18

Similar Documents

Publication Publication Date Title
US8846491B1 (en) Forming a diffusion break during a RMG process
JP4982382B2 (ja) リセス型ソース／ドレイン領域をｓｏｉウェハに含む半導体形成プロセス
KR100642754B1 (ko) 식각 저항성 ｌ형 스페이서를 구비하는 반도체 소자 및이의 제조 방법
CN112750752B (zh) 深沟槽隔离结构的形成方法及半导体器件的形成方法
CN109037051B (zh) 半导体结构的制备方法及半导体结构
CN111223865B (zh) 形成接点到栅极监控图案的方法及半导体元件
CN107403721B (zh) 功率金氧半导体场效晶体管的制造方法
US9711611B2 (en) Modified self-aligned contact process and semiconductor device
US10985071B1 (en) Gate oxide forming process
TWI653672B (zh) 半導體裝置及其製造方法
US20110081760A1 (en) Method of manufacturing lateral diffusion metal oxide semiconductor device
KR100756709B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US7468300B2 (en) Semiconductor device having high voltage MOS transistor and fabrication method thereof
JP5833214B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP4938211B2 (ja) Ｍｏｓトランジスタの製造方法
JP2010027688A (ja) 半導体装置の製造方法
JP5003857B2 (ja) 半導体装置の製造方法
CN111816555B (zh) 半导体器件及其形成方法
CN110473826B (zh) 半导体结构的制造方法
JP2000200908A (ja) 半導体装置の製造方法
JP6159777B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP2001102570A (ja) 半導体トランジスタ及びその製造方法
US7642159B2 (en) Semiconductor device and method for manufacturing the same
CN115732412A (zh) 半导体结构的制造方法
KR100781453B1 (ko) 모스 트랜지스터의 게이트 전극 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant