CN104241132A - Ldmos及其制造方法 - Google Patents
Ldmos及其制造方法 Download PDFInfo
- Publication number
- CN104241132A CN104241132A CN201310241960.2A CN201310241960A CN104241132A CN 104241132 A CN104241132 A CN 104241132A CN 201310241960 A CN201310241960 A CN 201310241960A CN 104241132 A CN104241132 A CN 104241132A
- Authority
- CN
- China
- Prior art keywords
- drain electrode
- oxide
- ldmos
- field
- field plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 30
- 238000009826 distribution Methods 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 16
- 229910044991 metal oxide Inorganic materials 0.000 claims description 12
- 150000004706 metal oxides Chemical class 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 2
- 230000007797 corrosion Effects 0.000 claims description 2
- 239000002210 silicon-based material Substances 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 239000003574 free electron Substances 0.000 abstract description 6
- 230000005684 electric field Effects 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 7
- 230000009471 action Effects 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229940090044 injection Drugs 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Abstract
本发明公开了一种LDMOS及其制造方法。该LDMOS包括衬底、体区、漂移区、源极、栅极、漏极、栅氧化层、场氧化层和漏极场板，所述漏极场板与所述漏极电连接，其中：位于漏极场板和漂移区之间的部分场氧化层的厚度不等，沿着接近所述漏极的方向递减，所述漏极场板在所述部分场氧化层上方连续分布。本发明提供的LDMOS，由于漏极场板下方的场氧化层呈变化减小的厚度，所以漏极场板对漂移区表面的自由电子的吸引作用也呈现逐步变化的分布，从而使得漂移区表面的电场分布更均匀，LDMOS的击穿电压更高。
Description
技术领域
本发明实施例涉及半导体晶体管技术，尤其涉及一种LDMOS及其制造方法。
背景技术
在BCD（双极型晶体管-互补金属氧化物晶体管-双扩散金属氧化物晶体管）等功率集成电路中，通常包括有双扩散金属氧化物晶体管（Double-diffused Metal-Oxide-Silicon，DMOS）。DMOS具体包括纵向双扩散金属氧化物晶体管（简称“纵向晶体管”，即Vertical Double-diffusedMetal Oxide Semiconductor，简称VDMOS），和横向双扩散金属氧化物晶体管（简称“横向晶体管”，即Laterally Diffused Metal OxideSemiconductor，简称LDMOS）。LDMOS由于其更容易与互补金属氧化物晶体管（CMOS）集成在同一芯片中，而被广泛使用。
LDMOS器件是整个功率集成电路的关键组成部分，其结构性能直接影响到功率集成电路的性能。衡量LDMOS性能的主要参数有导通电阻和击穿电压，导通电阻越小越好，击穿电压越大越好。事实上，导通电阻和击穿电压是互相矛盾的两个参数。
双栅氧化层（简称“双栅氧”），在BCD等功率集成电路结构中，包含有两种厚度的栅氧化层，即厚栅氧化层和薄栅氧化层，以满足集成电路中各器件的各种结构需求。一般来说，LDMOS多晶硅栅下方的栅氧化层为厚栅氧化层。
图1是现有技术中包含有双栅氧化层的LDMOS的结构示意图，如图1所示，该LDMOS包括有衬底10、体区11、漂移区12、源极13、栅极16、漏极19、场氧化层17、栅氧化层和漏极场板18。其中，栅极16由多晶硅材质构成，即图1所示的多晶硅栅。栅氧化层可根据需要进一步分为厚栅氧化层15和薄栅氧化层14。场氧化层17形成于漂移区12的上方，多晶硅栅极16延伸至场氧化层17上方形成LDMOS的栅极场板。场氧化层17靠近漏极N+19的上方，即靠近漂移区12尽头的场氧化层17上方覆盖了与漏极19电性相连的漏极场板18，也可采用多晶硅材质制成。在LDMOS的工作过程中，当漏极19承受高电压时，与漏极19相连的漏极场板18的电压相对于漂移区12的电压更高，则漏极场板18对其下方的漂移区12表面的自由电子产生吸引作用，从而使得漂移区12表面的电场分布相对于没有漏极场板18的LDMOS更为均匀，则LDMOS的击穿电压因此更高。
但是，鉴于击穿电压为LDMOS的重要性能，进一步提高击穿电压仍是LDMOS产品的研究热点之一。
发明内容
本发明提供一种LDMOS及其制造方法，以提高LDMOS的击穿电压性能。
本发明提供了一种横向双扩散金属氧化物晶体管LDMOS，包括衬底、体区、漂移区、源极、栅极、漏极、栅氧化层、场氧化层和漏极场板，所述漏极场板与所述漏极电连接，其中：
位于漏极场板和漂移区之间的部分场氧化层的厚度不等，沿着接近所述漏极的方向递减，所述漏极场板在所述部分场氧化层上方连续分布。
本发明还提供了一种横向双扩散金属氧化物晶体管LDMOS的制造方法，包括：
在衬底上形成体区、漂移区、场氧化层、源极、漏极和栅氧化层；
在所述衬底上对所述栅氧化层和场氧化层实施构图工艺，刻蚀掉部分所述栅氧化层以形成厚栅氧化层的图案，同时将位于漏极场板和漂移区之间的部分场氧化层的厚度刻蚀至所述部分场氧化层的厚度沿着接近所述漏极的方向递减；
在所述衬底上形成薄栅氧化层的图案；
在所述衬底上采用构图工艺形成栅极和漏极场板的图案，所述漏极场板与所述漏极电连接，且所述漏极场板在所述部分场氧化层上方连续分布。
本发明实施例提供的LDMOS及其制造方法，由于漏极场板下方的场氧化层呈变化减小的厚度，所以漏极场板对漂移区表面的自由电子的吸引作用也呈现逐步变化的分布，从而使得漂移区表面的电场分布更均匀，LDMOS的击穿电压更高。进一步的，本发明可以通过LDMOS原有的双栅氧工艺，在制备厚栅氧化层的同时制备阶梯状厚度变化的场氧化层，因此可在改进产品结构的同时又不增加制造成本。
附图说明
图1是现有技术中包含有双栅氧化层的LDMOS的结构示意图；
图2为本发明实施例提供的LDMOS的结构示意图；
图3为本发明实施例提供的一种LDMOS的制造方法的流程图。
具体实施方式
本发明实施例提供了一种LDMOS，该LDMOS包括衬底、体区、漂移区、源极、栅极、漏极、栅氧化层、场氧化层和漏极场板，所述漏极场板与所述漏极电连接。其中，体区和漂移区形成在衬底中，用于传输电子实现电气导通，且体区和漂移区的掺杂浓度不同，以获得不同的导通性能。源极与体区相连通，漏极与漂移区相连通，用于电连接外部电压的输入。栅氧化层位于源极和栅极之间，在栅极输入高电压时，可以使得源极和漏极之间通过体区和漂移区导通。场氧化层位于漂移区的上方，且栅极和漏极场板一般延伸至场氧化层的上方，用于实现栅极、漏极场板和漂移区之间的绝缘。漏极场板与漏极相电连接，例如可通过金属连接等手段，将漏极场板与漏极电连接，使漏极场板具备与漏极相等的电压。栅极和漏极场板能通过场氧化层对漂移区中的电子分布进行调整，使其中的电子分布更加均匀，以便提高LDMOS的击穿电压。所述栅极和漏极场板都可以由多晶硅材料制成。
上述各部分可以基于LDMOS的已有技术选取材料并布局结构，本发明对此并不进行限制。
其中，本发明实施例的改进点在于，位于漏极场板和漂移区之间的部分场氧化层的厚度不等，沿着接近所述漏极的方向递减，所述漏极场板在所述部分场氧化层上方连续分布。
该部分场氧化层的横截面可以为阶梯状。优选的是所述阶梯状形成在所述部分场氧化层的上表面。这样便于从形成的场氧化层的上表面进行加工。
或者，所述部分场氧化层的横截面为楔形，即部分场氧化层的厚度是渐变的。
漏极场板与漏极相连，具有等电位，则当漏极承受高电压时，漏极场板的电压相对于漂移区的电压更高，在部分场氧化层上方连续分布的漏极场板对其下方的漂移区表面的自由电子产生吸引作用，本领域人员熟知：场氧化层厚度越小，漏极场板对漂移区表面的自由电子的吸引作用也就越大，由于漏极场板下方的场氧化层呈阶梯状，所以漏极场板对漂移区表面的自由电子的吸引作用也呈现逐步变化的分布，从而使得漂移区表面的电场分布更均匀，LDMOS的击穿电压更高。
以下通过一具体实施例详细介绍各部分的结构。
图2为本发明实施例提供的LDMOS的结构示意图，该LDMOS包括衬底10、体区11、漂移区12、源极13、栅极16、漏极19、栅氧化层、场氧化层17和漏极场板18，漏极场板18与漏极19电连接（图中未示）。如图2所示，本实施例中的栅氧化层具体包括厚栅氧化层15和薄栅氧化层14，所述厚栅氧化层15形成在所述栅极16和体区11之间，所述薄栅氧化层14形成在所述源极13和漏极19的上方。位于漏极场板18和漂移区12之间的部分场氧化层17的厚度不等，沿着接近所述漏极19的方向递减，且本实施例具体为形成阶梯状的场氧化层17，所述漏极场板18在阶梯状的场氧化层17上方连续分布。所述阶梯状的部分场氧化层17具有两层阶梯，两层阶梯的厚度差等于厚栅氧化层15的厚度。
如图2所示，邻近漏极19部分的场氧化层17具有两层阶梯，厚度分别为d1和d2，d1与d2之差等于厚栅氧化层15的厚度。
本实施例中为双栅氧工艺制成的LDMOS，栅氧化层具体包括厚栅氧化层和薄栅氧化层。薄栅氧化层是在源极和漏极上的栅氧化层相对于厚栅氧化层更薄，其优点在于能够减小源极和漏极与外接电压输入之间的电阻。
本实施例形成的两层阶梯状的部分场氧化层，不仅具备使漂移区的电子分布更均匀的优点，同时该结构的形成可以利用原有双栅氧工艺，而不用增加额外的工艺流程，因此也使得该结构的LDMOS不增加生产成本，易于推广。
图3为本发明实施例提供的一种LDMOS的制造方法的流程图，该方法可适用于制备图2所示实施例的LDMOS，该方法包括如下步骤：
步骤310、在衬底上形成体区、漂移区、场氧化层、源极、漏极和栅氧化层；
本步骤，具体可以在衬底中进行离子掺杂和扩散，形成离子浓度不同的体区和漂移区。随后在适当位置注入离子，形成源极和漏极。在该衬底上形成场氧化层的膜层，通过光刻等构图工艺可形成所需图案的位于漂移区上方的场氧化层图案。此后再在该衬底上采用氧化工艺生长所需厚度的栅氧化层膜层。上述各部分的制备手段并不限于此，还可以基于其他已有手段制造生成。
步骤320、在所述衬底上对所述栅氧化层和场氧化层实施构图工艺，刻蚀掉部分所述栅氧化层以形成厚栅氧化层的图案，同时将位于漏极场板和漂移区之间的部分场氧化层的厚度刻蚀至所述部分场氧化层的厚度沿着接近所述漏极的方向递减；
本步骤优选是：在所述衬底上对所述栅氧化层和场氧化层采用湿法腐蚀工艺同时进行刻蚀，将所述源极和漏极上方的栅氧化层刻蚀掉，以形成厚栅氧化层的图案，且将所述部分场氧化层邻近所述漏极的部分刻蚀掉与所述厚栅氧化层相同的厚度，以使位于漏极场板和漂移区之间的所述部分场氧化层的横截面为两层阶梯状。
本步骤中，采用构图工艺，例如光刻、湿法刻蚀等，按照所需图案对栅氧化层的膜层进行刻蚀，形成刻蚀掉部分所述栅氧化层，保留栅极下方所需的栅氧化层图案，即形成了厚栅氧化层的图案。与此同时，在原有技术中一般对场氧化层进行保护，以避免刻蚀栅氧化层时将场氧化层刻蚀掉，而本实施例中，将场氧化层接近漏极的部分暴露在外，与栅氧化层一同刻蚀。因为场氧化层的厚度大于栅氧化层，所以当栅氧化层的部分区域已经完全刻蚀掉时，场氧化层的暴露部位仍然保留有部分场氧化层，即形成了两级台阶状的场氧化层。当然，台阶状的厚度差还会受到场氧化层材料、刻蚀剂材料、刻蚀时间的影响，但本领域技术人员可以理解，可以通过选择、控制场氧化层材料、刻蚀剂材料和刻蚀时间得到所需的部分场氧化层台阶厚度差。
步骤330、在所述衬底上形成薄栅氧化层的图案；
本步骤，具体是在形成上述图案的衬底上进一步通过氧化工艺生长薄栅氧化层的图案，此步骤可基于已有手段来形成。
步骤340、在所述衬底上采用构图工艺形成栅极和漏极场板的图案，所述漏极场板与所述漏极电连接，且所述漏极场板在所述部分场氧化层上方连续分布。
本步骤在形成上述图案的衬底上进一步形成栅极、漏极场板的图案，例如可先形成多晶硅膜层，而后通过光刻等构图工艺形成所需图案的栅极和漏极场板的图案。
在本实施例中，不仅形成了具有厚度差的场氧化层，使得漂移区的电子分布更均匀，从而LDMOS的击穿电压更高。同时，该结构LDMOS的制备方案无需更改工艺流程，巧妙利用双栅氧化层的工艺特征，在LDMOS漏极场板的下方制作阶梯状的场氧化层，该结构比传统结构的漂移区表面电场分布更均匀，击穿电压进一步提高。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (8)
1.一种横向双扩散金属氧化物晶体管LDMOS，包括衬底、体区、漂移区、源极、栅极、漏极、栅氧化层、场氧化层和漏极场板，所述漏极场板与所述漏极电连接，其特征在于：
位于漏极场板和漂移区之间的部分场氧化层的厚度不等，沿着接近所述漏极的方向递减，所述漏极场板在所述部分场氧化层上方连续分布。
2.根据权利要求1所述的LDMOS，其特征在于：所述部分场氧化层的横截面为阶梯状。
3.根据权利要求2所述的LDMOS，其特征在于：所述阶梯状形成在所述部分场氧化层的上表面。
4.根据权利要求3所述的LDMOS，其特征在于：所述栅氧化层包括厚栅氧化层和薄栅氧化层，所述厚栅氧化层形成在所述栅极和体区之间，所述薄栅氧化层形成在所述源极和漏极的上方，且所述阶梯状的部分场氧化层具有两层阶梯，两层阶梯的厚度差等于厚栅氧化层的厚度。
5.根据权利要求1所述的LDMOS，其特征在于：所述部分场氧化层的横截面为楔形。
6.根据权利要求1-5任一所述的LDMOS，其特征在于：所述栅极和漏极场板由多晶硅材料制成。
7.一种横向双扩散金属氧化物晶体管LDMOS的制造方法，其特征在于，包括：
在衬底上形成体区、漂移区、场氧化层、源极、漏极和栅氧化层；
在所述衬底上对所述栅氧化层和场氧化层实施构图工艺，刻蚀掉部分所述栅氧化层以形成厚栅氧化层的图案，同时将位于漏极场板和漂移区之间的部分场氧化层的厚度刻蚀至所述部分场氧化层的厚度沿着接近所述漏极的方向递减；
在所述衬底上形成薄栅氧化层的图案；
在所述衬底上采用构图工艺形成栅极和漏极场板的图案，所述漏极场板与所述漏极电连接，且所述漏极场板在所述部分场氧化层上方连续分布。
8.根据权利要求7所述的制造方法，其特征在于，在所述衬底上对所述栅氧化层和场氧化层实施构图工艺，刻蚀掉部分所述栅氧化层以形成厚栅氧化层的图案，同时将位于漏极场板和漂移区之间的部分场氧化层的厚度刻蚀至所述部分场氧化层的厚度沿着接近所述漏极的方向递减包括：
在所述衬底上对所述栅氧化层和场氧化层采用湿法腐蚀工艺同时进行刻蚀，将所述源极和漏极上方的栅氧化层刻蚀掉，以形成厚栅氧化层的图案，且将所述部分场氧化层邻近所述漏极的部分刻蚀掉与所述厚栅氧化层相同的厚度，以使位于漏极场板和漂移区之间的所述部分场氧化层的横截面为两层阶梯状。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310241960.2A CN104241132B (zh) | 2013-06-18 | 2013-06-18 | Ldmos及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310241960.2A CN104241132B (zh) | 2013-06-18 | 2013-06-18 | Ldmos及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104241132A true CN104241132A (zh) | 2014-12-24 |
| CN104241132B CN104241132B (zh) | 2017-12-19 |
Family
ID=52228984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310241960.2A Active CN104241132B (zh) | 2013-06-18 | 2013-06-18 | Ldmos及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104241132B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106129117A (zh) * | 2016-07-29 | 2016-11-16 | 东南大学 | 一种高可靠性的横向双扩散金属氧化物半导体管 |
| CN107527857A (zh) * | 2016-06-22 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN108598156A (zh) * | 2018-05-29 | 2018-09-28 | 矽力杰半导体技术(杭州)有限公司 | Ldmos晶体管及其制造方法 |
| CN110323271A (zh) * | 2018-03-30 | 2019-10-11 | 中芯国际集成电路制造(上海)有限公司 | 高压晶体管及其形成方法 |
| CN110350031A (zh) * | 2018-04-02 | 2019-10-18 | 中芯国际集成电路制造(上海)有限公司 | 一种ldmos器件及制造工艺 |
| CN111785639A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1873954A (zh) * | 2005-06-02 | 2006-12-06 | 中国科学院微电子研究所 | 与标准互补金属氧化物半导体工艺兼容的高压互补金属氧化物半导体双栅氧制备工艺 |
| US7230313B2 (en) * | 2002-10-16 | 2007-06-12 | Fairchild Semiconductor Corporation | Voltage divider field plate termination with unequal fixed biasing |
| CN101702409A (zh) * | 2009-11-09 | 2010-05-05 | 苏州博创集成电路设计有限公司 | 绝缘体上硅的横向p型双扩散金属氧化物半导体管 |
| CN102184944A (zh) * | 2011-04-29 | 2011-09-14 | 南京邮电大学 | 一种横向功率器件的结终端结构 |
| CN102194818A (zh) * | 2011-04-26 | 2011-09-21 | 电子科技大学 | 一种基于p型外延层的bcd集成器件及其制造方法 |
-
2013
- 2013-06-18 CN CN201310241960.2A patent/CN104241132B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7230313B2 (en) * | 2002-10-16 | 2007-06-12 | Fairchild Semiconductor Corporation | Voltage divider field plate termination with unequal fixed biasing |
| CN1873954A (zh) * | 2005-06-02 | 2006-12-06 | 中国科学院微电子研究所 | 与标准互补金属氧化物半导体工艺兼容的高压互补金属氧化物半导体双栅氧制备工艺 |
| CN101702409A (zh) * | 2009-11-09 | 2010-05-05 | 苏州博创集成电路设计有限公司 | 绝缘体上硅的横向p型双扩散金属氧化物半导体管 |
| CN102194818A (zh) * | 2011-04-26 | 2011-09-21 | 电子科技大学 | 一种基于p型外延层的bcd集成器件及其制造方法 |
| CN102184944A (zh) * | 2011-04-29 | 2011-09-14 | 南京邮电大学 | 一种横向功率器件的结终端结构 |
Non-Patent Citations (1)
| Title |
|---|
| 钟大伟: "SOI横向功率器件中的二维场板理论研究", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107527857A (zh) * | 2016-06-22 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN107527857B (zh) * | 2016-06-22 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN106129117A (zh) * | 2016-07-29 | 2016-11-16 | 东南大学 | 一种高可靠性的横向双扩散金属氧化物半导体管 |
| CN110323271A (zh) * | 2018-03-30 | 2019-10-11 | 中芯国际集成电路制造(上海)有限公司 | 高压晶体管及其形成方法 |
| CN110350031A (zh) * | 2018-04-02 | 2019-10-18 | 中芯国际集成电路制造(上海)有限公司 | 一种ldmos器件及制造工艺 |
| CN110350031B (zh) * | 2018-04-02 | 2022-09-13 | 中芯国际集成电路制造(上海)有限公司 | 一种ldmos器件及制造工艺 |
| CN108598156A (zh) * | 2018-05-29 | 2018-09-28 | 矽力杰半导体技术(杭州)有限公司 | Ldmos晶体管及其制造方法 |
| CN111785639A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
| CN111785639B (zh) * | 2020-08-26 | 2024-02-02 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104241132B (zh) | 2017-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8466513B2 (en) | Semiconductor device with enhanced mobility and method | |
| CN104241132A (zh) | Ldmos及其制造方法 | |
| CN201898135U (zh) | 一种mosfet器件 | |
| JP7099369B2 (ja) | 半導体装置およびその製造方法 | |
| CN105957895A (zh) | 沟槽型功率mosfet器件及其制造方法 | |
| CN102760754B (zh) | 耗尽型vdmos及其制造方法 | |
| CN102610641B (zh) | 高压ldmos器件及其制造方法 | |
| CN112242432A (zh) | 遮蔽栅金属氧化物半导体场效晶体管及其制造方法 | |
| CN108682624A (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| JP2006114834A (ja) | 半導体装置 | |
| CN115376924A (zh) | 低体二极管正向导通压降的沟槽型碳化硅mosfet的制造方法 | |
| CN108962989B (zh) | 一种沟槽型mos器件及其制造方法 | |
| US7977192B2 (en) | Fabrication method of trenched metal-oxide-semiconductor device | |
| US20130049104A1 (en) | Method of forming a self-aligned contact opening in MOSFET | |
| CN101552292A (zh) | 半导体器件及其制造方法 | |
| DE102017100461A1 (de) | Kombinierte Bildung von Gate- und Source-Gräben und daraus gebildete Struktur | |
| CN111785774B (zh) | Bcd工艺中cmos器件及其制造方法 | |
| CN105789270A (zh) | 一种具有变k介质侧边的vdmos器件 | |
| TWI644428B (zh) | Vdmos及其製造方法 | |
| CN104253050A (zh) | 一种槽型横向mosfet器件的制造方法 | |
| CN110676305A (zh) | 具有低栅电荷特性的垂直沟道器件及制造方法 | |
| CN103633139B (zh) | 高压金属氧化物半导体晶体管元件 | |
| CN106298923A (zh) | 高压金属氧化物半导体晶体管元件以及其制造方法 | |
| CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
| CN104638011A (zh) | 一种沟槽mosfet器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220802 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100000 9th floor, fangzheng building, Zhongguancun, No. 298 Chengfu Road, Haidian District, Beijing Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |