CN107527857A - 一种半导体器件及其制造方法和电子装置 - Google Patents

一种半导体器件及其制造方法和电子装置 Download PDF

Info

Publication number
CN107527857A
CN107527857A CN201610457929.6A CN201610457929A CN107527857A CN 107527857 A CN107527857 A CN 107527857A CN 201610457929 A CN201610457929 A CN 201610457929A CN 107527857 A CN107527857 A CN 107527857A
Authority
CN
China
Prior art keywords
field oxide
semiconductor substrate
opening
grid structure
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610457929.6A
Other languages
English (en)
Other versions
CN107527857B (zh
Inventor
陈德艳
郑大燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610457929.6A priority Critical patent/CN107527857B/zh
Publication of CN107527857A publication Critical patent/CN107527857A/zh
Application granted granted Critical
Publication of CN107527857B publication Critical patent/CN107527857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法包括：提供半导体衬底，在半导体衬底的表面上形成阻挡层；在预定形成局部场氧化层区域所对应的阻挡层中形成第一开口和第二开口，第一开口和第二开口暴露半导体衬底的表面；进行氧化工艺，以在第一开口中的半导体衬底内形成第一场氧化层，在第二开口中的半导体衬底内形成第二场氧化层，在第一开口和第二开口之间、阻挡层下方的半导体衬底内形成第三场氧化层，其中，第三场氧化层的厚度小于第一场氧化层和第二场氧化层的厚度；去除阻挡层。根据本发明的方法，形成的场氧化层其中间区域厚度较薄，提高了通态电流，减小了导通电阻，并使器件的击穿电压保持不变甚至更高。

Description

一种半导体器件及其制造方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。
背景技术
随着半导体行业的迅猛发展，功率集成电路(Power Integrated Circuit，简称PIC)不断在多个领域中使用，如电机控制、平板显示驱动控制、电脑外设的驱动控制等等，横向双扩散金属氧化物半导体场效应LDMOSFET(lateral double-diffused MOSFET，简称LDMOS)具有工作电压高、工艺简单、易于同CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)电路在工艺上兼容等特点而作为功率器件被广泛应用于功率集成电路中。
功率器件的源漏击穿电压(BVdss)和导通电阻(Ron)特性对于高效功率电路设计至关重要，很多关于LDMOS器件的源漏击穿电压(BVdss)和导通电阻(Ron)特性改善的研究被报导，具有电荷平衡方法的降低表面电场(RESURF＝Reduced Surface Field)技术主要用于实现更好的源漏击穿电压(BVdss)和导通电阻(Ron)，一般而言，LDMOS器件在使用上需要具有较高的源漏击穿电压(Breakdown Voltage between Drain and Source，BVdss)与低的导通电阻，以提高元件的效能。此外，很多研究通过对布局或者结构的改进以获得更好的BVdss和Ron特性或以实现高频应用。
通常，LDMOS器件的导通电阻(Rdson)和击穿电压是矛盾的指标，对于这两个特性的平衡至关重要，如果导通电阻减小，击穿电压可能降低，反之亦然。因此，现在的问题是如何通过合理的设计，以尽量降低导通电阻而维持源漏击穿电压不变甚至更高。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底的表面上形成阻挡层；
在预定形成局部场氧化层区域所对应的所述阻挡层中形成第一开口和第二开口，所述第一开口和第二开口暴露所述半导体衬底的表面；
进行氧化工艺，以在所述第一开口中的半导体衬底内形成第一场氧化层，在所述第二开口中的半导体衬底内形成第二场氧化层，在所述第一开口和第二开口之间、所述阻挡层下方的所述半导体衬底内形成第三场氧化层，其中，所述第三场氧化层的厚度小于所述第一场氧化层和第二场氧化层的厚度，所述第一场氧化层、所述第三场氧化层和所述第二场氧化层构成连续的场氧化层；
去除所述阻挡层。
进一步，所述第一场氧化层远离所述第三场氧化层的一端为“鸟嘴”型，所述第二场氧化层远离所述第三场氧化层的一端也为“鸟嘴”型。
进一步，在形成所述阻挡层之前，还包括在所述半导体衬底的表面形成垫氧化物层的步骤。
进一步，所述阻挡层的材料包括氮化硅。
进一步，在去除所述阻挡层之后，还包括以下步骤：
在所述半导体衬底中形成具有第一导电类型的漂移区，使所述场氧化层对应位于所述漂移区的上方；
在所述漂移区外侧的半导体衬底中形成具有第二导电类型的体区；
在所述半导体衬底的表面上形成栅极结构，所述栅极结构的一侧边缘延伸至所述场氧化层上，以及栅极结构的另一侧边缘延伸至所述体区上。
进一步，所述栅极结构延伸至所述场氧化层上的边缘位于所述第三场氧化层上。
进一步，在形成所述栅极结构之后，还包括在所述栅极结构的两侧壁上形成侧墙的步骤。
本发明另一方面提供一种半导体器件，包括：
半导体衬底，形成于所述半导体衬底中的具有第一导电类型的漂移区；
设置于所述漂移区上方的所述半导体衬底表面中的场氧化层，所述场氧化层包括两端的第一场氧化层、第二场氧化层，以及位于中间并连接所述第一场氧化层和第二场氧化层的第三场氧化层，其中，所述第三场氧化层的厚度小于所述第一场氧化层和第二场氧化层的厚度。
进一步，所述第一场氧化层远离所述第三场氧化层的一端为“鸟嘴”型，所述第二场氧化层远离所述第三场氧化层的一端也为“鸟嘴”型。
进一步，在所述漂移区的一侧设置有具有第二导电类型的体区，在所述半导体衬底的表面上形成栅极结构，所述栅极结构的一侧边缘延伸至所述场氧化层上，以及栅极结构的另一侧边缘延伸至所述体区上。
进一步，所述栅极结构延伸至所述场氧化层上的边缘位于所述第三场氧化层上。
进一步，在所述栅极结构的两侧壁上形成有侧墙。
本发明再一方面提供一种电子装置，包括前述的半导体器件。
根据本发明的制造方法，形成的场氧化层其中间区域厚度较薄，可以在不影响器件击穿特性的前提下增强了多晶硅场极板效应，因此，由于增强了器件的漂移区的累积效应，进而提高了通态电流，减小了导通电阻，并使器件的击穿电压保持不变甚至更高，进而提高了器件的整体性能和可靠性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1B示出了常规LOCOS工艺依次实施时所形成的器件结构的剖视图；
图2A-图2C示出了本发明的一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；
图3示出了本发明的一个实施例的一种半导体器件的制造方法的示意性流程图；
图4示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤及结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
常规工艺中，LDMOS器件漂移区上的场氧化层采用硅局部氧化(Local Oxidationof Silicon，LOCOS)工艺而形成，所述LOCOS工艺可包括如下步骤：
首先，如图1A所示，在硅衬底100上用热氧化方式生长一层薄的二氧化硅101，之后在二氧化硅101上沉积一层氮化硅102。生长二氧化硅的目的是为了避免氮化硅对硅衬底表面造成应力损伤。
之后，在氮化硅102上旋涂光刻胶，并用定义漂移区的掩膜版进行曝光，之后显影，形成具有漂移区图案的光刻胶层。
以所述具有漂移区图案的光刻胶层作掩模对氮化硅102进行刻蚀，形成开口，刻蚀时要保留一定厚度的二氧化硅，避免硅衬底受到损伤。
利用漂移区以外的氮化硅102作为局部氧化的掩膜热生长二氧化硅，以形成场氧化层103。之后去除剩余的氮化硅102。
根据常规的LOCOS工艺，形成两端为“鸟嘴”型的场氧化层103，且该场氧化层103的中间区域的厚度明显高于两端区域的厚度，该种类型的场氧化层不易平衡LDMOS器件的导通电阻和击穿电压特性。
实施例一
鉴于前述问题的存在，本发明提供一种新的半导体器件的制造方法，如图3所示，其主要包括以下步骤：
步骤S301，提供半导体衬底，在所述半导体衬底的表面上形成阻挡层；
步骤S302，在预定形成局部场氧化层区域所对应的所述阻挡层中形成第一开口和第二开口，所述第一开口和第二开口暴露所述半导体衬底的表面；
步骤S303，进行氧化工艺，以在所述第一开口中的半导体衬底内形成第一场氧化层，在所述第二开口中的半导体衬底内形成第二场氧化层，在所述第一开口和第二开口之间、所述阻挡层下方的所述半导体衬底内形成第三场氧化层，其中，所述第三场氧化层的厚度小于所述第一场氧化层和第二场氧化层的厚度，所述第一场氧化层、所述第三场氧化层和所述第二场氧化层构成连续的场氧化层；
步骤S304，去除所述阻挡层。
根据本发明的制造方法，形成的场氧化层其中间区域厚度较薄，可以在不影响器件击穿特性的前提下增强多晶硅场板效应，因此，由于增强了器件的漂移区的累积效应(accumulation effect)，进而提高了通态电流(on-state current)，减小了导通电阻，使得器件的性能更高。
下面，参考图2A至图2C对本发明的一具体实施例中的半导体器件的制造方法，其中，图2A-图2C示出了本发明的一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图。其中，本发明的半导体器件可以为LDMOS器件。
首先，如图2A所示，提供半导体衬底200，在所述半导体衬底200的表面上形成阻挡层202。
半导体衬底200可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等等。
示例性地，在形成所述阻挡层202之前，还包括在所述半导体衬底200的表面形成垫氧化物层201的步骤。其中，设置垫氧化物层201目的是为了避免阻挡层202对半导体衬底200表面造成应力损伤。垫氧化物层201可以为氧化生长的氧化硅，可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等形成。所述垫氧化物层201还可以是氮氧化硅，一般采用低压化学气相沉积法沉积或者等离子体辅助化学气相沉积法形成。所述垫氧化层201的厚度为150-200埃，例如150埃或180埃或200埃，其中较佳地为200埃。
所述阻挡层202的材料可以为SiCN、SiN、SiC、SiOF、SiON等，本实施例中，所述阻挡层202可以为氮化硅，一般采用等离子化学气相沉积、低压化学气相沉积法等方法在所述垫氧化物层201上形成，例如以二氯硅烷(SiCl2H2)与氨气(NH3)为反应前驱体沉积而成。阻挡层202的厚度为1000-2000埃，例如1000埃或1500埃或2000埃，其中较佳地为1500埃。上述数值范围仅作为示例，还可根据具体的工艺要求进行适当调整。
接着，继续参考图2A，在预定形成局部场氧化层区域所对应的所述阻挡层202中形成第一开口2021和第二开口2022，所述第一开口2021和第二开口2022暴露所述半导体衬底200的表面。
示例性地，依次阻挡层202和所述垫氧化层201的方法如下，首先在所述阻挡层202上旋涂上一层光刻胶(未示出)，接着对光刻胶进行曝光和显影，在光刻胶层上形成第一光刻胶开口和第二光刻胶开口，第一光刻胶开口和第二光刻胶开口分别定义了第一开口2021和第二开口2022的尺寸、位置等，所述曝光和显影的方法均为本领域技术人员公知的技术，这里就不再赘述了。然后以光刻胶层为掩膜，在第一光刻胶开口和第二光刻胶开口位置依次对阻挡层202和所述垫氧化层201进行刻蚀形成第一开口2021和第二开口2022，并暴露出半导体衬底200表面。刻蚀的方法可以采用本领域技术人员公知的技术，例如当垫氧化层201为二氧化硅、阻挡层202为氮化硅时，可以CF4等离子体刻蚀去除光刻胶开口位置的氮化硅和二氧化硅。在刻蚀完成后，去除阻挡层202上的光刻胶。
进一步地，所述第一开口2021和第二开口2022可具有不同的宽度，例如，第一开口2021的宽度可以大于所述第二开口2022的宽度，该第一开口2021和第二开口2022分别位于预定形成的场氧化层的中心区域的两侧。
接着，如图2B所示，进行氧化工艺，以在所述第一开口2021中的半导体衬底200内形成第一场氧化层2031，在所述第二开口2022中的半导体衬底200内形成第二场氧化层2032，在所述第一开口2021和第二开口2022之间、所述阻挡层202下方的所述半导体衬底200内形成第三场氧化层2033，其中，所述第三场氧化层2033的厚度小于所述第一场氧化层2031和第二场氧化层2032的厚度，所述第一场氧化层2031、所述第三场氧化层2033和所述第二场氧化层2032构成连续的场氧化层203。
氧化工艺可以为本领域技术人员熟知的任何氧化方法，例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等。
本实施例中，较佳地，所述氧化工艺为热氧化工艺，可使用例如介于800至1100℃的氧化温度，在炉管中氧化所述半导体衬底200，以形成所述第一场氧化层2031、所述第三场氧化层2033和所述第二场氧化层2032。
而由于第一开口和第二开口之间的阻挡层202的存在，其对于氧化工艺有一定的阻挡作用，因此，在此部分分阻挡层202下方形成的第三场氧化层2033的厚度相比于其两侧的第一场氧化层2031和第二场氧化层2032更薄。
进一步地，所述第一场氧化层2031远离所述第三场氧化层2033的一端为“鸟嘴”型，所述第二场氧化层2032远离所述第三场氧化层2033的一端也为“鸟嘴”型。
进一步地，第一场氧化层2031和第二场氧化层2032的厚度范围可以为2000至15000埃，而第三场氧化层2033的厚度范围可以为1000至12000埃。
随后，去除阻挡层202。
可采用本领域技术人员熟知的任何刻蚀方法去除该阻挡层202，例如湿法刻蚀或者干法刻蚀，其中，在阻挡层202为氮化硅时，较佳地使用热的磷酸湿法刻蚀去除阻挡层202。
随后，如图2C所示，在所述半导体衬底200中形成具有第一导电类型的漂移区204，使所述场氧化层203对应位于所述漂移区204的上方。
漂移区的掺杂浓度较低，相当于在源极和漏极之间形成一个高阻层，能够提高击穿电压，并减小了源极和漏极之间的寄生电容，有利于提高频率特性。采用离子注入的方法形成漂移区204，根据预定形成的器件导电类型，选择合适的注入离子，例如，对于NLDMOS器件，则形成N型漂移区204，可通过向半导体衬底200中预定形成漂移区204的位置注入N型掺杂剂，例如磷或砷等即可，对于PLDMOS器件，则形成P型漂移区204，则可离子注入P型掺杂剂，例如硼等。
其中，场氧化层203位于形成的漂移区204上方，且整个场氧化层203均完全位于漂移区204的上方。
随后，在所述漂移区204外侧的半导体衬底200中形成具有第二导电类型的体区205。
体区205具有与漂移区204相反的导电类型，例如，漂移区204为N型，则体区205则为P型。进一步地，体区205与所述漂移区204间隔设置。
随后，继续参考图2C，在所述半导体衬底200的表面上形成栅极结构206，所述栅极结构206的一侧边缘延伸至所述场氧化层203上，以及栅极结构206的另一侧边缘延伸至所述体区205上。
所述栅极结构206包括栅极介电层和位于栅极介电层上的栅极层，其中，所述栅极介电层可以是氧化硅(SiO2)或氮氧化硅(SiON)。可以采用本领域技术人员所习知的氧化工艺例如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等形成氧化硅材质的栅极介质层。对氧化硅执行氮化工艺可形成氮氧化硅，其中，所述氮化工艺可以是高温炉管氮化、快速热退火氮化或等离子体氮化，当然，还可以采用其它的氮化工艺，这里不再赘述。
栅极层形成于栅极介电层上。在一实施例中，栅极层由多晶硅材料组成，一般也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极层的材料。栅极层优选的形成方法包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等一般相似方法。本实施例中，栅极层较佳地为多晶硅材料。
进一步地，所述栅极结构206延伸至所述场氧化层203上的边缘位于所述第三场氧化层2033上。
其中，栅极结构206延伸到场氧化层203上的部分可以充当场极板，该场极板可弱化漂移区的表面电场，有利于提高器件的击穿电压。而由于本发明中场氧化层203的中间区域的厚度比较薄，因此增强了场极板效应，同时保持了器件的击穿电压不变甚至更高。
在一个示例中，在形成所述栅极结构206之后，还包括在所述栅极结构206的两侧壁上形成侧墙207的步骤。
侧墙207可以包括至少一层氧化物层和/或至少一层氮化物层。需要说明的是，侧墙207是可选的而非必需的，其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤。
其中，该侧墙207的底面也位于场氧化层203上，进一步地还可使其位于比较薄的第三场氧化层2033上。
随后，还包括在栅极结构206的两侧形成源极\漏极区域，以及在体区中形成体引出区的步骤，在此不再赘述。
对通过本发明的制造方法获得LDMOS器件进行性能分析发现，通过本发明的制造方法可以获得更高的线性区漏电流(Idlin)，而由于Ron的值为0.1/Idlin×节距尺寸(Pitch size)，所以当Idlin增大时，Ron减小，其可减小将近12.5％，且还使得器件的击穿特性更强。
至此完成了对本发明的半导体器件的制造方法的关键步骤的介绍，对于完整的器件制作还包括其他的步骤，在此不再赘述。
综上所述，根据本发明的制造方法，形成的场氧化层其中间区域厚度较薄，可以在不影响器件击穿特性的前提下增强了多晶硅场极板效应，因此，由于增强了LDMOS器件的漂移区的累积效应，进而提高了通态电流，减小了导通电阻，并使器件的击穿电压保持不变甚至更高，进而提高了器件的整体性能和可靠性。
实施例二
本发明还提供一种采用前述实施例一中的方法形成的半导体器件，该半导体器件为LDMOS。
下面，参考图2C对本发明的半导体器件的结构做详细说明。
作为示例，本发明的半导体器件包括：半导体衬底200，形成于所述半导体衬底200中的具有第一导电类型的漂移区204。
半导体衬底200可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等等。
漂移区的掺杂浓度较低，相当于在源极和漏极之间形成一个高阻层，能够提高击穿电压，并减小了源极和漏极之间的寄生电容，有利于提高频率特性。对于NLDMOS器件，则漂移区204为N型漂移区，对于PLDMOS器件，则漂移区204为P型漂移区。
还包括设置于所述漂移区204上方的所述半导体衬底200表面中的场氧化层203，所述场氧化层包括两端的第一场氧化层2031、第二场氧化层2032，以及位于中间并连接所述第一场氧化层2031和第二场氧化层2032的第三场氧化层2033，其中，所述第三场氧化层2033的厚度小于所述第一场氧化层2031和第二场氧化层2032的厚度。
较佳地，场氧化层203可以为通过氧化工艺形成的氧化硅层。
其中，场氧化层203位于形成的漂移区204上方，且整个场氧化层203均完全位于漂移区204的上方。
进一步地，所述第一场氧化层2031远离所述第三场氧化层2033的一端为“鸟嘴”型，所述第二场氧化层2032远离所述第三场氧化层2033的一端也为“鸟嘴”型。
还包括在所述漂移区204的一侧设置有具有第二导电类型的体区205，在所述半导体衬底200的表面上形成栅极结构206，所述栅极结构206的一侧边缘延伸至所述场氧化层203上，以及栅极结构206的另一侧边缘延伸至所述体区205上。
体区205具有与漂移区204相反的导电类型，例如，漂移区204为N型，则体区205则为P型。进一步地，体区205与所述漂移区204间隔设置。
所述栅极结构206包括栅极介电层和位于栅极介电层上的栅极层，其中，所述栅极介电层可以是氧化硅(SiO2)或氮氧化硅(SiON)。
栅极层形成于栅极介电层上。在一实施例中，栅极层由多晶硅材料组成，一般也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极层的材料。本实施例中，栅极层较佳地为多晶硅材料。
进一步地，所述栅极结构206延伸至所述场氧化层203上的边缘位于所述第三场氧化层2033上。
其中，栅极结构206延伸到场氧化层203上的部分可以充当场极板，该场极板可弱化漂移区的表面电场，有利于提高器件的击穿电压。而由于本发明中场氧化层203的中间区域的厚度比较薄，因此增强了场极板效应，同时保持了器件的击穿电压不变甚至更高。
在一个示例中在所述栅极结构206的两侧壁上形成有侧墙207。
侧墙207可以包括至少一层氧化物层和/或至少一层氮化物层。需要说明的是，侧墙207是可选的而非必需的，其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤。
其中，该侧墙207的底面也位于场氧化层203上，进一步地还可使其位于比较薄的第三场氧化层2033上。
还包括在栅极结构206的两侧的半导体衬底200中形成有源极\漏极区域，以及在体区205中形成有体引出区，在此不再赘述。
综上所述，本发明的半导体器件其场氧化层的中间区域厚度较薄，可以在不影响器件击穿特性的前提下增强了多晶硅场极板效应，因此，由于增强了LDMOS器件的漂移区的累积效应(accumulation effect)，进而提高了通态电流(on-state current)，减小了导通电阻，并使器件的击穿电压保持不变甚至更高，进而使得器件具有更高的整体性能和可靠性。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件，所述半导体器件根据实施例一所述方法制备得到。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的电路，因而具有更好的性能。
其中，图4示出移动电话手机的示例。移动电话手机400被设置有包括在外壳401中的显示部分402、操作按钮403、外部连接端口404、扬声器405、话筒406等。
其中所述移动电话手机包括实施例一所述的半导体器件，所述半导体器件包括：
半导体衬底，形成于所述半导体衬底中的具有第一导电类型的漂移区；设置于所述漂移区上方的所述半导体衬底表面中的场氧化层，所述场氧化层包括两端的第一场氧化层、第二场氧化层，以及位于中间并连接所述第一场氧化层和第二场氧化层的第三场氧化层，其中，所述第三场氧化层的厚度小于所述第一场氧化层和第二场氧化层的厚度。
本发明的半导体器件其场氧化层的中间区域厚度较薄，可以在不影响器件击穿特性的前提下增强了多晶硅场极板效应，因此，由于增强了LDMOS器件的漂移区的累积效应(accumulation effect)，进而提高了通态电流(on-state current)，减小了导通电阻，并使器件的击穿电压保持不变甚至更高，进而使得器件具有更高的整体性能和可靠性，进而包括该半导体器件的电子装置也相应的具有更高的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (13)

1.一种半导体器件的制造方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底的表面上形成阻挡层；
在预定形成局部场氧化层区域所对应的所述阻挡层中形成第一开口和第二开口，所述第一开口和第二开口暴露所述半导体衬底的表面；
进行氧化工艺，以在所述第一开口中的半导体衬底内形成第一场氧化层，在所述第二开口中的半导体衬底内形成第二场氧化层，在所述第一开口和第二开口之间、所述阻挡层下方的所述半导体衬底内形成第三场氧化层，其中，所述第三场氧化层的厚度小于所述第一场氧化层和第二场氧化层的厚度，所述第一场氧化层、所述第三场氧化层和所述第二场氧化层构成连续的场氧化层；
去除所述阻挡层。
2.如权利要求1所述的制造方法，其特征在于，所述第一场氧化层远离所述第三场氧化层的一端为“鸟嘴”型，所述第二场氧化层远离所述第三场氧化层的一端也为“鸟嘴”型。
3.如权利要求1所述的制造方法，其特征在于，在形成所述阻挡层之前，还包括在所述半导体衬底的表面形成垫氧化物层的步骤。
4.如权利要求1所述的制造方法，其特征在于，所述阻挡层的材料包括氮化硅。
5.如权利要求1所述的制造方法，其特征在于，在去除所述阻挡层之后，还包括以下步骤：
在所述半导体衬底中形成具有第一导电类型的漂移区，使所述场氧化层对应位于所述漂移区的上方；
在所述漂移区外侧的半导体衬底中形成具有第二导电类型的体区；
在所述半导体衬底的表面上形成栅极结构，所述栅极结构的一侧边缘延伸至所述场氧化层上，以及栅极结构的另一侧边缘延伸至所述体区上。
6.如权利要求5所述的制造方法，其特征在于，所述栅极结构延伸至所述场氧化层上的边缘位于所述第三场氧化层上。
7.如权利要求5所述的制造方法，其特征在于，在形成所述栅极结构之后，还包括在所述栅极结构的两侧壁上形成侧墙的步骤。
8.一种半导体器件，其特征在于，包括：
半导体衬底，形成于所述半导体衬底中的具有第一导电类型的漂移区；
设置于所述漂移区上方的所述半导体衬底表面中的场氧化层，所述场氧化层包括两端的第一场氧化层、第二场氧化层，以及位于中间并连接所述第一场氧化层和第二场氧化层的第三场氧化层，其中，所述第三场氧化层的厚度小于所述第一场氧化层和第二场氧化层的厚度。
9.如权利要求8所述的半导体器件，其特征在于，所述第一场氧化层远离所述第三场氧化层的一端为“鸟嘴”型，所述第二场氧化层远离所述第三场氧化层的一端也为“鸟嘴”型。
10.如权利要求8所述的半导体器件，其特征在于，在所述漂移区的一侧设置有具有第二导电类型的体区，在所述半导体衬底的表面上形成栅极结构，所述栅极结构的一侧边缘延伸至所述场氧化层上，以及栅极结构的另一侧边缘延伸至所述体区上。
11.如权利要求10所述的半导体器件，其特征在于，所述栅极结构延伸至所述场氧化层上的边缘位于所述第三场氧化层上。
12.如权利要求10所述的半导体器件，其特征在于，在所述栅极结构的两侧壁上形成有侧墙。
13.一种电子装置，其特征在于，包括如权利要求8至12任一项所述的半导体器件。
CN201610457929.6A 2016-06-22 2016-06-22 一种半导体器件及其制造方法和电子装置 Active CN107527857B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610457929.6A CN107527857B (zh) 2016-06-22 2016-06-22 一种半导体器件及其制造方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610457929.6A CN107527857B (zh) 2016-06-22 2016-06-22 一种半导体器件及其制造方法和电子装置

Publications (2)

Publication Number Publication Date
CN107527857A true CN107527857A (zh) 2017-12-29
CN107527857B CN107527857B (zh) 2020-06-09

Family

ID=60735394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610457929.6A Active CN107527857B (zh) 2016-06-22 2016-06-22 一种半导体器件及其制造方法和电子装置

Country Status (1)

Country Link
CN (1) CN107527857B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416089A (zh) * 2019-07-31 2019-11-05 上海华虹宏力半导体制造有限公司 一种ldmos的制备方法
CN114864681A (zh) * 2022-07-11 2022-08-05 北京芯可鉴科技有限公司 Nldmos器件、nldmos器件的制备方法及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998008252A1 (en) * 1996-08-22 1998-02-26 Advanced Micro Devices, Inc. Method for differential fieldox growth
CN104241132A (zh) * 2013-06-18 2014-12-24 北大方正集团有限公司 Ldmos及其制造方法
CN105448988A (zh) * 2014-08-22 2016-03-30 无锡华润上华半导体有限公司 一种ldmos器件及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998008252A1 (en) * 1996-08-22 1998-02-26 Advanced Micro Devices, Inc. Method for differential fieldox growth
CN104241132A (zh) * 2013-06-18 2014-12-24 北大方正集团有限公司 Ldmos及其制造方法
CN105448988A (zh) * 2014-08-22 2016-03-30 无锡华润上华半导体有限公司 一种ldmos器件及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416089A (zh) * 2019-07-31 2019-11-05 上海华虹宏力半导体制造有限公司 一种ldmos的制备方法
CN114864681A (zh) * 2022-07-11 2022-08-05 北京芯可鉴科技有限公司 Nldmos器件、nldmos器件的制备方法及芯片

Also Published As

Publication number Publication date
CN107527857B (zh) 2020-06-09

Similar Documents

Publication Publication Date Title
US11482613B2 (en) Hybrid active-field gap extended drain MOS transistor
US10777551B2 (en) Integrated semiconductor device and method for manufacturing the same
US8183626B2 (en) High-voltage MOS devices having gates extending into recesses of substrates
US9224862B2 (en) High voltage semiconductor device and method for fabricating the same
US20100155858A1 (en) Asymmetric extension device
CN107978635A (zh) 一种半导体器件及其制造方法和电子装置
US8809950B2 (en) Semiconductor structure and fabrication method thereof
TW201338053A (zh) 半導體結構與其製造方法
CN107180869B (zh) 半导体器件及其形成方法
CN110310892A (zh) 一种半导体器件及其制作方法、电子装置
CN103094214B (zh) 制作半导体器件的方法
US9362398B2 (en) Low resistance LDMOS with reduced gate charge
CN107527857A (zh) 一种半导体器件及其制造方法和电子装置
CN104576732B (zh) 一种寄生FinFET的横向双扩散半导体器件
US20090057784A1 (en) Extension tailored device
CN107305868A (zh) 一种半导体器件的制造方法
US20160190318A1 (en) Semiconductor device and manufacturing method thereof
CN108346689B (zh) 一种半导体器件及其制造方法和电子装置
CN108122977A (zh) 一种半导体器件及其制造方法和电子装置
TW201442120A (zh) 半導體裝置及其製造方法
JP2013069998A (ja) 半導体装置の製造方法
TW201535747A (zh) 半導體結構
Yu et al. A Process Optimization Method of the Mini‐LOCOS Field Plate Profile for Improving Electrical Characteristics of LDMOS Device
TWI527192B (zh) 半導體結構及其形成方法
JP2013546206A5 (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant