CN105448988A - 一种ldmos器件及其制作方法 - Google Patents
一种ldmos器件及其制作方法 Download PDFInfo
- Publication number
- CN105448988A CN105448988A CN201410419850.5A CN201410419850A CN105448988A CN 105448988 A CN105448988 A CN 105448988A CN 201410419850 A CN201410419850 A CN 201410419850A CN 105448988 A CN105448988 A CN 105448988A
- Authority
- CN
- China
- Prior art keywords
- region
- field oxide
- tagma
- ldmos device
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 abstract description 8
- 239000007924 injection Substances 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 210000000746 body region Anatomy 0.000 abstract 8
- 238000005468 ion implantation Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 7
- 239000002784 hot electron Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000005457 optimization Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical group [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种LDMOS器件及其制作方法，所述器件包括：半导体衬底；体区和漂移区，其形成于所述半导体衬底的表面处且彼此间隔开，其中所述体区和所述漂移区分别具有第一导电类型和第二导电类型；较薄的场氧化层，其形成于所述漂移区上方，其中所述较薄的场氧化层的厚度范围为1000～3000埃；源区和漏区，其位于所述较薄的场氧化层的两侧并分别形成于所述体区和所述漂移区内；以及体区引出区，其形成在所述体区内且与所述源区间隔开；栅极，其位于所述体区和所述漂移区之间的所述半导体衬底上且覆盖所述体区和所述较薄的场氧化层的一部分。根据本发明的LDMOS器件，增强了多晶硅场板的RESURF作用，大幅提高器件的HCI(热载流子)寿命，进而提高了器件的可靠性。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种LDMOS器件及其制作方法。
背景技术
在0.35umBCD工艺中，高压横向双扩散金属氧化物半导体(HighVoltagelateraldoublediffusionmetaloxidesemiconductor，简称HVLDMOS)(18-24V操作电压)使用场氧化层做漂移区实现耐压功能。在可靠性评估过程中，最大的问题来自于热载流子注入(Hotcarrierinjection,简称HCI)失效。改善HCI通常的办法是通过调整注入能量、剂量(NM/NG层次注入)来优化沟道附近电场分布，减弱碰撞电离强度，具体表现在ISUB第一个峰值的降低。图1中表格列出了四次实验分片的结果，目的都是为了降低ISUB1st峰值从而改善HCI寿命，可以看出，虽然四次注入组合都逐步优化电场分布，从图2的ISUB1st峰值看碰撞电离减弱，但是HCI寿命时间并没有得到有效改善，还是没有达标(HCI目标>0.2Year)，因此仅通过调整离子注入能量剂量来减弱碰撞电离的角度出发，虽然电场大小优化确实对HCI寿命有改善，但是并不能达到HCI通过的可靠性标准。而且离子注入剂量调整范围有限，难以达到优化沟道附近电场分布，减弱碰撞电离强度，提高器件可靠性和良率的目的。
因此，为了解决上述技术问题，有必要提出一种新的横向双扩散金属氧化物半导体场效应晶体管的制作方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供一种LDMOS器件，包括：
半导体衬底；
体区和漂移区，其形成于所述半导体衬底的表面处且彼此间隔开，其中所述体区和所述漂移区分别具有第一导电类型和第二导电类型；
较薄的场氧化层，其形成于所述漂移区上方，其中所述较薄的场氧化层的厚度范围为1000～3000埃；
源区和漏区，其位于所述较薄的场氧化层的两侧并分别形成于所述体区和所述漂移区内；以及
体区引出区，其形成在所述体区内且与所述源区间隔开；
栅极，其位于所述体区和所述漂移区之间的所述半导体衬底上且覆盖所述体区和所述较薄的场氧化层的一部分。
进一步，所述第一导电类型为P型，所述第二导电类型为N型。
进一步，还包括环绕所述体区和漂移区的深阱区，所述深阱区具有所述第一导电类型。
进一步，所述LDMOS器件为HVLDMOS器件。
进一步，所述半导体衬底包括硅基底、形成在所述硅基底表面处的掩埋层以及形成在所述掩埋层之上的外延层。
进一步，所述栅极下方还形成有栅介电层，其中所述栅介电层位于所述源区和所述较薄的场氧化层之间。
本发明实施例二提供一种如实施例一中所述LDMOS器件的制作方法，包括形成较薄的场氧化层的步骤，其中所述较薄的场氧化层的厚度范围为1000～3000埃。
进一步，采用LOCOS工艺构图氧化形成所述场氧化层。
综上所述，根据本发明的LDMOS器件，在漂移区上方的场氧化层的厚度较薄，增强了多晶硅场板的RESURF作用，将最大碰撞电离点从沟道表面向漂移区体内转移使其远离沟道，热电子更不容易进入栅氧从而大幅提高器件的HCI(热载流子)寿命，进而提高了器件的可靠性和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为四次IMP参数调整所获得结果的列表图；
图2为四次IMP调整对应Isub的峰值分布图；
图3为本发明实施例一的LDMOS器件的剖面示意图；
图4为本发明实施例一的场氧化层减薄后24VHSIsub的曲线图；
图5为本发明实施例一的LDMOS器件的HCI寿命测试结果的列表图；
图6为根据本发明实施例二的方法依次实施步骤的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
图3所示为按照本发明实施例的HVLDMOS的基本剖面示意图。在该实施例中，HVLDMOS为N型LDMOS，以下结合图3对该实施例的N型LDMOS进行具体说明。
本发明提供一种LDMOS器件。如图3所示，LDMOS器件30包括：半导体衬底300、体区301、漂移区302、环绕体区301和漂移区302的深阱区303、漂移区302上方较薄的场氧化层304、栅极305、源区306、漏区307以及体区引出区308。其中，体区301和漂移区302彼此间隔开地形成于半导体衬底300的表面处，且分别具有第一导电类型和第二导电类型。深阱区303具有与体区301相同的导电类型，即第一导电类型。
本发明提供的LDMOS器件30的半导体衬底300可以是硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)中的至少一种。优选地，在根据本发明的一个实施例中，半导体衬底300包括硅基底、形成在硅基底表面处的掩埋层以及形成在掩埋层之上的外延层。LDMOS器件30的体区301、漂移区302、深阱区303、栅极305、源区306、漏区307以及体区引出区308等部件或区域可以形成在外延层上。这种结构的半导体衬底300具有良好的隔离效果以及较小的寄生电容。
LDMOS器件30的体区301和深阱区303具有第一导电类型，而漂移区302具有不同于体区301和深阱区303的第二导电类型。一般来说，半导体器件中的导电类型主要包括两种，即：P型掺杂和N型掺杂。其中，P型掺杂的主要掺杂元素包括B和P，而N型掺杂的主要掺杂元素为As。在根据本发明的一个优选实施例中，第一导电类型可以为P型掺杂，相应地，第二导电类型可以为N型掺杂。即体区301和深阱区303为P型掺杂，而漂移区302为N型掺杂。
掺杂一般是通过注入的方法实现。所需要的掺杂浓度越高，则注入过程中的注入剂量相应地也应该越高。一般来说，漂移区302的掺杂浓度较低，相当于在源区306和漏区307之间形成一个高阻层，能够提高击穿电压，并减小了源区306和漏区307之间的寄生电容，有利于提高频率特性。例如，在根据本发明的一个实施例中，漂移区302的注入剂量可以为1.5×1012～5×1012cm-2。
体区301的掺杂浓度相对较高，注入剂量相应地也高。例如，在根据本发明的一个实施例中，体区301的注入剂量可以为1×1013～3×1013cm-2。
深阱区303的导电类型可以与体区301的导电类型相同，而二者的掺杂浓度可以不同。作为示例，深阱区303的掺杂浓度可以低于体区301的掺杂浓度。相应地，在注入的过程中，深阱区303的注入剂量可以低于体区301的注入剂量。需要说明的是，由于深阱区303的注入深度需要大于体区301的注入深度，因此，在通过离子注入形成深阱区303时，离子的能量较高，而在通过离子注入形成体区301时，离子的能量较低。
较薄的场氧化层304，其形成于所述漂移区302上方，其中所述较薄的场氧化层304的厚度范围为1000～3000埃。
源区306和漏区307则位于较薄的场氧化层304的两侧分别形成于体区301和漂移区302内。源区306和漏区307可以是通过现有的掺杂工艺来形成的。此外，体区301内还形成有体区引出区308，体区引出区308与同样位于体区301内的源区306间隔开。
栅极305位于体区301和漂移区302之间的半导体衬底110上，且覆盖体区301和场氧化层130的一部分。可选地，所述栅极305下方还形成有栅介电层309，其中栅介电层309位于所述源区306和所述较薄的场氧化层304之间。
本发明的LDMOS器件，在漂移区上方的场氧化层的厚度较薄，增强了多晶硅场板的降低表面电场效应(ReducedSurfaceField，Resurf)的作用，将最大碰撞电离点从沟道表面向漂移区体内转移，通过仿真优化及实际数据验证，通过降低漂移区上方场氧化层的厚度来改变碰撞电离的位置，从而有效地提升HCI寿命。
通过对器件(N型)的仿真，发现器件开启后，碰撞电离最强的位置距离场氧化层下表面很近，离半导体衬底表面很接近(临近沟道区)，所以热电子很容易进入沟道上方栅介电层从而影响HCI(热载流子)寿命。要使碰撞电离远离半导体衬底表面，通过仿真优化发现降低漂移区场氧化层厚度可以有效地将最大碰撞电离点由沟道表面向漂移区体内转移。当漂移区上方场氧化层的厚度减少碰撞电离最强点离半导体衬底表面距离增加0.03μm。
在一个示例中，对漂移区上方场氧化层的厚度做分片实验，在原有基础上降低至如图4所示，和以往曲线相比ISUB曲线显示峰值变化不明显，整体ISUB值和以前相比，并不是最小的，说明碰撞电离没有明显弱化，但是HCI(热载流子)寿命改善效果却非常明显，如图5所示的HCI测试结果可以看出，例如，18-24V器件HCI都可达标，验证了漂移区场氧化层厚度减薄能使最大碰撞电离点远离沟道，热电子更不容易进入栅介电层。并且从退化量趋势图可以看出退化较小。
综上所述，根据本发明的LDMOS器件，在漂移区上方的场氧化层的厚度较薄，增强了多晶硅场板的RESURF作用，将最大碰撞电离点从沟道表面向漂移区体内转移使其远离沟道，热电子更不容易进入栅氧从而大幅提高器件的HCI(热载流子)寿命，进而提高了器件的可靠性和良率。
实施例二
参考图6的流程图，本发明实施例二提供一种实施例一中LDMOS器件的制作方法，包括：
执行步骤601，提供半导体衬底，在所述半导体内注入形成N型埋层，在所述埋层上形成外延层。
对于N沟道LDMOS，半导体衬底为P型掺杂，其具体掺杂浓度不受本发明限制。半导体衬底具体地可以通过外延生长形成、也可以为晶圆衬底。
所述半导体衬底内注入形成有N型掩埋层，掩埋层的注入元素可以有多种。在根据本发明的一个优选实施例中，掩埋层的注入元素可以为锑(Sb)。在注入N型掩埋层的半导体衬底上制备P型外延层。
执行步骤602，在P型外延层中进行P型离子注入形成P型深阱区。通过离子注入硼制备P型深阱区。作为示例，在根据本发明的一个实施例中，形成深阱区时的离子注入的能量为600KeV～1000KeV。
接着，执行步骤603，在P型深阱区的表面内构图体区和漂移区。通过离子注入N型杂质(例如：磷)生成N型漂移区。体区与深阱区具有相同的掺杂类型，均为P型。
之后，执行步骤604，在漂移区上方形成较薄的场氧化层。可采用LOCOS工艺构图氧化形成较薄的场氧化层，在本实施例中，将场氧化层的厚度减薄至少1000埃，使其厚度范围为1000～3000埃。
执行步骤605，在所述较薄的场氧化层的两侧并分别于所述体区和所述漂移区内形成源区和漏区。
在本实例中，源区和漏区通过对衬底构图N型掺杂形成N+阱来形成，源区和漏区的掺杂浓度可以相同，因此，二者可以同步地掺杂形成。源区和漏区之上可以分别形成源极S和漏极D；源极S用于引出源区，二者被定义为LDMOS的源端；漏极D用于引出漏区，二者被定义为LDMOS的漏端。
执行步骤606，在所述源区和较薄的场氧化层之间形成栅介电层。具体地，其可以通过构图氧化形成，当然，也可以通过薄膜沉积等方法构图形成。
执行步骤607，在栅介电层之上并部分延伸至与所述栅介电层相邻的较薄的场氧化层的上方形成栅极。栅极具体材料不受本发明限制，例如，其可以为低电阻率的多晶硅构图形成。可以通过化学气相沉积、物理气相沉积、磁控溅射等方法沉积形成。
尽管本发明实施例中尽管只示出了N型LDMOS的制作方法，但其也可适用于P型LDMOS，在此不作赘述。
综上所述，根据本发明的制作方法，通过降低漂移区场氧化层厚度增强多晶硅场板的RESURF作用，将最大碰撞电离点从沟道表面向漂移区体内转移使其远离沟道，热电子更不容易进入栅氧从而大幅提高器件的HCI(热载流子)寿命，进而提高了器件的可靠性和良率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (8)
1.一种LDMOS器件，包括：
半导体衬底；
体区和漂移区，其形成于所述半导体衬底的表面处且彼此间隔开，其中所述体区和所述漂移区分别具有第一导电类型和第二导电类型；
较薄的场氧化层，其形成于所述漂移区上方，其中所述较薄的场氧化层的厚度范围为1000～3000埃；
源区和漏区，其位于所述较薄的场氧化层的两侧并分别形成于所述体区和所述漂移区内；以及
体区引出区，其形成在所述体区内且与所述源区间隔开；
栅极，其位于所述体区和所述漂移区之间的所述半导体衬底上且覆盖所述体区和所述较薄的场氧化层的一部分。
2.根据权利要求1所述的LDMOS器件，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。
3.根据权利要求1所述的LDMOS器件，其特征在于，还包括环绕所述体区和漂移区的深阱区，所述深阱区具有所述第一导电类型。
4.根据权利要求1所述的LDMOS器件，其特征在于，所述LDMOS器件为HVLDMOS器件。
5.根据权利要求1所述的LDMOS器件，其特征在于，所述半导体衬底包括硅基底、形成在所述硅基底表面处的掩埋层以及形成在所述掩埋层之上的外延层。
6.根据权利要求1所述的LDMOS器件，其特征在于，所述栅极下方还形成有栅介电层，其中所述栅介电层位于所述源区和所述较薄的场氧化层之间。
7.一种如权利要求1所述LDMOS器件的制作方法，其特征在于，包括形成较薄的场氧化层的步骤，其中所述较薄的场氧化层的厚度范围为1000～3000埃。
8.根据权利要求7所述的制作方法，其特征在于，采用LOCOS工艺构图氧化形成所述场氧化层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410419850.5A CN105448988A (zh) | 2014-08-22 | 2014-08-22 | 一种ldmos器件及其制作方法 |
| PCT/CN2015/087333 WO2016026422A1 (zh) | 2014-08-22 | 2015-08-18 | Ldmos器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410419850.5A CN105448988A (zh) | 2014-08-22 | 2014-08-22 | 一种ldmos器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105448988A true CN105448988A (zh) | 2016-03-30 |
Family
ID=55350196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410419850.5A Pending CN105448988A (zh) | 2014-08-22 | 2014-08-22 | 一种ldmos器件及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105448988A (zh) |
| WO (1) | WO2016026422A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107527857A (zh) * | 2016-06-22 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN111446299A (zh) * | 2020-05-11 | 2020-07-24 | 杰华特微电子（杭州）有限公司 | 一种ldmos器件及其制作方法 |
| CN111785639A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
| CN113782611A (zh) * | 2021-09-26 | 2021-12-10 | 深圳基本半导体有限公司 | 一种SiC LDMOS器件及其制作方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113161422B (zh) * | 2021-05-19 | 2022-11-04 | 电子科技大学 | 低辐射漏电的高压ldmos器件结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6468837B1 (en) * | 1997-11-25 | 2002-10-22 | Texas Instruments Incorporated | Reduced surface field device having an extended field plate and method for forming the same |
| CN102931089A (zh) * | 2011-08-10 | 2013-02-13 | 无锡华润上华半导体有限公司 | Ldmos器件及其制造方法 |
| CN103489916A (zh) * | 2013-09-24 | 2014-01-01 | 无锡市晶源微电子有限公司 | 阶梯栅氧化层有源漂移区结构的n型ldmos及其制作方法 |
| CN103943548A (zh) * | 2013-01-23 | 2014-07-23 | 无锡华润上华半导体有限公司 | 分立式场氧结构的半导体器件的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108208A (ja) * | 2004-10-01 | 2006-04-20 | Nec Electronics Corp | Ｌｄｍｏｓトランジスタを含む半導体装置 |
| CN102709325A (zh) * | 2012-06-25 | 2012-10-03 | 电子科技大学 | 一种高压ldmos器件 |
-
2014
- 2014-08-22 CN CN201410419850.5A patent/CN105448988A/zh active Pending
-
2015
- 2015-08-18 WO PCT/CN2015/087333 patent/WO2016026422A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6468837B1 (en) * | 1997-11-25 | 2002-10-22 | Texas Instruments Incorporated | Reduced surface field device having an extended field plate and method for forming the same |
| CN102931089A (zh) * | 2011-08-10 | 2013-02-13 | 无锡华润上华半导体有限公司 | Ldmos器件及其制造方法 |
| CN103943548A (zh) * | 2013-01-23 | 2014-07-23 | 无锡华润上华半导体有限公司 | 分立式场氧结构的半导体器件的制造方法 |
| CN103489916A (zh) * | 2013-09-24 | 2014-01-01 | 无锡市晶源微电子有限公司 | 阶梯栅氧化层有源漂移区结构的n型ldmos及其制作方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107527857A (zh) * | 2016-06-22 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN107527857B (zh) * | 2016-06-22 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN111446299A (zh) * | 2020-05-11 | 2020-07-24 | 杰华特微电子（杭州）有限公司 | 一种ldmos器件及其制作方法 |
| CN111785639A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
| CN111785639B (zh) * | 2020-08-26 | 2024-02-02 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
| CN113782611A (zh) * | 2021-09-26 | 2021-12-10 | 深圳基本半导体有限公司 | 一种SiC LDMOS器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016026422A1 (zh) | 2016-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9166039B2 (en) | Lateral transistor component and method for producing same | |
| US9224855B2 (en) | Trench gated power device with multiple trench width and its fabrication process | |
| CN103137697B (zh) | 功率mosfet及其形成方法 | |
| US8319278B1 (en) | Power device structures and methods using empty space zones | |
| CN100585875C (zh) | Ldmos晶体管 | |
| US9117841B2 (en) | Mergeable semiconductor device with improved reliability | |
| US8564057B1 (en) | Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield | |
| CN105448988A (zh) | 一种ldmos器件及其制作方法 | |
| US9397178B2 (en) | Split gate power semiconductor field effect transistor | |
| US20020053695A1 (en) | Split buried layer for high voltage LDMOS transistor | |
| WO2010065427A2 (en) | Power device structures and methods | |
| JP2011512676A (ja) | ブレークダウン電圧を向上するエッジ終端 | |
| US7936007B2 (en) | LDMOS with self aligned vertical LDD backside drain | |
| CN103151376A (zh) | 沟槽-栅极resurf半导体器件及其制造方法 | |
| CN101777582A (zh) | 一种可提高栅氧可靠性的ldmos器件及其制造方法 | |
| CN102299073A (zh) | Vdmos器件及其制作方法 | |
| CN108666364A (zh) | Rfldmos器件及制造方法 | |
| US11227948B2 (en) | Lateral double-diffused metal oxide semiconductor component and manufacturing method therefor | |
| US10312368B2 (en) | High voltage semiconductor devices and methods for their fabrication | |
| CN104241358B (zh) | 射频ldmos器件及其制造方法 | |
| CN105514166A (zh) | Nldmos器件及其制造方法 | |
| CN104576732A (zh) | 一种寄生FinFET的横向双扩散半导体器件 | |
| CN104518027B (zh) | Ldmos器件及其制造方法 | |
| CN112103331B (zh) | Ldmos晶体管及其制造方法 | |
| CN103035532A (zh) | 射频横向双扩散场效应晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant before: Wuxi CSMC Semiconductor Co., Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160330 |