CN111446299A - 一种ldmos器件及其制作方法 - Google Patents

一种ldmos器件及其制作方法 Download PDF

Info

Publication number
CN111446299A
CN111446299A CN202010391023.5A CN202010391023A CN111446299A CN 111446299 A CN111446299 A CN 111446299A CN 202010391023 A CN202010391023 A CN 202010391023A CN 111446299 A CN111446299 A CN 111446299A
Authority
CN
China
Prior art keywords
region
type
gate
oxide layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010391023.5A
Other languages
English (en)
Inventor
陈斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joulwatt Technology Hangzhou Co Ltd
Original Assignee
Joulwatt Technology Hangzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joulwatt Technology Hangzhou Co Ltd filed Critical Joulwatt Technology Hangzhou Co Ltd
Priority to CN202010391023.5A priority Critical patent/CN111446299A/zh
Publication of CN111446299A publication Critical patent/CN111446299A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Abstract

本发明是一种LDMOS器件及其制作方法，通过在场氧化物层上开设凹槽，局部减薄了场氧化物层，使得后续离子注入制作P型浮空层的时候，能够获取具有更深位置的P型浮空层，从而改善了器件工作时，位于P型浮空层上方漂移区的宽度，降低了器件的工作电阻Rdson，提高了器件性能。并且通过将多晶栅层延伸至该凹槽中，让场板更加贴近N型深阱，优化了器件内部的电场分布，进一步提高了器件性能。

Description

一种LDMOS器件及其制作方法
技术领域
本发明涉及半导体技术领域，尤其是涉及一种LDMOS器件及其制作方法。
背景技术
BCD(Bipolar-CMOS-DMOS)技术是一种能够将Bipolar、CMOS和DMOS器件同时集成在单芯片上的集成工艺技术。LDMOS(Laterally-diffused MOS)器件是BCD工艺中的高压横向半导体器件，一般作为后续模块的驱动器件，是现代BCD工艺设计中最关键的部分。LDMOS器件具有耐压高、增益大、失真低等优点，并且更易与CMOS工艺兼容，因此在智能功率集成电路中得到广泛的应用。
目前LDMOS设计的重点是如何合理缓和击穿电压与导通电阻之间的矛盾，并且保证其有较高的稳定性。当前人们对LDMOS研究的焦点主要集中在其漂移区浓度的设计，通过埋层技术减小器件表面电场强度(Reduced Surface Field,简称RESURF)，以及电场极板、Super Junction、漂移区渐变掺杂等技术来实现击穿电压与导通电阻的折中。
在BCD工艺中，一般引入FP(Floating P)层来降低同等规格耐压下的特征导通电阻。请参见图1，图1列举了一种现有BCD工艺下的LDMOS器件结构示意图，如图所示，该LDMOS包括：P型衬底100，N型阱区110，P型体区120，多晶硅板140和二氧化硅盖层130，其中N型阱区110和P型区120相邻并在相邻处构成沟道，N型阱区110表面设有长氧化层112和重掺的N型漏极区111，其中N型漏极区111位于该场氧化层112相对沟道位置的另一侧上。在场氧化层112的下方构成了漂移区，在该漂移区中通过离子注入形成P型浮空层113。多晶硅板140的一部分位于沟道上方，另一部分则横向延展至场氧化层112的上方，该多晶硅板140和沟道间设有栅氧，该多晶硅板140位于沟道上方的这部分构成了该LDMOS的栅极区，而延伸至场氧化层112的部分构成了场板。P型区120上设有重掺的N型源极区121，STI122和重掺的P型体区123。在该LDMOS器件中，通过在漂移区离子注入P型浮空层113，在竖直方向上形成耗尽区，从而改善了漂移区的电场分布。但是由于通常场氧化层112通过STI工艺或LOCOS工艺制作而成，具有一定的厚度，受该场氧化层112的影响，使得该P型浮空层113的离子注入深度比较浅，影响载流子传输的上沟道宽度，增加了Rdson，不利于器件的工作性能。
因此有必要对现有技术进行改善。
发明内容
有鉴于此，本发明的目的在于提出一种新的LDMOS器件结构及其制作方法，能够改善现有技术中P型浮空层离子注入较浅引起的Rdson增加的问题，并且可以优化多晶硅场板的形状和分布特性，进一步优化漂移区的电场分布，提高器件的总体性能。
根据本发明的目的提出的一种LDMOS器件，包括P型衬底、设置于P型衬底上的N型深阱区和P型体区，设置于所述N型深阱区上的漏极区，设置于所述P型体区上的源极区，以及设置于部分所述N型深阱区和部分所述P型体区上的栅极区，所述栅极区上覆盖有栅氧层和多晶栅层，
所述N型深阱区上还设有场氧化层，该场氧化层位于所述栅极区和所述漏极区之间，在所述场氧化层上设有凹槽，所述多晶栅层延伸至所述凹槽内并覆盖至少部分凹槽的底部，
所述N型深阱区内还设有P型浮空层，该P型浮空层通过离子注入生成于所述凹槽对应位置的下方。
优选的，所述凹槽位于所述场氧化层靠近中间的位置，所述多晶栅层的延伸段中部分覆盖在所述场氧化层上，部分覆盖所述凹槽的底部，形成具有Z字状的场板。
优选的，所述P型体区上还设有重掺的P型接触区，所述P型接触区和所述源极区之间设有隔离用的浅沟槽。
优选的，所述浅沟槽和所述场氧化层通过STI工艺同步制成。
优选的，所述浅沟槽和所述场氧化层通过LOCOS工艺同步制成。
优选的，还包括氧化物盖层，覆盖在所述P型衬底表面，该氧化物盖层对应所述栅极区、漏极区和源极区处设有导电柱，所述栅极区、漏极区和源极区电连接在所述导电柱上并被引出形成该LDMOS器件的栅极、漏极和源极。
根据本发明的目的还提出了一种如上所述的LDMOS器件的制作方法，提供一P型衬底，在所述P型衬底上制作N型深阱区或P型体区，使所述P型体区扩散至所述N型深阱区，并在对应栅极区位置处形成结区；
在N型深阱区制作场氧化层，在所述场氧化层上刻蚀形成凹槽；
在对应所述凹槽的位置处进行离子注入，使所述N型深阱区中形成P型浮空层；
制作多晶栅层，并按预定长度进行刻蚀，使所述多晶栅层的一部分覆盖在栅极区，另一部分延伸至所述凹槽内，并覆盖至少部分所述凹槽的底部；
在所述N型深阱区和所述P型体区上分别制作N型的漏极区和源极区。
优选的，所述凹槽开设于所述场氧化层靠近中间的位置，所述多晶栅层的延伸段中部分覆盖在所述场氧化层上，部分覆盖所述浅沟槽，形成具有阶梯状的场板。
优选的，还包括在所述P型体区上制作P型接触区，以及在制作完的所述漏极区、源极区、栅极区和接触区上通过导体引出，形成所述LDMOS的漏极、源极、栅极，其中所述P型接触区引出在所述栅极上。
优选的，在制作所述场氧化层时，还包括在预定位置同步制作隔离用的浅沟槽，使得所述浅沟槽位于后续制作完的源极区和P型接触区之间。
优选的，还包括制作氧化物盖层，覆盖在所述P型衬底上，并在所述氧化物盖层上制作导电柱，使所述栅极区、漏极区和源极区电连接在所述导电柱上并被引出形成该LDMOS器件的栅极、漏极和源极。
本发明通过在场氧化层上开槽，减薄了凹槽处的场氧化层厚度，然后通过离子注入，在N阱深处形成P型浮空层，并且由于凹槽的存在，使得多晶栅场板能够更贴近漂移区。与现有技术相比，本发明的技术效果为：1、更深的P型浮空层，可以让漂移区宽度增加，减少了器件导通时的工作电阻Rdson；2、P型浮空层有利于改善器件内部的电场分布，提升器件的工作性能；3、凹槽中的多晶场板更贴近漂移区，使得场板对器件内部电场改善作用增强，进一步提高器件的工作性能。
附图说明
图1是现有技术中LDMOS器件结构示意图。
图2是本发明第一实施方式下的LDMOS器件结构示意图。
图3a～图3g是本发明第一实施方式下的LDMOS器件制作方法部分工艺器件剖面图。
图4是本发明第二实施方式下的LDMOS器件结构示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述，但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
如背景技术中所述的，现有的LDMOS器件中，会在漂移区增加P型浮板来改善器件内部电场，并提高掺杂浓度，减小工作电阻。然而现有的LDMOS器件结构，受场氧化层厚度的影响，使得P型浮空层离子注入深度较浅，这样一来，在P型浮空层上方的耗尽区会影响漂移区的通道宽度，使得器件的工作电阻上升，带来负面影响。
为了克服上述问题，本发明提出了一种新的LDMOS器件结构以及该LDMOS器件的制作方法。通过在场氧化层中开设凹槽，使得场氧化层的局部厚度降低，然后在凹槽处进行离子注入，在N型阱区内形成P型浮空层，从而使P型浮空层的离子注入深度提高，以此改善漂移区的通道宽度，减小器件的工作电阻Rdson。
下面将通过具体实施方式对本发明的技术方案做详细描述。
实施方式一
请参见图2，图2是本发明第一实施方式下的LDMOS器件结构示意图，如图所示，该LDMOS器件包括P型衬底20、设置于P型衬底20上的N型深阱区21和P型体区22。通常来说，N型深阱区21和P型体区22的掺杂浓度都要高于P型衬底20的掺杂浓度，使得N型深阱区21和P型体区22之间形成PN结区。在该PN结区上方，设有控制PN结区正负载流子耗尽程度的栅极区，因而栅极区涉及到了部分所述N型深阱区21和部分所述P型体区22。如图2中所示，在该栅极区上覆盖有栅氧层231和多晶栅层23，通过在多晶栅层23上施加电压，可以使得PN结中的电子向上运动，空穴向下运动，从而使栅极区下方形成可供电子流通的沟道。
请再参见图2，在所述N型深阱区21上设有N型的漏极区211，在所述P型体区22上的N型的源极区221，当多晶栅层23处于导通状态时，沟道连接在源极区221上形成一个N型的载流子通道，从而让源极区221和漏极区211之间能够进行电子传输形成电流。
在所述N型深阱区21上，还设有场氧化层212，该场氧化层212位于所述栅极区和所述漏极区211之间，在本实施方式中，该场氧化层212通过STI工艺制作而成，因此具有平坦的上表面，即场氧化层212生成在所示N型深阱区内。在所述场氧化层212上设有凹槽213，该凹槽213的深度应小于所述场氧化层212的厚度，使得场氧化层212不被凿穿。
所述多晶栅层23延伸至所述凹槽213内并覆盖至少部分凹槽213的底部，这样一来，多晶栅层23覆盖在栅极区上方的部分构成了栅极板，而栅极区往漏极区延伸段部分，则构成了场板。有别于现有技术，在本发明中，多晶场板由于受到凹槽213的影响，在成型的时候，会顺着凹槽213的表面凹陷，从而使得整个场板部分构成了一个阶梯形的场板形状，如此设计，一方面可以让场板补偿在凹槽折弯处的尖端电势，另一方面，使得设计在凹槽213底部的场板可以更加贴近N型深阱区21，从而使得场板对漂移区电场的改善效果增加。优选的，所述凹槽213位于所述场氧化层212靠近中间的位置，这样一来，可以使所述多晶栅层23的延伸段中部分覆盖在所述场氧化层212上，部分覆盖所述凹槽213，形成具有Z字状的场板。此外，对于场板的长度设计，可以通过仿真计算电场补偿的图形，按照最优或较优的方式来获取场板的长度，比如图中的实施方式中，多晶场板仅覆盖部分了凹槽213的底部，如果需要增加场板长度，可以使得场板覆盖整个底部，甚至超出凹槽213的位置而更加靠近漏极区211。
所述N型深阱区21内还设有P型浮空层214，该P型浮空层214通过离子注入生成于所述凹槽213对应位置的下方。相比现有技术，本发明通过在场氧化层212上开槽，减薄了局部的场氧化层，在进行离子注入的时候，可以将离子注入深度加大，从而获得位置更深的P型浮空层。如图中所示，P型浮空层214的位置在N型深阱区21的更深处，这样一来，当器件工作时，由于处于P型浮空层214上方的载流子浓度更大，P型浮空层213的位置下沉，将会加大了上方载流子通道的宽度，相比现有技术，本发明的LDMOS器件在工作时，电子的传输能力更强，等同于工作电阻Rdson更小，实现了器件性能的提升。
优选的，所述P型体区22上还设有重掺的P型接触区223，所述P型接触区223和所述源极区221之间设有隔离用的浅沟槽222。该P型接触区223连接在P型体区22上，必要时可以将该P型接触区223引出，形成接地或接在栅极上。浅沟槽222和场氧化层212是同步完成的，在本实施方式中，该浅沟槽222同样使用STI工艺制成。
优选的，还包括氧化物盖层24，覆盖在所述P型衬底20的表面，该氧化物盖层24中对应所述栅极区、漏极区和源极区处设有导电柱(图中未示出)，所述栅极区、漏极区和源极区电连接在所述导电柱上并被引出形成该LDMOS器件的栅极、漏极和源极。
下面，将对上述第一实施方式的LDMOS器件的制作方法进行描述。请参见图3a～图3g，图3a～图3g示出了本发明第一实施方式下的LDMOS制作方法中的部分工艺剖面图。如图所示，该LDMOS器件的制作方法包括步骤：
首先提供一P型衬底20，该P型衬底具有轻掺的P型杂质，使得整个衬底的导电性呈现P型。
在该P型衬底20上制作N型深阱区21，该N型深阱区21通过掺杂浓度比衬底要大的N型杂质，形成深阱，使得器件的飘逸区漂移区发生在N型深阱区21内。
接着制作P型体区22，使所述P型体区22扩散至所述N型深阱区21，并在对应栅极区位置处形成结区。该P型体区22通过离子注入和/或热扩散工艺完成，P型体区22的杂质浓度通常高于P型衬底的浓度。P型体区22和N型深阱区交界处形成耗尽区，即PN结，使得器件在栅极未上电压时，呈现截至状态。
然后使用STI工艺分别在N型深阱区21中制作场氧化层212，以及在P型体区22的预定位置上制作隔离用的浅沟槽222。优选的，改浅沟槽222的位置使得浅沟槽222位于后续制作完的源极区和P型接触区之间。如图3a所示。
在制作完场氧化层212之后，在该场氧化层212上制作凹槽213。凹槽213利用原有的P型浮空层工艺中光刻步骤，先在器件表面制作一层氧化层，该氧化层可以作为后续的栅氧化层。然后制作一层光刻胶层，通过浮空层掩膜，在预定位置处对光刻胶层进行开窗。传统的P型浮空层工艺，在开完窗之后就进行离子注入。然而在本发明中，利用光刻胶上开设好的图案，对场氧化层212进行刻蚀，形成凹槽213，如图3b所示。
之后，在对应所述凹槽213的位置处进行离子注入，使所述N型深阱区21中形成P型浮空层214。由于凹槽213减薄了场氧化层212的厚度，因此在该步骤中形成的P型浮空层214与传统的工艺相比，能够被注入到更深的深度上，如图3c所示。
然后在衬底表面制作多晶栅层23，并按预定长度进行刻蚀，使所述多晶栅层23的一部分覆盖在栅极区，另一部分延伸至所述凹槽213内，并覆盖至少部分所述凹槽213的底部，如图3d、图3e所示。多晶栅层23的长度可以根据器件的设计需要进行调整，比如按照拟合的电场分布情况，取最优或较优的长度能够优化器件内部电场分布，提高器件性能。优选的，所述凹槽213开设于所述场氧化层212靠近中间的位置，所述多晶栅层23的延伸段中部分覆盖在所述场氧化层212上，部分覆盖所述浅沟槽213，形成具有阶梯状的场板。
在所述N型深阱区21和所述P型体区22上分别制作N型的漏极区211和源极区221。以及在所述P型体区22上制作P型接触区223。参见图3f和图3G。该制作完的所述漏极区、源极区、栅极区和接触区上通过导体引出，形成所述LDMOS的漏极、源极、栅极，其中所述P型接触区引出在所述栅极或接地。
最后，在器件表面制作氧化物盖层24，覆盖在所述P型衬底上，并在所述氧化物盖层24上制作导电柱(图中未示出)，使所述栅极区、漏极区和源极区电连接在所述导电柱上并被引出形成该LDMOS器件的栅极、漏极和源极。参见图2。导电柱可以是金属材料，也可以是多晶硅材质，制作导电柱的工艺比如为自对准多晶硅工艺，形成与栅极区、源极区和漏极区的欧姆接触，必要时还可以在氧化物盖层上制作金属再分布层，将不同的电极引出到指定位置。
第二实施方式
请参见图4，图4是本发明第二实施方式下的LDMOS器件结构示意图。如图所示，在该第二实施方式中，场氧化物层312和隔离用的沟槽322使用硅局部氧化(LOCOS工艺)制备而成，此时，场氧化物层因LOCOS工艺本身特性会部分突起在衬底表面，因此其边缘处形成“鸟嘴”形状。同样的，在该场氧化物层312上开设有凹槽313，使得场氧化物层312的局部变薄，有利于在形成P型浮空层的时候能够注射到更深的深度上。
此外，在该第二实施方式中，多晶栅层的延伸段部分覆盖在场氧化物312的突起段，部分覆盖在凹槽313的底部上，构成了Π型的场板结构。并且栅氧化物层331的一端与漏极区321的边缘相抵，另一端与场氧化物层312的“鸟嘴”边缘相抵。
其它与第一实施方式相同之处，此处不再赘述。
综上所述，本发明提出了一种新的LDMOS器件结构及制作方法，通过在场氧化物层上开设凹槽，局部减薄了场氧化物层，使得后续离子注入制作P型浮空层的时候，能够获取具有更深位置的P型浮空层，从而改善了器件工作时，位于P型浮空层上方漂移区的宽度，降低了器件的工作电阻Rdson，提高了器件性能。并且通过将多晶栅层延伸至该凹槽中，让场板更加贴近N型深阱，优化了器件内部的电场分布，进一步提高了器件性能。
尽管为示例目的，已经公开了本发明的优选实施方式，但是本领域的普通技术人员将意识到，在不脱离由所附的权利要求书公开的本发明的范围和精神的情况下，各种改进、增加以及取代是可能的。

Claims (10)

1.一种LDMOS器件，包括P型衬底、设置于P型衬底上的N型深阱区和P型体区，设置于所述N型深阱区上的漏极区，设置于所述P型体区上的源极区，以及设置于部分所述N型深阱区和部分所述P型体区上的栅极区，所述栅极区上覆盖有栅氧层和多晶栅层，其特征在于：
所述N型深阱区上还设有场氧化层，该场氧化层位于所述栅极区和所述漏极区之间，在所述场氧化层上设有凹槽，所述多晶栅层延伸至所述凹槽内并覆盖至少部分凹槽的底部，
所述N型深阱区内还设有P型浮空层，该P型浮空层通过离子注入生成于所述凹槽对应位置的下方。
2.如权利要求1所述的LDMOS器件，其特征在于：所述凹槽位于所述场氧化层靠近中间的位置，所述多晶栅层的延伸段中部分覆盖在所述场氧化层上，部分覆盖所述凹槽底部，形成具有Z字状的场板。
3.如权利要求1所述的LDMOS器件，其特征在于：所述P型体区上还设有重掺的P型接触区，所述P型接触区和所述源极区之间设有隔离用的浅沟槽。
4.如权利要求3所述的LDMOS器件，其特征在于：所述浅沟槽和所述场氧化层通过STI工艺或LOCOS工艺同步制成。
5.如权利要求1所述的LDMOS器件，其特征在于：还包括氧化物盖层，覆盖在所述P型衬底表面，该氧化物盖层对应所述栅极区、漏极区和源极区处设有导电柱，所述栅极区、漏极区和源极区电连接在所述导电柱上并被引出形成该LDMOS器件的栅极、漏极和源极。
6.一种如权利要求1-5任意一项所述的LDMOS器件的制作方法，其特征在于，包括步骤：
提供一P型衬底，在所述P型衬底上制作N型深阱区或P型体区，使所述P型体区扩散至所述N型深阱区，并在对应栅极区位置处形成结区；
在N型深阱区制作场氧化层，在所述场氧化层上刻蚀形成凹槽；
在对应所述凹槽的位置处进行离子注入，使所述N型深阱区中形成P型浮空层；
制作多晶栅层，并按预定长度进行刻蚀，使所述多晶栅层的一部分覆盖在栅极区，另一部分延伸至所述凹槽内，并覆盖至少部分所述凹槽的底部；
在所述N型深阱区和所述P型体区上分别制作N型的漏极区和源极区。
7.如权利要求6所述的LDMOS器件的制作方法，其特征在于：所述凹槽开设于所述场氧化层靠近中间的位置，所述多晶栅层的延伸段中部分覆盖在所述场氧化层上，部分覆盖所述浅沟槽，形成具有阶梯状的场板。
8.如权利要求6所述的LDMOS器件的制作方法，其特征在于：还包括在所述P型体区上制作P型接触区，以及在制作完的所述漏极区、源极区、栅极区和接触区上通过导体引出，形成所述LDMOS的漏极、源极、栅极，其中所述P型接触区引出在所述栅极上。
9.如权利要求8所述的LDMOS器件的制作方法，其特征在于：在制作所述场氧化层时，还包括在预定位置同步制作隔离用的浅沟槽，使得所述浅沟槽位于后续制作完的源极区和P型接触区之间。
10.如权利要求6所述的LDMOS器件的制作方法，其特征在于：还包括制作氧化物盖层，覆盖在所述P型衬底上，并在所述氧化物盖层上制作导电柱，使所述栅极区、漏极区和源极区电连接在所述导电柱上并被引出形成该LDMOS器件的栅极、漏极和源极。
CN202010391023.5A 2020-05-11 2020-05-11 一种ldmos器件及其制作方法 Pending CN111446299A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010391023.5A CN111446299A (zh) 2020-05-11 2020-05-11 一种ldmos器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010391023.5A CN111446299A (zh) 2020-05-11 2020-05-11 一种ldmos器件及其制作方法

Publications (1)

Publication Number Publication Date
CN111446299A true CN111446299A (zh) 2020-07-24

Family

ID=71652110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010391023.5A Pending CN111446299A (zh) 2020-05-11 2020-05-11 一种ldmos器件及其制作方法

Country Status (1)

Country Link
CN (1) CN111446299A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909095A (zh) * 2021-01-21 2021-06-04 上海华虹宏力半导体制造有限公司 Ldmos器件及工艺方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510562A (zh) * 2009-03-30 2009-08-19 东南大学 减少热载流子效应的n型横向双扩散金属氧化物半导体管
CN101572270A (zh) * 2008-05-02 2009-11-04 台湾积体电路制造股份有限公司 金属氧化物半导体晶体管
CN103681791A (zh) * 2012-09-05 2014-03-26 上海华虹宏力半导体制造有限公司 Nldmos器件及制造方法
CN105448988A (zh) * 2014-08-22 2016-03-30 无锡华润上华半导体有限公司 一种ldmos器件及其制作方法
US20160111488A1 (en) * 2014-10-20 2016-04-21 Globalfoundries Singapore Pte. Ltd. Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
CN109148304A (zh) * 2018-09-04 2019-01-04 盛世瑶兰（深圳）科技有限公司 一种晶体管及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101572270A (zh) * 2008-05-02 2009-11-04 台湾积体电路制造股份有限公司 金属氧化物半导体晶体管
CN101510562A (zh) * 2009-03-30 2009-08-19 东南大学 减少热载流子效应的n型横向双扩散金属氧化物半导体管
CN103681791A (zh) * 2012-09-05 2014-03-26 上海华虹宏力半导体制造有限公司 Nldmos器件及制造方法
CN105448988A (zh) * 2014-08-22 2016-03-30 无锡华润上华半导体有限公司 一种ldmos器件及其制作方法
US20160111488A1 (en) * 2014-10-20 2016-04-21 Globalfoundries Singapore Pte. Ltd. Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
CN109148304A (zh) * 2018-09-04 2019-01-04 盛世瑶兰（深圳）科技有限公司 一种晶体管及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909095A (zh) * 2021-01-21 2021-06-04 上海华虹宏力半导体制造有限公司 Ldmos器件及工艺方法
CN112909095B (zh) * 2021-01-21 2024-03-19 上海华虹宏力半导体制造有限公司 Ldmos器件及工艺方法

Similar Documents

Publication Publication Date Title
US9029215B2 (en) Method of making an insulated gate semiconductor device having a shield electrode structure
US6825531B1 (en) Lateral DMOS transistor with a self-aligned drain region
JP3954493B2 (ja) パワーｍｏｓｆｅｔ及び自己整合本体注入工程を用いたパワーｍｏｓｆｅｔの製造方法。
US7989886B2 (en) Alignment of trench for MOS
TWI475614B (zh) 溝渠裝置結構及製造
US20030057478A1 (en) Mos-gated power semiconductor device
CN111048420B (zh) 横向双扩散晶体管的制造方法
CN210110783U (zh) 一种集成高性能的ldmos结构
US6087224A (en) Manufacture of trench-gate semiconductor devices
JP2003518748A (ja) 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ
CN115424932A (zh) Ldmos器件及工艺方法
CN104659090A (zh) Ldmos器件及制造方法
US20120098056A1 (en) Trench device structure and fabrication
US20190363187A1 (en) Method for Manufacturing Laterally Diffused Metal Oxide Semiconductor Device and Semiconductor Device
CN107342325B (zh) 一种横向双扩散金属氧化物半导体器件
CN111785774B (zh) Bcd工艺中cmos器件及其制造方法
CN111200018A (zh) 半导体器件及半导体器件制备方法
CN111446299A (zh) 一种ldmos器件及其制作方法
CN112331558A (zh) Ldmos晶体管及其制造方法
CN116741837A (zh) 一种阶梯栅极碳化硅mosfet及其制备方法、芯片
US8421149B2 (en) Trench power MOSFET structure with high switching speed and fabrication method thereof
CN115547838A (zh) 金属氧化物半导体器件的制备方法及器件
US20140035031A1 (en) Semiconductor device and method of fabricating the same
KR20090070513A (ko) 반도체 소자 및 그 제조방법
CN116153989A (zh) Iegt结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province

Applicant after: Jiehuate Microelectronics Co.,Ltd.

Address before: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province

Applicant before: JOULWATT TECHNOLOGY Inc.,Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200724