CN107342325B - 一种横向双扩散金属氧化物半导体器件 - Google Patents
一种横向双扩散金属氧化物半导体器件 Download PDFInfo
- Publication number
- CN107342325B CN107342325B CN201710530003.XA CN201710530003A CN107342325B CN 107342325 B CN107342325 B CN 107342325B CN 201710530003 A CN201710530003 A CN 201710530003A CN 107342325 B CN107342325 B CN 107342325B
- Authority
- CN
- China
- Prior art keywords
- region
- type
- voltage
- terminal part
- trench isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 11
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 11
- 238000009792 diffusion process Methods 0.000 title abstract description 6
- 238000002955 isolation Methods 0.000 claims abstract description 36
- 210000000746 body region Anatomy 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000015556 catabolic process Effects 0.000 abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 229920005591 polysilicon Polymers 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0646—PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种横向双扩散金属氧化物半导体器件，包括器件部分和终端部分以及P型衬底，在P型衬底的上方设有高压N型区、N型漂移区、位于器件部分的P型体区4A1和位于终端部分的由器件部分P型体区4A1扩散形成的P型体区4A2，在高压N型区上方还设有栅氧化层和多晶硅栅场板，器件部分还包括设在N型漏区、N型源区和P型区以及金属接触，其特征在于，在N型漂移区内设有浅槽隔离区，所述浅槽隔离区呈直条形状，浅槽隔离区是由器件部分延伸至终端部分，即浅槽隔离区的宽度与N型漂移区的宽度相同，并且终端部分的P型体区4A2和N型漂移区上方不设有N型漏区、N型源区、P型区和金属接触。本发明可以保持LDMOS器件各性能参数不变的情况下提高其击穿电压。
Description
技术领域
本发明涉及功率半导体器件技术领域，是关于一种横向双扩散金属氧化物半导体器件，可以应用于功率半导体器件终端部分结构的设计。
背景技术
随着半导体技术及其应用领域的迅速发展，功率半导体器件制造工艺和结构不断进步，促使功率器件向着高性能方向发展。
功率器件中横向双扩散金属氧化物半导体场效应管(Lateral Double-DiffusedMOSFET，简称LDMOS)具有高耐压、高输入阻抗及易于集成等优势，所以被广泛应用在半导体集成电路制造中。与传统MOSFET相比，LDMOS器件具有一个低掺杂的漂移区。当在漏源之间加很高的电压时，由于漂移区具有很高的电阻，大部分的电压都施加在此漂移区上，可有效提高器件的耐压水平。在LDMOS器件的结构设计中，常采用在漂移区使用浅槽隔离技术(Shallow Trench Isolation，STI)的工艺方法来提高击穿电压，该工艺是一种完全平坦、无“鸟嘴”现象的新型隔离技术。与传统的本征氧化隔离技术相比，采用STI技术的LDMOS可以承受更大的击穿电压。
在集成电路设计中，器件的耐压通常集中在横向双扩散金属氧化物半导体器件漂移区的设计，但是对于击穿电压要求较高的器件，在宽度方向上的终端位置往往会出现提前击穿的问题。因此，要确保LDMOS能获得较高耐压的前提条件之一就是所述LDMOS器件必须具备良好的终端部分保护结构。通过对终端部分结构的设计来提高LDMOS器件终端部分的击穿电压，以保证器件部分和终端部分都有足够高的击穿电压，从而获得较高击穿电压的LDMOS器件。
发明内容
针对LDMOS器件在宽度方向终端处击穿电压偏低而提前击穿的问题，本发明提供一种横向双扩散金属氧化物半导体器件，在同样的尺寸下与传统LDMOS器件相比，可在保持LDMOS器件各性能参数不变的情况下有效的提高其击穿电压，解决了LDMOS器件终端部分提前击穿的问题。
本发明采用如下技术方案：
一种横向双扩散金属氧化物半导体器件，包括器件部分A1和终端部分A2以及作为器件部分衬底和终端部分衬底的P型衬底1，在P型衬底1的上方设有作为器件部分高压N型区和终端部分高压N型区的高压N型区2，在高压N型区2的上方设有N型漂移区3、位于器件部分的P型体区4A1和位于终端部分的由器件部分P型体区4A1扩散形成的P型体区4A2，在高压N型区2上方还设有栅氧化层8，在栅氧化层8上方设有多晶硅栅场板9，器件部分还包括设在N型漂移区3内的N型漏区6及设在P型体区4A1内的N型源区5和P型区7，在N型漏区6、N型源区5和P型区7的上表面分别设有漏极金属接触10、源极金属接触11和体区金属接触12，其特征在于，在N型漂移区3内设有浅槽隔离区13，所述浅槽隔离区13呈直条形状，浅槽隔离区13是由器件部分延伸至终端部分，即浅槽隔离区13的宽度与N型漂移区3的宽度相同，并且终端部分的P型体区4A2和N型漂移区3上方不设有N型漏区6、N型源区5、P型区7和金属接触。所述的器件部分A1宽1μm，终端部分A2宽0.3μm，所述的浅槽隔离区13的右边界距离N型漏区6距离大于0.2μm，浅槽隔离区13左边界距离N型漂移区3为0.1μm-0.2μm。所述的多晶硅栅场板9的一端与N型源区5右边界衔接，另一端延伸至浅槽隔离区13的上方。
与现有技术相比，本发明具有如下优点：
(1)本发明器件与图1所示的传统的LDMOS器件相比，具有更高的击穿电压。在传统结构中，浅槽隔离区下方由扩散形成的P型体区与高压N型区会形成PN结(如图1所示)，当关态LDMOS在漏端为高电压时，该PN结会发生强的碰撞电离，使得终端部分提前击穿。与传统器件相比，本发明器件的浅槽隔离区呈直条形状，终端部分浅槽隔离区长度与器件部分的浅槽隔离区长度等分布相同，且整个浅槽隔离区被限制在N型漂移区内(如图2所示)。当漏端为高电压时，一方面由于浅槽隔离的介质是二氧化硅，介电常数小，与硅材料相比能承受更大的电场强度，该浅槽隔离区承担部分电压，使得PN结承担的电压变小，有助于减小P体区和高压N型区之间的碰撞电离，另一方面P型体区域增大有助于高压N型区域的耗尽，从而使器件终端部分的击穿电压得到提高。如果本发明器件终端部分中的浅槽隔离区和器件部分的浅槽隔离区长度不一样，则会由于浅槽隔离区尖角数量增多，曲率大的地方碰撞电离大而引起击穿电压的下降。所以本发明器件与传统器件相比，关态击穿电压更大，实验结果表明(如图8所示)，本发明结构具有更大的关态击穿电压。
(2)本发明器件与图1所示的传统的LDMOS器件相比，能在提高击穿电压的同时保持LDMOS器件导通电阻和阈值电压不变。如图2所示，本发明不改变器件部分的结构，所以对器件的各电学特性参数没有影响，如图9所示，本发明器件与传统器件相比，导通电阻几乎不变，如图10所示，本发明器件与传统器件相比，阈值电压几乎不变。
(3)本发明器件的制造工艺可以与常规(Bipolar-CMOS-DMOS)BCD制造工艺相兼容，且不需要额外的工艺流程，因而可以节约设计和制备成本。
附图说明
图1是三维立体剖面图，图示了传统的LDMOS器件的立体剖面结构。
图2是三维立体剖面图，图示了本发明中的LDMOS器件的立体剖面结构。
图3是剖面图，图示了传统的LDMOS器件的俯视结构。
图4是剖面图，图示了本发明中的LDMOS器件的俯视结构。
图5是剖面图，图示了传统的LDMOS器件立体剖面图1中CC’剖面的器件的终端部分剖面结构。
图6是剖面图，图示了本发明中LDMOS器件立体剖面图2中AA’剖面的器件的终端部分剖面结构。
图7是剖面图，图示了本发明中LDMOS器件立体剖面图2中BB’剖面的器件的器件部分剖面结构。
图8所示为本发明中的LDMOS器件与传统的LDMOS器件的关态击穿特性结果的比较图。
图9所示为本发明中的LDMOS器件与传统的LDMOS器件的I-V特性结果的比较图。
图10所示为本发明中的LDMOS器件与传统的LDMOS器件的阈值结果的比较图。
具体实施方式
一种横向双扩散金属氧化物半导体器件，包括器件部分A1和终端部分A2以及作为器件部分衬底和终端部分衬底的P型衬底1，在P型衬底1的上方设有作为器件部分高压N型区和终端部分高压N型区的高压N型区2，在高压N型区2的上方设有N型漂移区3、位于器件部分的P型体区4A1和位于终端部分的由器件部分P型体区4A1扩散形成的P型体区4A2，在高压N型区2上方还设有栅氧化层8，在栅氧化层8上方设有多晶硅栅场板9，器件部分还包括设在N型漂移区3内的N型漏区6及设在P型体区4A1内的N型源区5和P型区7，在N型漏区6、N型源区5和P型区7的上表面分别设有漏极金属接触10、源极金属接触11和体区金属接触12，其特征在于，在N型漂移区3内设有浅槽隔离区13，所述浅槽隔离区13呈直条形状，浅槽隔离区13是由器件部分延伸至终端部分即浅槽隔离区13的宽度与N型漂移区3的宽度相同，并且终端部分的P型体区4A2和N型漂移区3上方不设有N型漏区6、N型源区5、P型区7和金属接触。
其特征在于，所述的器件部分A1宽1μm，终端部分A2宽0.3μm，所述的浅槽隔离区13的右边界距离N型漏区6距离大于0.2μm，浅槽隔离区13左边界距离N型漂移区3为0.1μm-0.2μm。
其特征在于，所述的多晶硅栅场板9的一端与N型源区5右边界衔接，另一端延伸至浅槽隔离区13的上方。
本发明采用如下方法来制备：
第一步，取P型衬底硅圆片，对其进行预清洗，然后通过N型离子注入高温退火后形成高压N型区2。
第二步，光刻，利用离子刻蚀形成浅的沟槽，淀积二氧化硅填充沟槽，最后利用化学机械抛光使硅片表面平整形成浅槽隔离区13。
第三步，通过N型离子注入高温退火后形成N型漂移区3。
第四步，生长栅氧化层8，并淀积刻蚀多晶硅形成多晶硅栅场板9。
第五步，通过高剂量的硼离子和磷离子注入，形成N型漏区6、N型源区5和P型区7。
第六步，生长二氧化硅，光刻出沟道区，进行阈值电压调整注入。
第七步，光刻出金属电极引出孔，淀积金属层，刻蚀掉多余金属，形成漏极金属接触10、源极金属接触11和体区金属接触12。
Claims (1)
1.一种横向双扩散金属氧化物半导体器件，包括器件部分(A1)和终端部分(A2)以及作为器件部分衬底和终端部分衬底的P型衬底(1)，在P型衬底(1)的上方设有作为器件部分高压N型区和终端部分高压N型区的高压N型区(2)，在高压N型区(2)的上方设有N型漂移区(3)、位于器件部分的P型体区(4A1)和位于终端部分的由器件部分P型体区(4A1)扩散形成的P型体区(4A2)，在高压N型区(2)上方还设有栅氧化层(8)，在栅氧化层(8)上方设有多晶硅栅场板(9)，器件部分还包括设在N型漂移区(3)内的N型漏区(6)及设在P型体区(4A1)内的N型源区(5)和P型区(7)，在N型漏区(6)、N型源区(5)和P型区(7)的上表面分别设有漏极金属接触(10)、源极金属接触(11)和体区金属接触(12)，其特征在于，在N型漂移区(3)内设有浅槽隔离区(13)，所述浅槽隔离区(13)呈直条形状，浅槽隔离区(13)是由器件部分延伸至终端部分，即浅槽隔离区(13)的长度与N型漂移区(3)的长度相同，且终端部分的P型体区(4A2)和N型漂移区(3)上方不设有N型漏区(6)、N型源区(5)、P型区(7)和金属接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710530003.XA CN107342325B (zh) | 2017-06-30 | 2017-06-30 | 一种横向双扩散金属氧化物半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710530003.XA CN107342325B (zh) | 2017-06-30 | 2017-06-30 | 一种横向双扩散金属氧化物半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107342325A CN107342325A (zh) | 2017-11-10 |
| CN107342325B true CN107342325B (zh) | 2020-03-31 |
Family
ID=60218362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710530003.XA Active CN107342325B (zh) | 2017-06-30 | 2017-06-30 | 一种横向双扩散金属氧化物半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107342325B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110808287B (zh) * | 2019-10-31 | 2023-10-17 | 东南大学 | 一种优品质因数横向双扩散金属氧化物半导体器件 |
| CN112993021B (zh) | 2019-12-18 | 2023-07-07 | 东南大学 | 横向双扩散金属氧化物半导体场效应管 |
| CN112201694B (zh) * | 2020-10-20 | 2022-03-08 | 杭州电子科技大学温州研究院有限公司 | 一种半椭圆氧化沟槽ldmos晶体管 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101728392A (zh) * | 2008-10-22 | 2010-06-09 | 台湾积体电路制造股份有限公司 | 具有减少的导通电阻的高压器件 |
| CN103515432A (zh) * | 2012-06-21 | 2014-01-15 | 上海华虹Nec电子有限公司 | P型超结横向双扩散mosfet器件 |
| CN104934477A (zh) * | 2014-03-20 | 2015-09-23 | 美国芯凯公司 | 具有改进的栅极电荷的功率半导体晶体管 |
| CN106024905A (zh) * | 2016-07-29 | 2016-10-12 | 东南大学 | 一种低导通电阻横向双扩散金属氧化物半导体器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012160685A (ja) * | 2011-02-03 | 2012-08-23 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
-
2017
- 2017-06-30 CN CN201710530003.XA patent/CN107342325B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101728392A (zh) * | 2008-10-22 | 2010-06-09 | 台湾积体电路制造股份有限公司 | 具有减少的导通电阻的高压器件 |
| CN103515432A (zh) * | 2012-06-21 | 2014-01-15 | 上海华虹Nec电子有限公司 | P型超结横向双扩散mosfet器件 |
| CN104934477A (zh) * | 2014-03-20 | 2015-09-23 | 美国芯凯公司 | 具有改进的栅极电荷的功率半导体晶体管 |
| CN106024905A (zh) * | 2016-07-29 | 2016-10-12 | 东南大学 | 一种低导通电阻横向双扩散金属氧化物半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107342325A (zh) | 2017-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9660074B2 (en) | Methods and apparatus for LDMOS devices with cascaded RESURF implants and double buffers | |
| US9082846B2 (en) | Integrated circuits with laterally diffused metal oxide semiconductor structures | |
| US7148540B2 (en) | Graded conductive structure for use in a metal-oxide-semiconductor device | |
| CN102299180B (zh) | 包含单元区和具有高击穿电压结构的外围区的半导体器件 | |
| KR101572476B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US8030705B2 (en) | Semiconductor device and method of fabricating the same | |
| US20100140700A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN108807541B (zh) | 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件 | |
| US9660020B2 (en) | Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same | |
| KR102068842B1 (ko) | 반도체 전력소자 | |
| CN108321203A (zh) | 半导体器件及其制造方法 | |
| CN107342325B (zh) | 一种横向双扩散金属氧化物半导体器件 | |
| JP2003060205A (ja) | Ｄｍｏｓトランジスタの製造方法 | |
| KR20160035838A (ko) | 고전압 반도체 소자 및 그 제조 방법 | |
| CN109830538B (zh) | Ldmos器件及其制造方法 | |
| CN108885999B (zh) | 半导体装置及其制造方法 | |
| CN107871782B (zh) | 双扩散金属氧化物半导体元件及其制造方法 | |
| KR20190090270A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN103022125A (zh) | Bcd工艺中的nldmos器件及制造方法 | |
| KR20090070513A (ko) | 반도체 소자 및 그 제조방법 | |
| CN104409500A (zh) | 射频ldmos及其制作方法 | |
| CN111446299A (zh) | 一种ldmos器件及其制作方法 | |
| KR20100046354A (ko) | Ｌｄｍｏｓ 트랜지스터 및 그의 제조 방법 | |
| CN113871456B (zh) | Ldmos器件及其形成方法 | |
| CN104701368A (zh) | 射频ldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |