CN111403279A - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN111403279A
CN111403279A CN202010353698.0A CN202010353698A CN111403279A CN 111403279 A CN111403279 A CN 111403279A CN 202010353698 A CN202010353698 A CN 202010353698A CN 111403279 A CN111403279 A CN 111403279A
Authority
CN
China
Prior art keywords
oxide layer
field oxide
forming
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010353698.0A
Other languages
English (en)
Other versions
CN111403279B (zh
Inventor
刘长振
刘宪周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010353698.0A priority Critical patent/CN111403279B/zh
Publication of CN111403279A publication Critical patent/CN111403279A/zh
Application granted granted Critical
Publication of CN111403279B publication Critical patent/CN111403279B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Abstract

本发明提供一种半导体器件的形成方法，通过在半导体衬底上形成场氧化层，然后对场氧化层执行离子注入工艺；接着形成氮氧化层，所述氮氧化层覆盖执行离子注入工艺后的所述场氧化层；接着去除部分所述氮氧化层，以暴露出部分所述场氧化层；以及对暴露出的所述场氧化层执行刻蚀工艺，以使暴露出的所述场氧化层的侧壁与底壁之间的角度呈锐角。即通过对所述场氧化层执行离子注入工艺，损伤所述氧化层，改变所述场氧化层的内部结构，在后续对场氧化层执行刻蚀工艺时，可以加快刻蚀工艺对所述场氧化层的刻蚀速率，实现对刻蚀角度的控制，从而使得所述场氧化层相对于半导体衬底的倾斜角符合要求，提高半导体器件的电气性能。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件的形成方法。
背景技术
在LDMOS(Lateral Diffused Medal-Oxide-Semiconductor，横向双扩散金属氧化物半导体)晶体管中，通常采用RESURF(Reduce Surface Field，降低表面电场)的结构，以降低表面电场进而提高器件的静关断状态及导通状态下的击穿电压。形成RESURF结构时，需要在半导体衬底上形成场氧化层(Field Oxide，FOX，简称场氧)，以用于半导体器件的隔离，例如隔离半导体器件表面的漏电流。
在现有的工艺中，形成RESURF结构的方法包括，在半导体衬底上形成场氧化层，在所述场氧化层上形成图形化的光刻胶层；接着，以所述图形化的光刻胶层为掩膜，刻蚀所述场氧化层，以使所述场氧化层以一定角度相对所述半导体衬底倾斜。所述场氧化层相对于半导体衬底的倾斜角有一定的要求，若所述场氧化层相对于半导体衬底的倾斜角太小，晶体管的电气特性，例如击穿电压会存在偏低的问题，若所述场氧化层相对于半导体衬底的倾斜角太大，在后续形成场板时会出现多晶硅残留的问题。目前，为了得到符合要求的场氧化层相对于半导体衬底的倾斜角，业界尝试了多种方法，例如，改变刻蚀的工艺参数(刻蚀时间或刻蚀温度)，或利用UV固化的方式来处理图形化的光刻胶层，然而，上述方法的效果并不理想，所述场氧化层相对于半导体衬底的倾斜角仍不易控制，形成的场氧化层相对于半导体衬底的倾斜角通常小于60°。因此，提供一种半导体器件的形成方法，以使场氧化层相对于半导体衬底的倾斜角符合要求，是十分必要的。
发明内容
本发明的目的在于提供一种半导体器件的形成方法，以解决场氧化层相对于半导体衬底的倾斜角不易控制，而影响半导体器件的电气性能的问题。
为解决上述技术问题，本发明提供一种半导体器件的形成方法，所述半导体器件的形成方法包括：
提供半导体衬底，并在所述半导体衬底上形成场氧化层；
对所述场氧化层执行离子注入工艺；
形成氮氧化层，所述氮氧化层覆盖执行离子注入工艺后的所述场氧化层；
去除部分所述氮氧化层，以暴露出部分所述场氧化层；
对暴露出的所述场氧化层执行刻蚀工艺，以使暴露出的所述场氧化层的侧壁与底壁之间的角度呈锐角。
可选的，在所述的半导体器件的形成方法中，对所述场氧化层执行离子注入工艺的注入能量为75Kev-130 Kev。
可选的，在所述的半导体器件的形成方法中，对所述场氧化层执行离子注入工艺的注入浓度为5E6/cm2-9E6/cm2。
可选的，在所述的半导体器件的形成方法中，对所述场氧化层执行离子注入工艺时，采用的离子为氩离子。
可选的，在所述的半导体器件的形成方法中，所述锐角为65°～75°。
可选的，在所述的半导体器件的形成方法中，所述场氧化层的材质为正硅酸乙酯。
可选的，在所述的半导体器件的形成方法中，通过干法刻蚀去除部分所述氮氧化层。
可选的，在所述的半导体器件的形成方法中，通过湿法刻蚀对暴露出的所述场氧化层执行刻蚀工艺。
可选的，在所述的半导体器件的形成方法中，所述半导体衬底上形成有垫底层，在所述半导体衬底上形成所述场氧化层时，所述场氧化层覆盖所述垫底氧化层，并且在对暴露出的所述场氧化层执行刻蚀工艺后，部分所述垫底氧化层得以暴露。
可选的，在所述的半导体器件的形成方法中，在对暴露出的所述场氧化层执行刻蚀工艺之后，所述半导体器件的形成方法还包括：
去除剩余的所述氮氧化层，以暴露出剩余的所述场氧化层；以及，
形成栅极层，所述栅极层覆盖暴露出的所述垫底氧化层以及部分所述场氧化层。
在本发明提供的半导体器件的形成方法中，通过对场氧化层执行离子注入工艺，以改变所述场氧化层的内部结构；然后形成氮氧化层，所述氮氧化层覆盖执行离子注入工艺后的所述场氧化层；接着，去除部分所述氮氧化层，以暴露出部分所述场氧化层；以及对暴露出的所述场氧化层执行刻蚀工艺，以使暴露出的所述场氧化层的侧壁与底壁之间的角度呈锐角。即通过对所述场氧化层执行离子注入工艺，损伤所述场氧化层，由此改变所述场氧化层的内部结构，由于改变了所述场氧化层的内部结构，由此，在后续对暴露出的所述场氧化层执行刻蚀工艺时，可以加快刻蚀工艺对所述场氧化层的刻蚀速率，从而实现对刻蚀角度的控制，使暴露出的所述场氧化层的侧壁与底壁之间的角度呈锐角，并使所述锐角为65°～75°。本发明相比现有技术，可以增大场氧化层相对于半导体衬底的倾斜角度，从而使得所述场氧化层相对于半导体衬底的倾斜角符合要求，提高半导体器件的电气性能，进而解决场氧化层相对于半导体衬底之间的倾斜角不易控制，而影响半导体器件的电气性能的问题。
附图说明
图1是本发明实施例提供的半导体器件的形成方法的流程示意图；
图2-图6是利用本发明实施例提供的半导体器件的形成方法形成的半导体器件结构示意图；
其中，附图标记说明如下：
100-半导体衬底；101-垫底氧化层；110-场氧化层；120-氮氧化层；130-栅极层。
具体实施方式
以下结合附图和具体实施例对本发明提出的半导体器件的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，其为本发明实施例提供的半导体器件的形成方法的流程示意图。如图1所示，本发明提供一种半导体器件的形成方法，所述半导体器件的形成方法包括：
步骤S1：提供半导体衬底，并在所述半导体衬底上形成场氧化层；
步骤S2：对所述场氧化层执行离子注入工艺，以形成场氧化层；
步骤S3：形成氮氧化层，所述氮氧化层覆盖执行离子注入工艺后的所述场氧化层；
步骤S4：去除部分所述氮氧化层，以暴露出部分所述场氧化层；
步骤S5：对暴露出的所述场氧化层执行刻蚀工艺，以使暴露出的所述场氧化层的侧壁与底壁之间的角度呈锐角。
请参考图2，其为利用本发明实施例提供的半导体器件的形成方法形成的半导体器件结构示意图。
以下结合附图2～6对上述步骤进行详细说明。
首先，执行步骤S1，提供半导体衬底100，并在所述半导体衬底100上形成场氧化层110。所述半导体衬底100可以为后续工艺提供操作平台，其可以是本领域技术人员所知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆。具体的，所述半导体衬底100例如可以是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。
如图2所示，所述半导体衬底100上形成有垫底氧化层101，所述垫底氧化层101可以为氧化硅层，例如可以为二氧化硅层，以保护所述半导体衬底100，避免所述半导体衬底100在后续的工艺中造成损伤。例如，可以避免后续的刻蚀工艺的过刻蚀对所述半导体衬底100的损伤。所述垫底氧化层101还可以隔离半导体器件的漏电流，从而防止半导体器件因漏电流而无故打开等情况，例如可以隔离半导体衬底100表面的漏电流等。所述垫底氧化层101可以通过化学气相沉积的方法形成，以使其具有较好的致密性。如图2所示，所述垫底氧化层101不完全覆盖所述半导体衬底100，即所述垫底氧化层101暴露出部分所述半导体衬底100，暴露出的所述半导体衬底100用于在其表面形成工艺层，例如栅氧化层等。
具体的，所述场氧化层110覆盖所述垫底氧化层101，所述场氧化层的材质可以为正硅酸乙酯(TEOS)，以使所述场氧化层110具有较好的隔离性能。形成所述场氧化层110的方法包括，在所述垫底氧化层101上沉积正硅酸乙酯层，然后对所述正硅酸乙酯层执行高温退火工艺以形成所述场氧化层110，但不限于此，也可以采用本领人员所知的其它方法形成所述场氧化层110，例如，化学气相沉积的方法等。
其次，执行步骤S2，对所述场氧化层110执行离子注入工艺。优选的，对所述场氧化层110执行离子注入工艺的注入能量为75Kev-130 Kev，以避免所述离子注入工艺的能量过大或者过小而影响所述场氧化层110的内部结构。较佳的，对所述场氧化层110执行离子注入工艺的注入浓度为5E6/cm2-9E6/cm2。
具体的，通过对所述场氧化层110执行所述离子注入工艺，损伤所述场氧化层110，并通过控制所述离子注入工艺的注入能量和注入浓度，控制所述场氧化层110的损伤程度。优选的，所述离子注入工艺的离子为氩离子，通过所述氩离子损伤所述场氧化层110，改变所述氧化层的内部结构。受到损伤的所述场氧化层110会存在结构损伤活性点，以使其能够在后续的刻蚀工艺中反应速度加快，提高所述刻蚀工艺对所述场氧化层110刻蚀速率，例如提高刻蚀工艺对所述场氧化层110的横向刻蚀速率，从而可以控制后续形成的所述场氧化层110的侧壁与底壁之间的角度。
接着，执行步骤S3，如图3所示，形成氮氧化层120，所述氮氧化层120覆盖执行离子注入工艺后的所述场氧化层110。优选的，所述氮氧化层120可以为氮氧化硅层，所述氮氧化层120在后续的刻蚀工艺中，具有掩膜的作用，可以避免损伤部分所述场氧化层110的表面。
接着，执行步骤S4，如图4所示，去除部分所述氮氧化层120，以暴露出部分所述场氧化层110。具体的，去除部分所述氮氧化层的方法包括，在所述氮氧化层上形成图形化的光刻胶层(图中未示出)，所述图形化的光刻胶层暴露出部分所述氮氧化层。接着，去除暴露出的所述氮氧化层，以暴露出部分所述场氧化层110。其中，可以通过干法刻蚀去除暴露出的所述氮氧化层。
再接着，执行步骤S5，如图5所示，对暴露出的所述场氧化层110执行刻蚀工艺，以使暴露出的所述场氧化层110的侧壁与底壁之间的角度呈锐角α。具体的，以所述图形化的光刻胶层和所述氮氧化层120为掩膜，对暴露出的所述场氧化层110执行刻蚀工艺，以使暴露出的所述场氧化层110的侧壁与底壁之间的角度呈锐角α，并暴露出部分所述垫底氧化层101。接着，去除所述图形化的光刻胶层，以暴露出剩余的所述氮氧化层120，可以通过剥离的方法去除所述光刻胶层。由于，所述离子注入工艺改变了所述场氧化层110的内部结构，因此，可以加快刻蚀工艺对所述场氧化层110的刻蚀速率，实现对刻蚀角度的控制，使暴露出的所述场氧化层110的侧壁与底壁之间的角度呈锐角，并使所述锐角为65°～75°。
可选的，可以通过湿法刻蚀去除暴露出的所述场氧化层110。相比现有技术，本发明可以增大场氧化层相对于半导体衬底的倾斜角度，从而使得所述场氧化层相对于半导体衬底的倾斜角符合要求，提高半导体器件的电气性能(例如击穿电压)，进而解决场氧化层相对于半导体衬底的倾斜角不易控制，而影响半导体器件的电气性能的问题。
如图6所示，在对暴露出的所述场氧化层110执行刻蚀工艺之后，所述半导体器件的形成方法还包括：去除剩余的所述氮氧化层120，以暴露出剩余的所述场氧化层110；以及，形成栅极层120，所述栅极层120覆盖暴露出的所述垫底氧化层101以及部分所述场氧化层110。其中，可以通过干法刻蚀和/或湿法刻蚀去除剩余的所述氮氧化层120，以避免所述氮氧化层的残留。具体的，所述栅极层130覆盖暴露出的所述垫底氧化层101并延伸覆盖所述场氧化层110的一侧壁和部分表面。由于所述场氧化层110的侧壁与底壁之间的角度呈锐角，所述锐角α为65°～75°。而所述栅极层130覆盖部分所述场氧化层110。因此，可以使所述栅极层130处于一个较大的斜面上，从而使栅电极在靠近漏极的端点处角度变大，进而使栅电极下尖峰电场被有效的抑制，并使电场分布更加均匀，提升器件的击穿电压，以及提高器件的导通特性。其中，所述栅极层120的材质可以为多晶硅。
综上可见，在本发明实施例提供的半导体器件的形成方法中，通过对所述场氧化层执行离子注入工艺，损伤所述氧化层，由此改变所述场氧化层的内部结构，由于改变了所述场氧化层的内部结构，在后续对场氧化层执行刻蚀工艺时，可以加快刻蚀工艺对所述场氧化层的刻蚀速率，实现对刻蚀角度的控制，使暴露出的所述场氧化层的侧壁与底壁之间的角度呈锐角，并使所述锐角为65°～75°，从而使得所述场氧化层相对于半导体衬底的倾斜角符合要求，提高半导体器件的电气性能，进而解决场氧化层相对于半导体衬底的角倾斜角不易控制，而影响半导体器件的电气性能的问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体器件的形成方法，其特征在于，所述半导体器件的形成方法包括：
提供半导体衬底，并在所述半导体衬底上形成场氧化层；
对所述场氧化层执行离子注入工艺；
形成氮氧化层，所述氮氧化层覆盖执行离子注入工艺后的所述场氧化层；
去除部分所述氮氧化层，以暴露出部分所述场氧化层；
对暴露出的所述场氧化层执行刻蚀工艺，以使暴露出的所述场氧化层的侧壁与底壁之间的角度呈锐角。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，对所述场氧化层执行离子注入工艺的注入能量为75Kev-130 Kev。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，对所述场氧化层执行离子注入工艺的注入浓度为5E6/cm2-9E6/cm2。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，对所述场氧化层执行离子注入工艺时，采用的离子为氩离子。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，所述锐角为65°～75°。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述场氧化层的材质为正硅酸乙酯。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，通过干法刻蚀去除部分所述氮氧化层。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，通过湿法刻蚀对暴露出的所述场氧化层执行刻蚀工艺。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述半导体衬底上形成有垫底氧化层，在所述半导体衬底上形成所述场氧化层时，所述场氧化层覆盖所述垫底氧化层，并且在对暴露出的所述场氧化层执行刻蚀工艺后，部分所述垫底氧化层得以暴露。
10.如权利要求9所述的半导体器件的形成方法，其特征在于，在对暴露出的所述场氧化层执行刻蚀工艺之后，所述半导体器件的形成方法还包括：
去除剩余的所述氮氧化层，以暴露出剩余的所述场氧化层；以及，
形成栅极层，所述栅极层覆盖暴露出的所述垫底氧化层以及部分所述场氧化层。
CN202010353698.0A 2020-04-29 2020-04-29 半导体器件的形成方法 Active CN111403279B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010353698.0A CN111403279B (zh) 2020-04-29 2020-04-29 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010353698.0A CN111403279B (zh) 2020-04-29 2020-04-29 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN111403279A true CN111403279A (zh) 2020-07-10
CN111403279B CN111403279B (zh) 2023-03-28

Family

ID=71414092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010353698.0A Active CN111403279B (zh) 2020-04-29 2020-04-29 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN111403279B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785639A (zh) * 2020-08-26 2020-10-16 上海华虹宏力半导体制造有限公司 Ldmos晶体管及其制备方法
CN114023632A (zh) * 2022-01-10 2022-02-08 广州粤芯半导体技术有限公司 半导体器件的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719468A (zh) * 2009-11-10 2010-06-02 上海宏力半导体制造有限公司 一种可减小侧墙坡度的氧化层制造方法
CN102709174A (zh) * 2012-06-01 2012-10-03 吉林华微电子股份有限公司 先行氩离子注入损伤氧化层控制腐蚀角度的方法
CN103050395A (zh) * 2012-12-18 2013-04-17 深圳深爱半导体股份有限公司 半导体器件场氧化层的腐蚀方法
CN106847897A (zh) * 2017-01-04 2017-06-13 上海华虹宏力半导体制造有限公司 平面栅超级结器件的制造方法
CN110137260A (zh) * 2019-05-23 2019-08-16 上海华虹宏力半导体制造有限公司 Ldmos晶体管的场氧化层隔离结构及其制备方法
CN110517957A (zh) * 2019-09-10 2019-11-29 上海华虹宏力半导体制造有限公司 一种场氧化层及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719468A (zh) * 2009-11-10 2010-06-02 上海宏力半导体制造有限公司 一种可减小侧墙坡度的氧化层制造方法
CN102709174A (zh) * 2012-06-01 2012-10-03 吉林华微电子股份有限公司 先行氩离子注入损伤氧化层控制腐蚀角度的方法
CN103050395A (zh) * 2012-12-18 2013-04-17 深圳深爱半导体股份有限公司 半导体器件场氧化层的腐蚀方法
CN106847897A (zh) * 2017-01-04 2017-06-13 上海华虹宏力半导体制造有限公司 平面栅超级结器件的制造方法
CN110137260A (zh) * 2019-05-23 2019-08-16 上海华虹宏力半导体制造有限公司 Ldmos晶体管的场氧化层隔离结构及其制备方法
CN110517957A (zh) * 2019-09-10 2019-11-29 上海华虹宏力半导体制造有限公司 一种场氧化层及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785639A (zh) * 2020-08-26 2020-10-16 上海华虹宏力半导体制造有限公司 Ldmos晶体管及其制备方法
CN111785639B (zh) * 2020-08-26 2024-02-02 上海华虹宏力半导体制造有限公司 Ldmos晶体管及其制备方法
CN114023632A (zh) * 2022-01-10 2022-02-08 广州粤芯半导体技术有限公司 半导体器件的制造方法
CN114023632B (zh) * 2022-01-10 2022-04-15 广州粤芯半导体技术有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
CN111403279B (zh) 2023-03-28

Similar Documents

Publication Publication Date Title
US10103264B2 (en) Channel strain control for nonplanar compound semiconductor devices
US8658507B2 (en) MOSFET structure and method of fabricating the same using replacement channel layer
US7833873B2 (en) Method and structure to reduce contact resistance on thin silicon-on-insulator device
US7118999B2 (en) Method and apparatus to increase strain effect in a transistor channel
CN110517957B (zh) 一种场氧化层及其形成方法
US11361977B2 (en) Gate structure of semiconductor device and method of manufacture
CN111403279B (zh) 半导体器件的形成方法
CN109087887B (zh) 半导体结构及其形成方法
US8390040B2 (en) Localized spacer for a multi-gate transistor
KR101057652B1 (ko) 반도체 소자의 제조 방법
US7863692B2 (en) Semiconductor device
CN112151594B (zh) 半导体结构及其形成方法
CN107785264B (zh) 半导体器件的形成方法
KR20170040236A (ko) 자기 정렬 이면 피처들을 가진 반도체 디바이스
CN110676173B (zh) 半导体器件结构及其形成方法
US10074650B2 (en) Deep trench isolation for RF devices on SOI
US9349748B2 (en) Method for forming deep trench isolation for RF devices on SOI
CN110867412B (zh) Mos器件的制造方法
US11742207B2 (en) Semiconductor device and manufacturing method thereof
US10811258B1 (en) Method for improving the quality of a high-voltage metal oxide semiconductor
CN111192828B (zh) 半导体结构及其形成方法
US8999802B2 (en) Method for manufacturing semiconductor device by selectively removing end portions of gate dielectric layer and then filling end portions with dielectric layer
CN107293490B (zh) 半导体结构的制造方法
CN111785640A (zh) 一种调整ldmos晶体管中氧化物场板角度的方法
CN114284136A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant