CN111785640A - 一种调整ldmos晶体管中氧化物场板角度的方法 - Google Patents
一种调整ldmos晶体管中氧化物场板角度的方法 Download PDFInfo
- Publication number
- CN111785640A CN111785640A CN202010872365.9A CN202010872365A CN111785640A CN 111785640 A CN111785640 A CN 111785640A CN 202010872365 A CN202010872365 A CN 202010872365A CN 111785640 A CN111785640 A CN 111785640A
- Authority
- CN
- China
- Prior art keywords
- oxide film
- film layer
- oxide
- layer
- field plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 82
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000137 annealing Methods 0.000 claims abstract description 27
- 238000001039 wet etching Methods 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000005229 chemical vapour deposition Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000003848 UV Light-Curing Methods 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供的一种调整LDMOS晶体管中氧化物场板角度的方法，所述方法包括以下步骤：提供一半导体衬底；在半导体衬底上形成第一氧化膜层；执行第一次退火工艺；形成第二氧化膜层，使得第二氧化膜层与第一氧化膜层构成场氧化膜层；以及湿法刻蚀场氧化膜层，以形成氧化物场板，从而形成LDMOS晶体管。本发明首先形成第一氧化膜层，并对所述第一氧化膜层进行第一次退火工艺，接着在形成第二氧化膜层，使得湿法刻蚀时氧化物场板的角度是可控的，该夹角使得后续在氧化物场板上形成场板时没有出现多晶硅残留的问题，同时还提高了击穿电压，减低了特征导通电阻，从而提高了半导体器件的电气性能。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种调整LDMOS晶体管中氧化物场板角度的方法。
背景技术
BCD工艺为在同一芯片上制作双极晶体管(Bipolar Junction Transistor，BJT)、互补型金属氧化物半导体(CMOS)、扩散金属氧化物半导体(DMOS)的工艺。在采用BCD工艺进行制备LDMOS晶体管(Laterally Diffused Metal Oxide Semiconductor，横向扩散金属氧化物半导体)晶体管的过程中，通常采用场极板来降低电场、提高电压，如图1a所示，场板由多晶栅12延长跨上氧化物场板11(Field Oxide，FOX，简称场氧)。通常先通过一次沉积工艺在半导体衬底10上形成场氧化膜层，然后通过刻蚀工艺刻蚀场氧化膜层，以形成氧化物场板11。此时，如果氧化物场板11与半导体衬底10之间的夹角过大，则会在氧化物场板11一侧形成多晶硅结构(例如多晶硅栅极)后，容易在氧化物场板11的侧墙A处产生多晶硅残留a(如图1b所示)；如果氧化物场板11与半导体衬底10之间的夹角过小，则会使得LDMOS晶体管的电气特性例如击穿电压以及特征导通电阻(Specific on-Resistance，Rsp)受到影响。
目前，在LDMOS晶体管中，为了得到符合要求的氧化物场板11与半导体衬底10之间的夹角，业界尝试了多种方法，例如，改变湿法刻蚀的工艺参数(刻蚀时间或刻蚀温度)，或利用UV固化的方式来处理图案化的光刻胶层，然而，上述方法的效果并不理想。
因此，提供一种LDMOS晶体管中氧化物场板角度可控的方法，是十分必要的。
发明内容
本发明提供一种调整LDMOS晶体管中氧化物场板角度的方法，可得到氧化物场板角度可控的LDMOS晶体管，避免了在氧化物场板产生多晶硅残留物，提高了半导体器件的电气性能。
为了解决上述技术问题，本发明提供了一种调整LDMOS晶体管中氧化物场板角度的方法，所述方法包括以下步骤：
提供一半导体衬底；
在所述半导体衬底上形成第一氧化膜层；
执行第一次退火工艺；
在所述第一氧化膜层上形成第二氧化膜层，使得第二氧化膜层与第一氧化膜层构成场氧化膜层；以及
湿法刻蚀所述场氧化膜层，以形成氧化物场板，从而形成LDMOS晶体管。
可选的，所述第一氧化膜层的厚度大于等于
进一步的，所述第一次退火工艺为快速退火工艺。
更进一步的，在所述第一氧化膜层上通过若干次的化学气相沉积的方式形成第二氧化膜层，且所述第二氧化膜层的厚度大于等于
更进一步的，所述第二氧化膜层通过一次的化学气相沉积的方式形成第二氧化膜层。
更进一步的，所述第二氧化膜层通过两次以上的化学气相沉积的方式形成第二氧化膜层，此时，所述第二氧化膜层包括第一子氧化膜层至第n子氧化膜层，其中，n≥2，其中，n≥2。
更进一步的，在形成第一子氧化膜层至第n子氧化膜层中的部分子氧化膜层之后还包括一退火工艺。
更进一步的，在形成第一子氧化膜层至第n-1子氧化膜层中每一个氧化膜层之后均包括一退火工艺。
更进一步的，湿法刻蚀所述场氧化膜层，以形成氧化物场板具体包括以下步骤：
在所述场氧化膜层上形成硬掩模层和图形化的光刻胶层；
以图形化的所述光刻胶层为掩模，刻蚀所述硬掩模层，以形成图形化的硬掩模层；
以图形化的所述光刻胶层和图形化的所述硬掩模层为掩模，湿法刻蚀所述场氧化膜层，以形成场氧化膜层；以及
依次清除所述光刻胶层以及所述硬掩模层。
与现有技术相比存在以下有益效果：
本发明提供的一种调整LDMOS晶体管中氧化物场板角度的方法，所述方法包括以下步骤：提供一半导体衬底；在所述半导体衬底上形成第一氧化膜层；执行第一次退火工艺；在所述第一氧化膜层上形成第二氧化膜层，使得第二氧化膜层与第一氧化膜层构成场氧化膜层；以及湿法刻蚀所述场氧化膜层，以形成氧化物场板，从而形成LDMOS晶体管。本发明首先形成第一氧化膜层，并对所述第一氧化膜层进行第一次退火工艺，接着在形成第二氧化膜层，使得湿法刻蚀时的氧化物场板角度是可控的，即，所述夹角α在25°～75°之间(优选的，所述夹角α为45°)，该夹角使得后续在氧化物场板上形成场板时没有出现多晶硅残留的问题，同时还提高了击穿电压，减低了特征导通电阻，从而提高了半导体器件的电气性能。
附图说明
图1a为现有LDMOS晶体管的结构示意图；
图1b为现有LDMOS晶体管中存在多晶硅残留的示意图；
图2为本发明实施例所提供的调整LDMOS晶体管中氧化物场板角度的方法的流程图；
图3a～3f为本发明实施例所提供的氧化物场板形成方法的各步骤相应结构的剖面示意图。
附图标记说明：
图1a-图1b中：
10-半导体衬底；11-氧化物场板；12-多晶栅；A-侧墙；a-多晶硅残留；
图3a～3f中：
100-半导体衬底；
200-场氧化膜层；210-第一氧化膜层；2n0-第n氧化膜层；200’-氧化物场板；
300-硬掩模层；
400-光刻胶层。
具体实施方式
本发明的核心思想在于，提供了一种调整LDMOS晶体管中氧化物场板角度的方法，所述方法包括以下步骤：提供一半导体衬底；在所述半导体衬底上形成第一氧化膜层；执行第一次退火工艺；在所述第一氧化膜层上形成第二氧化膜层，使得第二氧化膜层与第一氧化膜层构成场氧化膜层；以及湿法刻蚀所述场氧化膜层，以形成氧化物场板，从而形成LDMOS晶体管。本发明首先形成第一氧化膜层，并对所述第一氧化膜层进行第一次退火工艺，接着在形成第二氧化膜层，使得湿法刻蚀时的氧化物场板角度是可控的，即，所述夹角α在25°～75°之间(优选的，所述夹角α为45°)，该夹角使得后续在氧化物场板上形成场板时没有出现多晶硅残留的问题，同时还提高了击穿电压，减低了特征导通电阻，从而提高了半导体器件的电气性能。
以下将对本发明的一种调整LDMOS晶体管中氧化物场板角度的方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
本实施例所提供的一种调整LDMOS晶体管中氧化物场板角度的方法，图2为本实施例所提供的调整LDMOS晶体管中氧化物场板角度的方法的流程图。如图2所示，所述形成方法包括以下步骤：
步骤S10：提供一半导体衬底；
步骤S20：在所述半导体衬底上形成第一氧化膜层；
步骤S30：执行第一次退火工艺；
步骤S40：在所述第一氧化膜层上形成第二氧化膜层，使得第二氧化膜层与第一氧化膜层构成场氧化膜层；以及
步骤S50：湿法刻蚀所述场氧化膜层，以形成氧化物场板，从而形成LDMOS晶体管。
下面结合图2以及图3a～3f对本实施例所公开的一种调整LDMOS晶体管中氧化物场板角度的方法进行更详细的介绍。
如图3a所示，首先执行步骤S10，提供一半导体衬底100。所述半导体衬底100可为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，详细的，所述半导体衬底100例如是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。此外，所述半导体衬底100上可以被定义有源区。为了简化，此处仅以一空白来表示所述半导体衬底100。可选的，所述半导体衬底100上形成有底部氧化层(图中示出)。
如图3b所示，接着执行步骤S20，在所述半导体衬底100上形成第一氧化膜层210。
具体的，通过化学气相沉积(CVD)的方式在所述半导体衬底100上形成第一氧化膜层210，其中，所述第一氧化膜层210的厚度可以大于等于
所述第一氧化膜层210例如是TEOS氧化膜层。
请继续参阅图3b，接着执行步骤S30，执行第一次退火工艺，也就是第一次退火工艺退火处理了所述第一氧化膜层210。具体的，通过快速退火工艺处理所述第一氧化膜层210，可以使得所述第一氧化膜层210在后续的湿法刻蚀工艺中的刻蚀速率较小。
在所述半导体衬底100上例如是还形成有垫底氧化层(图中未示出)，所述垫底氧化层位于所述半导体衬底100与所述场氧化膜层200之间。所述垫底氧化层的材料例如是二氧化硅，其厚度例如是
如图3c所示，接着执行步骤S40，在所述第一氧化膜层210上形成第二氧化膜层，使得第二氧化膜层与第一氧化膜层构成场氧化膜层200。其中，所述场氧化膜层200例如是TEOS氧化膜层。
在本步骤中，所述第二氧化膜层220例如是通过化学气相沉积(CVD)的方式在所述第一氧化膜层210上形成，每个所述氧化膜层的厚度可以大于等于
所述场氧化膜层200的厚度可以在
之间。
所述第二氧化膜层220通过若干次化学气相沉积(CVD)的方式形成。具体的，当所述第二氧化膜层220通过一次的化学气相沉积(CVD)的方式形成，所述第二氧化膜层220的厚度可以大于等于
在CVD后直接进入步骤S50。
当所述第二氧化膜层220通过两次以上的化学气相沉积(CVD)的方式形成，此时，所述第二氧化膜层220包括第一子氧化膜层至第n子氧化膜层，其中，n≥2。在本实施例中，在所述第一氧化膜层210上形成所述第一子氧化膜层至第n子氧化膜层(步骤S40)后直接进入步骤S50。在一个实施例中，在第一子氧化膜层至第n子氧化膜层中的部分子氧化膜层之后还包括一退火工艺，以对该子氧化膜层进行退火处理，从而减缓该子氧化膜层在后续的湿法刻蚀工艺中的刻蚀速率。在另一个实施例中，在形成第一子氧化膜层至第(n-1)子氧化膜层中的每一个膜层之后，均包括一退火工艺，使得所述退火工艺的总次数小于n。在后执行退火工艺的子氧化膜层在后续湿法刻蚀工艺中的刻蚀速率要快于在前执行退火工艺的子氧化膜层在后续湿法刻蚀工艺中的刻蚀速率，且所有的子氧化膜层在后续湿法刻蚀工艺中的刻蚀速率要快于所述第一氧化膜层210在后续湿法刻蚀工艺中的刻蚀速率，以使得后续刻蚀得到的氧化物场板的侧壁的夹角是可控的。
如图3d-3f所示，接着执行步骤S50，湿法刻蚀所述场氧化膜层200，以形成场氧化膜层200’，从而形成LDMOS晶体管。所述场氧化膜层200’例如是高温氧化物场板。
本步骤具体包括以下步骤：
如图3d所示，步骤S51，在所述场氧化膜层200上形成硬掩模层300和图形化的光刻胶层400。具体的，首先，可利用化学气相沉积(CVD)的方式在所述场氧化膜层200上形成硬掩模层300，所述硬掩模层300的材料例如是氮氧化硅(SiON)，所述硬掩模层300的厚度例如是
接着，通过涂覆、曝光、显影等工艺图形化处理所述光刻胶层400，以形成图形化的光刻胶层400。图形化的所述光刻胶层400在后续形成的场氧化膜层200’上方以外的位置上形成开口，并覆盖后续形成的场氧化膜层200’上方。
如图3e所示，步骤S52，以图形化的所述光刻胶层400为掩模，刻蚀所述硬掩模层300，以形成图形化的硬掩模层300。具体为：以图形化的所述光刻胶层400为掩模，通过刻蚀工艺刻蚀所述硬掩模层300，以形成图形化的硬掩模层300。此时，图形化的硬掩模层300在后续形成的场氧化膜层200’上方以外的位置上形成开口，并覆盖后续形成的场氧化膜层200’上方。
步骤S53，以图形化的所述光刻胶层400和图形化的所述硬掩模层300为掩模，湿法刻蚀所述场氧化膜层200，以形成场氧化膜层200’，并依次清除所述光刻胶层400以及所述硬掩模层300。具体的，首先，以图形化的所述光刻胶层400和图形化的所述硬掩模层300为掩模，通过湿法刻蚀工艺，对所述场氧化膜层200的各向同性刻蚀，由于第一氧化膜层210经过了退火处理，使得其在该步骤中的刻蚀速率最慢，使得形成的所述氧化物场板角度是可控的，即，所述夹角α在25°～75°之间(优选的，所述夹角α为45°)，该夹角使得后续在氧化物场板上形成场板时没有出现多晶硅残留的问题，同时还提高了击穿电压，以及降低了特征导通电阻，从而提高了半导体器件的电气性能。
如图3f所示，步骤S54，清除所述硬掩模层300，以得到场氧化膜层200’。具体的，依次清除所述光刻胶层400以及所述硬掩模层300。
本实施例还提供了一种场氧化膜层200’，由上述形成方法制备而成。
综上可知，本发明提供的一种调整LDMOS晶体管中氧化物场板角度的方法，所述方法包括以下步骤：提供一半导体衬底；在所述半导体衬底上形成第一氧化膜层；执行第一次退火工艺；在所述第一氧化膜层上形成第二氧化膜层，使得第二氧化膜层与第一氧化膜层构成场氧化膜层；以及湿法刻蚀所述场氧化膜层，以形成氧化物场板，从而形成LDMOS晶体管。本发明首先形成第一氧化膜层，并对所述第一氧化膜层进行第一次退火工艺，接着在形成第二氧化膜层，使得湿法刻蚀时的氧化物场板角度是可控的，即，所述夹角α在25°～75°之间(优选的，所述夹角α为45°)，该夹角使得后续在氧化物场板上形成场板时没有出现多晶硅残留的问题，同时还提高了击穿电压，减低了特征导通电阻，从而提高了半导体器件的电气性能。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种调整LDMOS晶体管中氧化物场板角度的方法，其特征在于，包括以下步骤：
提供一半导体衬底；
在所述半导体衬底上形成第一氧化膜层；
执行第一次退火工艺；
在所述第一氧化膜层上形成第二氧化膜层，使得第二氧化膜层与第一氧化膜层构成场氧化膜层；以及
湿法刻蚀所述场氧化膜层，以形成氧化物场板，从而形成LDMOS晶体管。
2.如权利要求1所述的方法，其特征在于，所述第一氧化膜层的厚度大于等于
3.如权利要求2所述的方法，其特征在于，所述第一次退火工艺为快速退火工艺。
4.如权利要求3所述的方法，其特征在于，在所述第一氧化膜层上通过若干次的化学气相沉积的方式形成第二氧化膜层，且所述第二氧化膜层的厚度大于等于
5.如权利要求4所述的方法，其特征在于，所述第二氧化膜层通过一次的化学气相沉积的方式形成第二氧化膜层。
6.如权利要求4所述的方法，其特征在于，所述第二氧化膜层通过两次以上的化学气相沉积的方式形成第二氧化膜层，此时，所述第二氧化膜层包括第一子氧化膜层至第n子氧化膜层，其中，n≥2，其中，n≥2。
7.如权利要求6所述的方法，其特征在于，在形成第一子氧化膜层至第n子氧化膜层中的部分子氧化膜层之后还包括一退火工艺。
8.如权利要求6所述的方法，其特征在于，在形成第一子氧化膜层至第n-1子氧化膜层中每一个氧化膜层之后均包括一退火工艺。
9.如权利要求6所述的方法，其特征在于，湿法刻蚀所述场氧化膜层，以形成氧化物场板具体包括以下步骤：
在所述场氧化膜层上形成硬掩模层和图形化的光刻胶层；
以图形化的所述光刻胶层为掩模，刻蚀所述硬掩模层，以形成图形化的硬掩模层；
以图形化的所述光刻胶层和图形化的所述硬掩模层为掩模，湿法刻蚀所述场氧化膜层，以形成场氧化膜层；以及
依次清除所述光刻胶层以及所述硬掩模层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010872365.9A CN111785640A (zh) | 2020-08-26 | 2020-08-26 | 一种调整ldmos晶体管中氧化物场板角度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010872365.9A CN111785640A (zh) | 2020-08-26 | 2020-08-26 | 一种调整ldmos晶体管中氧化物场板角度的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111785640A true CN111785640A (zh) | 2020-10-16 |
Family
ID=72762229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010872365.9A Pending CN111785640A (zh) | 2020-08-26 | 2020-08-26 | 一种调整ldmos晶体管中氧化物场板角度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111785640A (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574732A (ja) * | 1991-09-13 | 1993-03-26 | Matsushita Electric Works Ltd | コンタクトホールの形成方法 |
| US5877092A (en) * | 1997-06-18 | 1999-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for edge profile and design rules control |
| US6448167B1 (en) * | 2001-12-20 | 2002-09-10 | Taiwan Semiconductor Manufacturing Company | Process flow to reduce spacer undercut phenomena |
| CN101752208A (zh) * | 2008-12-03 | 2010-06-23 | 上海芯能电子科技有限公司 | 半导体高压终端结构及其制造方法 |
| CN101969027A (zh) * | 2010-08-11 | 2011-02-09 | 上海宏力半导体制造有限公司 | 场氧化层形成方法 |
| CN102157374A (zh) * | 2011-01-28 | 2011-08-17 | 上海宏力半导体制造有限公司 | 梯形场氧化层的制作方法 |
| CN102856258A (zh) * | 2011-07-01 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN102994974A (zh) * | 2011-09-09 | 2013-03-27 | 上海华虹Nec电子有限公司 | 一种厚氧化薄膜的制作方法 |
| US20160013279A1 (en) * | 2013-12-23 | 2016-01-14 | Chun Wai NG | Field plate structure for power semiconductor device and manufacturing method thereof |
| CN108258051A (zh) * | 2018-01-11 | 2018-07-06 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN108400168A (zh) * | 2018-02-27 | 2018-08-14 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN108899281A (zh) * | 2018-06-20 | 2018-11-27 | 上海华虹宏力半导体制造有限公司 | 横向扩散金属氧化物半导体的制备方法 |
| CN109103106A (zh) * | 2018-08-06 | 2018-12-28 | 上海华虹宏力半导体制造有限公司 | 横向扩散金属氧化物半导体的制备方法 |
| CN110137260A (zh) * | 2019-05-23 | 2019-08-16 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管的场氧化层隔离结构及其制备方法 |
-
2020
- 2020-08-26 CN CN202010872365.9A patent/CN111785640A/zh active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0574732A (ja) * | 1991-09-13 | 1993-03-26 | Matsushita Electric Works Ltd | コンタクトホールの形成方法 |
| US5877092A (en) * | 1997-06-18 | 1999-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for edge profile and design rules control |
| US6448167B1 (en) * | 2001-12-20 | 2002-09-10 | Taiwan Semiconductor Manufacturing Company | Process flow to reduce spacer undercut phenomena |
| CN101752208A (zh) * | 2008-12-03 | 2010-06-23 | 上海芯能电子科技有限公司 | 半导体高压终端结构及其制造方法 |
| CN101969027A (zh) * | 2010-08-11 | 2011-02-09 | 上海宏力半导体制造有限公司 | 场氧化层形成方法 |
| CN102157374A (zh) * | 2011-01-28 | 2011-08-17 | 上海宏力半导体制造有限公司 | 梯形场氧化层的制作方法 |
| CN102856258A (zh) * | 2011-07-01 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN102994974A (zh) * | 2011-09-09 | 2013-03-27 | 上海华虹Nec电子有限公司 | 一种厚氧化薄膜的制作方法 |
| US20160013279A1 (en) * | 2013-12-23 | 2016-01-14 | Chun Wai NG | Field plate structure for power semiconductor device and manufacturing method thereof |
| CN108258051A (zh) * | 2018-01-11 | 2018-07-06 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN108400168A (zh) * | 2018-02-27 | 2018-08-14 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN108899281A (zh) * | 2018-06-20 | 2018-11-27 | 上海华虹宏力半导体制造有限公司 | 横向扩散金属氧化物半导体的制备方法 |
| CN109103106A (zh) * | 2018-08-06 | 2018-12-28 | 上海华虹宏力半导体制造有限公司 | 横向扩散金属氧化物半导体的制备方法 |
| CN110137260A (zh) * | 2019-05-23 | 2019-08-16 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管的场氧化层隔离结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9818603B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US7759239B1 (en) | Method of reducing a critical dimension of a semiconductor device | |
| US7659561B2 (en) | Methods of fabricating semiconductor devices and structures thereof | |
| CN110517957B (zh) | 一种场氧化层及其形成方法 | |
| US10084040B2 (en) | Seamless gap fill | |
| US8546252B2 (en) | Metal gate FET having reduced threshold voltage roll-off | |
| WO2011075955A1 (zh) | 一种微电子器件结构及其制造方法 | |
| CN103779224A (zh) | Mosfet的制造方法 | |
| US6344397B1 (en) | Semiconductor device having a gate electrode with enhanced electrical characteristics | |
| US11615962B2 (en) | Semiconductor structures and methods thereof | |
| CN111403279B (zh) | 半导体器件的形成方法 | |
| CN111370306A (zh) | 晶体管的制作方法及全包围栅极器件结构 | |
| US11264456B2 (en) | Isolation regions for reduced junction leakage | |
| US11195938B2 (en) | Device performance by fluorine treatment | |
| US10770557B2 (en) | Tunable breakdown voltage RF FET devices | |
| CN111785640A (zh) | 一种调整ldmos晶体管中氧化物场板角度的方法 | |
| EP1524699A1 (en) | Method for forming MIS semiconductor devices having a notched gate insulator and devices thus obtained | |
| US8835265B1 (en) | High-k dielectric device and process | |
| US9722031B2 (en) | Reduced current leakage semiconductor device | |
| US6255182B1 (en) | Method of forming a gate structure of a transistor by means of scalable spacer technology | |
| CN107369648B (zh) | 一种双栅氧化层制造方法 | |
| CN109390209B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| TWI792040B (zh) | 歐姆合金接觸區密封層 | |
| US10403546B2 (en) | Method to form hybrid SiGe fin | |
| KR100672783B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |