CN102856258A - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN102856258A CN102856258A CN2011101833396A CN201110183339A CN102856258A CN 102856258 A CN102856258 A CN 102856258A CN 2011101833396 A CN2011101833396 A CN 2011101833396A CN 201110183339 A CN201110183339 A CN 201110183339A CN 102856258 A CN102856258 A CN 102856258A
- Authority
- CN
- China
- Prior art keywords
- side wall
- oxide layer
- annealing
- area
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体器件的形成方法，包括：提供包括第一区域和第二区域的衬底；在衬底上分别形成位于第一区域及第二区域的栅极结构；形成第一侧墙及第二侧墙，所述第一侧墙覆盖第一区域的衬底表面、栅极结构两侧及表面，所述第二侧墙覆盖第二区域的衬底表面、栅极结构两侧及表面；图案化刻蚀所述第二侧墙及衬底，在所述第二侧墙两侧的衬底内形成开口，并在所述开口内形成外延层；其中，在形成所述外延层前，还包括对所述第一侧墙进行尖峰退火或者毫秒退火工艺，以提高所述第一侧墙的密度，降低第一侧墙的刻蚀率。本发明通过尖峰退火或者毫秒退火工艺提高第一侧墙的密度，进而提高在同衬底上形成外延层时NMOS和PMOS的工艺选择比。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件的形成方法。
背景技术
众所周知，机械应力可以改变硅材料的能隙和载流子迁移率，最近，机械应力在影响MOSFET性能方面扮演了越来越重要的角色。如果可以适当控制应力，从而提高载流子(n-沟道晶体管中的电子，p-沟道晶体管中的空穴)迁移率，提高驱动电流，因而应力可以较大地提高晶体管的性能。
以PMOS晶体管为例，首先在需要形成源区和漏区的区域形成外延层，如硅锗外延层，然后再进行掺杂形成PMOS晶体管的源区和漏区，形成硅锗外延层是为了引入硅和硅锗(SiGe)之间晶格失配形成的压应力，进一步提高压应力，提高晶体管的性能。
公开号为CN1011700060A的中国专利申请中提供了一种在源漏区域采用硅锗(SiGe)的PMOS晶体管的形成方法，其具体包括：在硅衬底上形成栅极结构；在所述栅极结构的两侧形成侧墙；以所述侧墙为掩膜，在栅极结构两侧的硅衬底内形成开口；在所述开口进行选择性外延生长形成硅锗外延层；对所述硅锗外延层进行掺杂，以形成源区和漏区。
在所述半导体工艺制造过程中，常需要在一个衬底上同时形成PMOS晶体管和NMOS晶体管，以在PMOS晶体管中形成外延层为例，具体地包括：首先提供衬底，包括有PMOS区域和NMOS区域，所述衬底上分别对应形成有栅极结构；在所述栅极结构及衬底表面上形成侧墙，位于PMOS区域的侧墙是用于后续形成外延层的掩膜，位于NMOS区域的侧墙是为了保护NMOS的栅极结构及衬底，避免所述NMOS栅极结构及衬底暴露在后续外延层的形成环境中；去除PMOS区域的部分侧墙，以暴露出PMOS的衬底表面，并在所述PMOS的栅极结构两侧衬底内形成开口；通过外延生长工艺，在所述PMOS区域的开口内形成外延层。
但实际的外延层工艺后，不仅在PMOS区域形成有外延层，在NMOS区也同样形成有与PMOS区域的外延层同种材料的外延层，降低了半导体器件的可靠性。所以在形成外延层时，提高NMOS区域和PMOS区域的工艺选择比十分重要。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，提高在同衬底上形成外延层时NMOS和PMOS的工艺选择比。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：
提供衬底，所述衬底包括第一区域和第二区域；
在所述衬底上形成分别位于第一区域的栅极结构及位于第二区域的栅极结构；
形成第一侧墙及第二侧墙，所述第一侧墙覆盖第一区域的衬底表面、栅极结构两侧及表面，所述第二侧墙覆盖第二区域的衬底表面、栅极结构两侧及表面；
图案化刻蚀所述第二侧墙及衬底，在所述第二侧墙两侧的衬底内形成开口，并在所述开口内形成外延层；
其中，在形成所述外延层前，还包括对所述第一侧墙进行尖峰退火或者毫秒退火工艺，以提高所述第一侧墙的密度。
可选的，形成第一侧墙及第二侧墙工艺包括：在所述衬底表面形成氧化层，对所述氧化层进行尖峰退火或者毫秒退火工艺；图案化刻蚀所述氧化层，形成所述第一侧墙和第二侧墙，所述对第一侧墙进行尖峰退火或者毫秒退火工艺为所述对氧化层进行尖峰退火或者毫秒退火工艺。
可选的，形成所述第一侧墙及第二侧墙工艺包括：在所述衬底表面形成氧化层，对所述氧化层进行尖峰退火或者毫秒退火工艺；在所述氧化层表面形成氮化层；图案化刻蚀所述氧化层及氮化层，形成所述第一侧墙和第二侧墙，所述对第一侧墙进行尖峰退火或者毫秒退火工艺为所述对氧化层进行尖峰退火或者毫秒退火工艺。
可选的，形成所述第一侧墙及第二侧墙工艺包括：在所述衬底表面形成氧化层；在所述氧化层表面形成氮化层，对表面形成有氮化层的氧化层进行尖峰退火或者毫秒退火工艺；图案化刻蚀所述氧化层及氮化层，形成所述第一侧墙和第二侧墙，所述对第一侧墙进行尖峰退火或者毫秒退火工艺为所述对表面形成有氮化层的氧化层进行尖峰退火或者毫秒退火工艺。
可选的，形成所述第一侧墙及第二侧墙工艺包括：在所述衬底表面形成氧化层；在所述氧化层表面形成氮化层；图案化刻蚀所述氧化层及氮化层，形成所述第一侧墙和第二侧墙；对所述第一侧墙和第二侧墙进行所述尖峰退火或者毫秒退火工艺。
可选的，所述尖峰退火的参数包括：退火气体为氮气和氦气中的一种或组合，退火温度范围为800～1000℃，升温速率范围70～250℃/sec，降温速率范围为50～100℃/sec。
可选的，所述毫秒退火的参数包括：退火温度范围为1100～1300℃，退火时间范围为200μs～1.2ms。
可选的，通过沉积工艺或氧化工艺形成所述氧化层。
可选的，所述氧化层为氧化硅，所述氧化硅的前驱体为正硅酸乙酯。
可选的，所述第一区域为NMOS区，所述第二区域为PMOS区。
与现有技术相比，本发明具有以下优点：
形成所述外延层前，对所述第一侧墙进行尖峰退火或者毫秒退火工艺，以提高所述第一侧墙的密度，进而降低第一侧墙的刻蚀率及刻蚀损伤，提高所述第一侧墙对第一区域衬底的保护，避免因第一侧墙的损伤暴露出衬底表面而造成第一区域内形成有外延层，提高形成外延层时NMOS和PMOS的选择比，提高半导体器件的可靠性。
所述尖峰退火或者毫秒退火工艺可以在形成氧化层后、形成氮化层后及图案化刻蚀形成第一侧墙或第二侧墙后之一或在多个步骤后依次进行，以提高所述第一侧墙的密度，进而降低第一侧墙的刻蚀率及刻蚀损伤，提高所述第一侧墙对第一区域衬底的保护，避免因第一侧墙的损伤暴露出衬底表面而造成第一区域内形成有外延层，提高形成外延层时NMOS和PMOS的选择比，提高半导体器件的可靠性。
附图说明
图1～图8为本发明一实施例对应的半导体器件的形成方法的剖面结构示意图。
具体实施方式
发明人发现在形成外延层前，还需要对上述半导体器件进行一系列的干法刻蚀、湿法刻蚀或者清洗工艺，上述工艺会损伤位于NMOS区域的侧墙，使得所述NMOS区域的侧墙变薄。变薄的侧墙对栅极结构及衬底将不能起到较佳的保护作用，甚至造成NMOS的栅极结构和衬底暴露在后续的PMOS外延层生长环境中，降低NMOS器件的可靠性。同样地，若形成NMOS的外延层时，变薄的侧墙对栅极结构及衬底将不能起到较佳的保护作用，甚至造成PMOS的栅极结构和衬底暴露在后续的NMOS外延层生长环境中，降低PMOS器件的可靠性。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：
提供衬底，所述衬底包括第一区域和第二区域；
在所述衬底上形成分别位于第一区域的栅极结构及位于第二区域的栅极结构；
形成第一侧墙及第二侧墙，所述第一侧墙覆盖第一区域的衬底表面、栅极结构两侧及表面，所述第二侧墙覆盖第二区域的衬底表面、栅极结构两侧及表面；
图案化刻蚀所述第二侧墙及衬底，在所述第二侧墙两侧的衬底内形成开口，并在所述开口内形成外延层；
其中，在形成所述外延层前，还包括对所述第一侧墙进行尖峰退火或者毫秒退火工艺，以提高所述第一侧墙的密度，降低第一侧墙的刻蚀率。
为了使本领域技术人员更好的理解本发明，下面结合附图以及具体实施例详细说明本发明一个实施例的半导体器件的形成方法。
如图1所示，首先提供衬底010，所述衬底010内形成有隔离结构020。所述衬底010可以是硅基底，隔离结构020可以是氧化硅浅沟槽隔离结构。所述衬底010包括有第一区域1和第二区域2，并通过隔离结构020进行电隔离。本实施例中，所述第一区域1为NMOS区域，第二区域2为PMOS区域。本图仅示出了相邻的两个区域，作为其他实施例，所述PMOS区域和NMOS区域还可以为非相邻的两个区域，所述PMOS区域或NMOS区域还可以为2个或2个以上的其他数目。
继续参考图1，所述衬底010表面上还形成有栅极结构，包括位于第一区域1的衬底010表面的栅介质层031和位于所述栅介质层031上的栅极041，及位于第二区域2衬底表面的栅介质层032和位于所述栅介质层032上的栅极042。所述栅介质层031及032的材料可以是氧化硅，所述栅极041及042的材料可以是掺杂多晶硅、金属、金属硅化物或其他导电材料。
进一步地，在所述栅极结构两侧形成辅助侧墙(未图示)，以所述辅助侧墙为掩膜，对所述衬底010进行离子掺杂，以在所述栅极结构两侧的衬底010内形成轻掺杂区(未图示)。
如图2所示，在所述栅极结构及衬底010表面形成氧化层110，所述氧化层110覆盖所述第一区域1和第二区域2的栅极结构及衬底010表面。所述氧化层110为氧化硅或其他氧化物。形成所述氧化层110的方法可以为氧化法或者为沉积法。其中，所述沉积工艺可以为低压化学气相沉积方法、常压化学气相沉积方法或等离子体辅助化学气相沉积法。
本实施例中，所述氧化层110为氧化硅，所述氧化硅的前驱体为正硅酸乙酯(TEOS)，形成所述正硅酸乙酯的方法为沉积方法。采用沉积工艺，使得形成的所述正硅酸乙酯的形状及厚度较易于控制，提高半导体器件的可靠性。所述沉积方法为低压化学气相沉积法、常压化学气相沉积法或等离子体辅助化学气相沉积法之一。本实施例中，所述沉积工艺为低压化学气相沉积法(LPCVD)。
如图3所示，将图3所示的半导体器件结构放置于退火装置100内，对所述氧化层110进行尖峰退火或者毫秒退火工艺。具体地，所述尖峰退火的参数包括：退火气体为氮气和氦气中的一种或组合，退火温度范围为800～1000℃，升温速率范围70～250℃/sec，降温速率范围为50～100℃/sec；所述毫秒退火的参数包括：退火温度范围为1100～1300℃，退火时间范围为200μs～1.2ms。本实施例中，采用的是尖峰退火工艺，退火气体为氮气，退火温度约为900℃，升温速率为70℃/sec，降温速率范围为50℃/sec
通过上述尖峰退火或者毫秒退火工艺后，所述氧化层110的密度得到提高，降低所述氧化层110的刻蚀率及刻蚀损伤，提高所述氧化层110对第一区域1衬底010的保护，避免因氧化层110的损伤暴露出衬底010表面而造成第一区域1内形成有外延层，提高形成外延层时NMOS和PMOS的选择比，提高半导体器件的可靠性。
以本实施例中的所述氧化层110为以正硅酸乙酯为前驱体的氧化硅，未进行所述尖峰退火或者毫秒退火工艺的氧化层110的刻蚀速率为
对所述氧化层110进行尖峰退火后，所述氧化层110的刻蚀速率为对所述氧化层110进行毫秒退火工艺后，所述氧化层110的刻蚀速率为
比较看出，以尖峰退火工艺对氧化层110进行处理后，得到的效果更佳。
如图4所示，在所述氧化层110表面形成氮化层120。形成所述氮化层120的作用是使得后续的刻蚀工艺可以停止在所述氮化层120和氧化层110的界面处，防止过度刻蚀而损伤氧化层110及氧化层110覆盖的栅极结构及衬底010。
继续参考图4，作为一个可选的实施例，还可以在形成所述氮化层120后，将图4所示结构放置于退火装置100内，对形成有所述氮化层120的包括氧化层110进行尖峰退火或者毫秒退火工艺，以进一步地提高所述氧化层110的密度，降低所述氧化层110的刻蚀率及刻蚀损伤。
具体地，所述尖峰退火的参数包括：退火气体为氮气和氦气中的一种或组合，退火温度范围为800～1000℃，升温速率范围70～250℃/sec，降温速率范围为50～100℃/sec；所述毫秒退火的参数包括：退火温度范围为1100～1300℃，退火时间范围为200μs～1.2ms。本实施例中，采用的是尖峰退火工艺，退火气体为氮气，退火温度约为900℃，升温速率为70℃/sec，降温速率范围为50℃/sec。
通过上述尖峰退火或者毫秒退火工艺后，所述氧化层110的密度进一步得到提高，降低所述氧化层110的刻蚀率及刻蚀损伤，提高所述氧化层110对第一区域1衬底010的保护，避免因氧化层110的损伤暴露出衬底010表面而造成第一区域1内形成有外延层，提高形成外延层时NMOS和PMOS的选择比，提高半导体器件的可靠性。具体地刻蚀速率的数据在前步骤的尖峰退火或毫秒退火工艺基础上更进一步地降低。
如图5所示，图案化刻蚀所述氮化层120及氧化层110，形成位于第一区域1的第一侧墙，及位于第二区域2的第二侧墙。其中，所述第一侧墙包括位于第一区域1衬底表面和栅极结构表面的氧化层111及位于所述氧化层111表面的氮化层121；所述第二侧墙包括位于第二区域2衬底表面和栅极结构表面的氧化层112及位于所述氧化层112表面的氮化层122，其中，所述氮化层121及氮化层122均仅分别位于对应的氧化层所在栅极结构的两侧。
其中，第一侧墙用于对所述第一区域1的栅极结构及衬底进行保护，避免所述栅极结构及衬底在后续外延生长环境下受到损伤。
作为其他实施例，可以略去形成所述氮化层120，直接对氧化层110进行图案化刻蚀，形成位于第一区域1的第一侧墙及位于第二区域2的第二侧墙，所述第一侧墙及第二侧墙仅包括氧化层。
所述第一侧墙及第二侧墙的宽度范围为15～20nm。本实施例中，所述第一侧墙及第二侧墙的宽度为20nm。作为其他实施例，侧墙宽度可以根据实际的工艺要求而设定。
在第一区域1和第二区域2的衬底表面，因为氮化层作为刻蚀停止层，第一侧墙包括保留在衬底表面的氧化层111，第二侧墙包括保留在衬底表面的氧化层112。作为其他实施例，还可以保留有部分的氮化层。
本实施例中，所述隔离结构020表面的氧化层及氮化层完全被刻蚀，作为其他实施例，还可以在所述隔离结构上保留有部分的氧化层及氮化层。
如图6所示，在退火装置100内，对所述第一侧墙进行尖峰退火或者毫秒退火工艺，以更进一步通过尖峰退火或者毫秒退火工艺以提高氧化层111的密度，降低所述氧化层111的刻蚀率及刻蚀损伤，提高所述氧化层111对第一区域1衬底010的保护，避免因氧化层111的损伤暴露出衬底010表面而造成第一区域1内形成有外延层，提高形成外延层时NMOS和PMOS的选择比，提高半导体器件的可靠性。该步骤作为可选步骤，通过该步骤，可以更进一步地提高所述氧化层111的密度，降低所述氧化层111的刻蚀率及刻蚀损伤。作为其他实施例，可以略去该步骤。
具体地，所述尖峰退火的参数包括：退火气体为氮气和氦气中的一种或组合，退火温度范围为800～1000℃，升温速率范围70～250℃/sec，降温速率范围为50～100℃/sec；所述毫秒退火的参数包括：退火温度范围为1100～1300℃，退火时间范围为200μs～1.2ms。本实施例中，采用的是尖峰退火工艺，退火气体为氮气，退火温度约为900℃，升温速率为70℃/sec，降温速率范围为50℃/sec。
本图示出的尖峰退火或者毫秒退火工艺同时也对第二区域2的第二侧墙进行，作为其他实施例，所述尖峰退火或者毫秒退火工艺可以选择性地仅对第一区域1的第一侧墙进行。
本实施例中的所述氧化层111为以正硅酸乙酯为前驱体的氧化硅，在该步骤中，未进行所述尖峰退火或者毫秒退火工艺的氧化层111的刻蚀速率为
对所述氧化层111进行尖峰退火后，所述氧化层111的刻蚀速率为
对所述氧化层111进行毫秒退火工艺后，所述氧化层111的刻蚀速率约为
比较看出，在该步骤中，以尖峰退火工艺对氧化层111进行处理后，得到的效果更佳。且增加该步的尖峰退火或毫秒退火工艺，与图3所示在氧化层110之后进行尖峰退火或毫秒退火工艺的刻蚀率相比，获得进一步地降低，提高所述氧化层111对第一区域1衬底010的保护，避免因氧化层111的损伤暴露出衬底010表面而造成第一区域1内形成有外延层，提高形成外延层时NMOS和PMOS的选择比，提高半导体器件的可靠性。
如图7所示，形成图案化的光刻胶层200，并以所述图案化的光刻胶层200为掩模，对所述衬底010进行刻蚀，在所述第二区域2内形成开口。所述开口位于所述第二区域2的栅极结构两侧。后续将在所述开口内形成源区和漏区。所述开口采用等离子刻蚀方法形成。
进一步地，在进行后续的外延工艺前，需要将上述结构在酸槽内进行清洗处理，以去除位于开口内的颗粒和有机物。所述清洗处理会对第一侧墙的氧化层造成损伤，因为本实施例中所述氧化层111的密度较高，可以降低清洗对氧化层111的损伤。
如图8所示，去除光刻胶层200，在所述第二区域2的开口内形成外延层130。
作为一个实施例，通过选择性外延生长工艺，在所述开口内形成外延层130，所述外延层130的厚度范围为300～600埃；本实施例中，所述外延层130厚度为300埃。所述外延层130可以为硅锗外延层、硅锗硼外延层、硅碳外延层或硅碳磷外延层之一。本实施例中，所述外延层130为硅锗外延层。
其中，所述选择性外延生长的腔室压强范围为1～20torr，温度范围为550～800℃。所述选择性外延生长的反应气体至少包含有含硅气体和含锗气体。优选地，所述腔室压强为10torr，温度为600℃。
上述含硅气体的总流量范围为30～300sccm。所述含锗气体的流量范围为5～500sccm。所述反应气体中的含硅气体为硅甲烷、硅乙烷或二氯硅甲烷，所述含锗气体包括锗烷。本实施例中，所述含硅气体的总流量为200sccm，所述含锗气体的流量为300sccm。
进一步地，所述反应气体还可以包含有氯化氢或氢气，或者同时含有氯化氢和氢气，所述氯化氢气体的流量范围为50～200sccm，所述氢气的流量范围为5～50slm。本实施例中，所述氯化氢气体的流量为100sccm，所述氢气的流量为30slm。
其中，所述反应气体中加入氯化氢用以保证外延的选择性。因为在外延锗化硅生长过程中，只需要在开口的硅表面外延生长，其他介电层中不需要形成锗化硅，所以通过加入氯化氢可以避免在介质层上形成锗化硅，以加强形成的外延层的均匀性。
本实施例中，所述尖峰退火或者毫秒退火工艺主要在形成氧化层后进行，选择性地在形成氮化层后或图案化刻蚀形成第一侧墙或第二侧墙后进行，作为其他实施例，还可以在形成氮化层后或图案化刻蚀形成第一侧墙或第二侧墙后进行主要的尖峰退火或者毫秒退火工艺，选择地在其他的步骤中进行尖峰退火或者毫秒退火工艺。以提高所述第一侧墙的密度，进而降低第一侧墙的刻蚀率及刻蚀损伤，提高所述第一侧墙对第一区域衬底的保护，避免因第一侧墙的损伤暴露出衬底表面而造成第一区域内形成有外延层，提高形成外延层时NMOS和PMOS的选择比，提高半导体器件的可靠性。
与现有技术相比，本发明具有以下优点：
形成所述外延层前，对所述第一侧墙进行尖峰退火或者毫秒退火工艺，以提高所述第一侧墙的密度，进而降低第一侧墙的刻蚀率及刻蚀损伤，提高所述第一侧墙对第一区域衬底的保护，避免因第一侧墙的损伤暴露出衬底表面而造成第一区域内形成有外延层，提高形成外延层时NMOS和PMOS的选择比，提高半导体器件的可靠性。
所述尖峰退火或者毫秒退火工艺可以在形成氧化层后、形成氮化层后及图案化刻蚀形成第一侧墙或第二侧墙后之一或在多个步骤后依次进行，以提高所述第一侧墙的密度，进而降低第一侧墙的刻蚀率及刻蚀损伤，提高所述第一侧墙对第一区域衬底的保护，避免因第一侧墙的损伤暴露出衬底表面而造成第一区域内形成有外延层，提高形成外延层时NMOS和PMOS的选择比，提高半导体器件的可靠性。
以上所述仅为本发明的具体实施例，为了使本领域技术人员更好的理解本发明的精神，然而本发明的保护范围并不以该具体实施例的具体描述为限定范围，任何本领域的技术人员在不脱离本发明精神的范围内，可以对本发明的具体实施例做修改，而不脱离本发明的保护范围。
Claims (10)
1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区域和第二区域；
在所述衬底表面形成分别位于第一区域的栅极结构及位于第二区域的栅极结构；
形成第一侧墙及第二侧墙，所述第一侧墙覆盖第一区域的衬底表面、栅极结构两侧及表面，所述第二侧墙覆盖第二区域的衬底表面、栅极结构两侧及表面；
图案化刻蚀所述第二侧墙及衬底，在所述第二侧墙两侧的衬底内形成开口，并在所述开口内形成外延层；
在形成所述外延层前，还包括对所述第一侧墙进行尖峰退火或者毫秒退火工艺，以提高所述第一侧墙的密度。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一侧墙及第二侧墙工艺包括：在所述衬底表面形成氧化层，对所述氧化层进行尖峰退火或者毫秒退火工艺；图案化刻蚀所述氧化层，形成所述第一侧墙和第二侧墙，所述对第一侧墙进行尖峰退火或者毫秒退火工艺为所述对氧化层进行尖峰退火或者毫秒退火工艺。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一侧墙及第二侧墙工艺包括：在所述衬底表面形成氧化层，对所述氧化层进行尖峰退火或者毫秒退火工艺；在所述氧化层表面形成氮化层；图案化刻蚀所述氧化层及氮化层，形成所述第一侧墙和第二侧墙，所述对第一侧墙进行尖峰退火或者毫秒退火工艺为所述对氧化层进行尖峰退火或者毫秒退火工艺。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一侧墙及第二侧墙工艺包括：在所述衬底表面形成氧化层；在所述氧化层表面形成氮化层，对表面形成有氮化层的氧化层进行尖峰退火或者毫秒退火工艺；图案化刻蚀所述氧化层及氮化层，形成所述第一侧墙和第二侧墙，所述对第一侧墙进行尖峰退火或者毫秒退火工艺为所述对表面形成有氮化层的氧化层进行尖峰退火或者毫秒退火工艺。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一侧墙及第二侧墙工艺包括：在所述衬底表面形成氧化层；在所述氧化层表面形成氮化层；图案化刻蚀所述氧化层及氮化层，形成所述第一侧墙和第二侧墙；对所述第一侧墙和第二侧墙进行所述尖峰退火或者毫秒退火工艺。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述尖峰退火的参数包括：退火气体为氮气和氦气中的一种或组合，退火温度范围为800～1000℃，升温速率范围70～250℃/sec，降温速率范围为50～100℃/sec。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，所述毫秒退火的参数包括：退火温度范围为1100～1300℃，退火时间范围为200μs～1.2ms。
8.如权利要求2～5所述的半导体器件的形成方法，其特征在于，通过沉积工艺或氧化工艺形成所述氧化层。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，所述氧化层为氧化硅，所述氧化硅的前驱体为正硅酸乙酯。
10.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一区域为NMOS区，所述第二区域为PMOS区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110183339.6A CN102856258B (zh) | 2011-07-01 | 2011-07-01 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110183339.6A CN102856258B (zh) | 2011-07-01 | 2011-07-01 | 半导体器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102856258A true CN102856258A (zh) | 2013-01-02 |
| CN102856258B CN102856258B (zh) | 2014-06-04 |
Family
ID=47402713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110183339.6A Active CN102856258B (zh) | 2011-07-01 | 2011-07-01 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102856258B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105590864A (zh) * | 2014-11-17 | 2016-05-18 | 上海华力微电子有限公司 | 嵌入式锗硅pmos晶体管的形成方法 |
| CN110120340A (zh) * | 2015-06-16 | 2019-08-13 | 原相科技股份有限公司 | 半导体元件及其制造方法 |
| CN111785640A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 一种调整ldmos晶体管中氧化物场板角度的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070196989A1 (en) * | 2006-02-22 | 2007-08-23 | Fujitsu Limited | Semiconductor device with strained transistors and its manufacture |
| CN101584038A (zh) * | 2006-10-31 | 2009-11-18 | 先进微装置公司 | 形成包括具有受应力的信道区的场效晶体管的半导体结构的方法 |
-
2011
- 2011-07-01 CN CN201110183339.6A patent/CN102856258B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070196989A1 (en) * | 2006-02-22 | 2007-08-23 | Fujitsu Limited | Semiconductor device with strained transistors and its manufacture |
| CN101584038A (zh) * | 2006-10-31 | 2009-11-18 | 先进微装置公司 | 形成包括具有受应力的信道区的场效晶体管的半导体结构的方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105590864A (zh) * | 2014-11-17 | 2016-05-18 | 上海华力微电子有限公司 | 嵌入式锗硅pmos晶体管的形成方法 |
| CN110120340A (zh) * | 2015-06-16 | 2019-08-13 | 原相科技股份有限公司 | 半导体元件及其制造方法 |
| CN110120340B (zh) * | 2015-06-16 | 2024-01-05 | 原相科技股份有限公司 | 半导体元件及其制造方法 |
| CN111785640A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 一种调整ldmos晶体管中氧化物场板角度的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102856258B (zh) | 2014-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10361201B2 (en) | Semiconductor structure and device formed using selective epitaxial process | |
| US7517766B2 (en) | Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device | |
| CN102856257B (zh) | 半导体器件的形成方法 | |
| US8835936B2 (en) | Source and drain doping using doped raised source and drain regions | |
| CN105280639B (zh) | 鳍式场效应晶体管的结构和形成方法 | |
| CN103871968B (zh) | Mos晶体管的制作方法 | |
| US20090315116A1 (en) | Semiconductor device with hetero junction | |
| CN101393862B (zh) | 栅极侧壁层的制造方法及半导体器件的制造方法 | |
| JP2009094371A (ja) | 半導体装置およびその製造方法 | |
| US8691642B2 (en) | Method of fabricating semiconductor device including forming epitaxial blocking layers by nitridation process | |
| CN102856258B (zh) | 半导体器件的形成方法 | |
| CN102097308A (zh) | 一种侧墙回刻方法 | |
| CN102487006B (zh) | 半导体器件及其形成方法 | |
| CN102983104B (zh) | Cmos晶体管的制作方法 | |
| WO2007035660A1 (en) | Method to form a device on a soi substrate | |
| CN102280379B (zh) | 一种应变硅nmos器件的制造方法 | |
| CN102856259A (zh) | 半导体器件的形成方法 | |
| CN105845568A (zh) | 一种半导体器件及其制作方法 | |
| CN102479721B (zh) | 晶体管及其形成方法 | |
| CN101131935A (zh) | 金属氧化物半导体晶体管及其制造方法 | |
| CN108074870A (zh) | 晶体管及其形成方法 | |
| CN110098151B (zh) | 半导体器件及其形成方法 | |
| CN102479711A (zh) | Pmos晶体管的形成方法 | |
| CN103367364B (zh) | Cmos及其制造方法 | |
| CN102082126A (zh) | 用于制造半导体器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |