CN101393862B - 栅极侧壁层的制造方法及半导体器件的制造方法 - Google Patents
栅极侧壁层的制造方法及半导体器件的制造方法 Download PDFInfo
- Publication number
- CN101393862B CN101393862B CN2007100463179A CN200710046317A CN101393862B CN 101393862 B CN101393862 B CN 101393862B CN 2007100463179 A CN2007100463179 A CN 2007100463179A CN 200710046317 A CN200710046317 A CN 200710046317A CN 101393862 B CN101393862 B CN 101393862B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon nitride
- silicon oxide
- nitride layer
- lateral wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种栅极侧壁层的形成方法，包括：提供具有栅极的半导体衬底；在所述半导体衬底和栅极的表面形成第一氧化硅层；以六氯硅烷作为前驱物，在所述第一氧化硅层上形成第一氮化硅层；选择性去除部分第一氧化硅层和第一氮化硅层，保留所述栅极侧壁的第一氧化硅层和第一氮化硅层。本发明还提供一种半导体器件的制造方法。本发明可改善或消除栅极侧壁层底部的凹陷的问题。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种栅极侧壁层(Sidewall Spacer)的制造方法及半导体器件的制造方法。
背景技术
金属氧化物半导体器件具有高相应速率、低功耗等特点而被广泛的应用于存储、数码、电脑、通讯等领域。一般的，金属氧化物半导体器件具有栅极、源极和漏极，通过栅极控制源极和漏极之间的导通与截止。在栅极的侧壁设置有栅极侧壁层，栅极侧壁层用于保护栅极以及栅极以下的导电沟道。栅极侧壁层一般由绝缘的氧化硅或氮化硅或者两者的堆叠构成。
在0.18um及更高的技术节点，作为栅极侧壁层的氧化硅一般由硅烷和氧气在400度的温度下通过化学气相沉积而形成，氮化硅由二氯硅烷(SiH2Cl2)和氨气在较高的温度(700至800℃)的温度下通过低压化学气相沉积而形成。
随着半导体制造工艺向更小的工艺节点(例如90nm、65nm或45nm)发展，金属氧化物半导体器件的结深也越来越浅，相应的热预算也需要降低，以避免对形成的金属氧化物半导体器件的性能产生影响，传统的高温下形成栅极侧壁层的方法面临着较大的挑战。
专利公开号为CN 1783437 A(公开日2006年6月7日)的中国专利申请文件公开了一种在较低的温度下形成栅极侧壁层的方法。在其公开的方法中，采用三叔丁氨基硅烷(BTBAS，C8H22N2Si)作为先驱物来形成氧化硅和氮化硅，其中，在形成氧化硅时，采用BTBAS和氧气在较低的温度下反应；在形成氮化硅时，采用BTBAS和氨气在较低的温度下反应。
虽然采用BTBAS作为先驱物来形成栅极侧壁层可降低热预算，但是仍然有如下问题。
如图1至2所示的采用BTBAS作为先驱物形成氧化硅-氮化硅叠层结构(Oxide-Nitride，ON结构)的栅极侧壁层的剖面示意图。
如图1所示，提供具有栅极12的半导体衬底10，在所述半导体衬底10和栅极12表面形成氧化硅层14，形成氧化硅层14的反应物质包括BTBAS和氧气，形成方法为化学气相沉积；
接着，在所述氧化硅层14上形成氮化硅层16，形成氮化硅层16的反应物质为BTBAS和氨气，形成的方法为化学气相沉积。
如图2所示，通过刻蚀去除所述半导体衬底10表面和栅极12上的氧化硅层14和氮化硅层16，仅保留所述栅极12侧壁的氧化硅层14a和氮化硅层16a，形成栅极侧壁层。
然而，在后续的采用氢氟酸清洗所述半导体衬底表面时(例如在形成金属硅化物接触时)，会造成栅极侧壁层底部凹陷的缺陷，如图3所示的凹陷14b，所述凹陷14b是由于氢氟酸在横向对所述氧化硅层14a的腐蚀所致。所述凹陷14b会导致形成的金属氧化硅半导体器件的导电沟道变短，容易引起源极和漏极之间漏电流问题。
发明内容
本发明提供一种栅极侧壁层的制造方法及半导体器件的制造方法，本发明可改善或消除栅极侧壁层底部的凹陷的问题。
本发明提供的一种栅极侧壁层的形成方法，包括：
提供具有栅极的半导体衬底；
在所述半导体衬底和栅极的表面形成第一氧化硅层；
以六氯硅烷作为前驱物，在所述第一氧化硅层上形成第一氮化硅层；
选择性去除部分第一氧化硅层和第一氮化硅层，保留所述栅极侧壁的第一氧化硅层和第一氮化硅层。
可选的，进一步包括：
在选择性去除部分第一氧化硅层和第一氮化硅层之前，
在所述第一氮化硅层上形成第二氧化硅层；
并选择性去除部分第二氧化硅层，保留所述栅极侧壁的第二氧化硅层。
可选的，进一步包括：
在选择性去除部分第二氧化硅层之前，
在所述第二氧化硅层上形成第二氮化硅层；
并选择性去除部分第二氮化硅层，保留所述栅极侧壁的第二氮化硅层；
其中，形成所述第二氮化硅层的前驱物为六氯硅烷。
可选的，进一步包括：
在选择性去除部分第一氧化硅层和第一氮化硅层之前，
在所述第一氮化硅层上形成至少一氧化硅层和氮化硅层的堆叠结构；
并选择性去除部分氧化硅层和氮化硅层的堆叠结构，保留所述栅极侧壁的氧化硅层和氮化硅层的堆叠结构；
其中，形成氮化硅层的前驱物为六氯硅烷。
可选的，形成所述第一氮化硅层的工艺和形成所述第一氧化硅层的工艺在同一工艺腔中原位进行或在不同的设备中分别进行。
可选的，所述六氯硅烷的流量为5sccm至200sccm。
可选的，形成所述第一氮化硅层反应物质还包括氨气，所述氨气的流量为50sccm至5slm。
可选的，形成所述第一氮化硅层的温度为400℃至600℃，压力为0.1至5Torr。
可选的，形成所述第一氧化硅层的第一反应物质为BTBAS，第二反应物质为氧气或氮氧化合物。
可选的，形成所述第一氧化硅层的第一反应物质为TEOS，第二反应物质为氧气或臭氧。
可选的，形成所述第一氧化硅层的第一反应物质为硅烷，第二反应物质为氧气。
可选的，进一步包括：在形成第一氧化硅层之前，对所述栅极执行氧化工艺。
可选的，进一步包括：在执行氧化工艺之后，在形成第一氧化硅层之前，在所述栅极侧壁形成第三氮化硅层。
可选的，进一步包括：在形成第三氮化硅层之后，形成第一氧化硅之前，对所述栅极两侧的半导体衬底执行轻掺杂工艺。
本发明还提供一种半导体器件的制造方法，包括：
提供具有栅极的半导体衬底；
对所述栅极两侧的半导体衬底执行轻掺杂工艺；
在所述半导体衬底和栅极表面形成第一氧化硅层；
以六氯硅烷作为前驱物，在所述第一氧化硅层上形成第一氮化硅层；
选择性去除部分第一氧化硅层和第一氮化硅层，并保留所述栅极侧壁的第一氧化硅层和第一氮化硅层，形成栅极侧壁层；
以所述栅极侧壁层作为掩膜阻挡层，对所述栅极两侧的半导体衬底执行重掺杂工艺，形成源极和漏极。
可选的，进一步包括：
在选择性去除部分第一氧化硅层和第一氮化硅层之前，
在所述第一氮化硅层上形成第二氧化硅层；
并选择性去除部分第二氧化硅层，保留所述栅极侧壁的第二氧化硅层。
可选的，进一步包括：
在选择性去除部分第二氧化硅层之前，
在所述第二氧化硅层上形成第二氮化硅层；
并选择性去除部分第二氮化硅层，保留所述栅极侧壁的第二氮化硅层；
其中，形成所述第二氮化硅层的前驱物为六氯硅烷。
可选的，进一步包括：
在选择性去除部分第一氧化硅层和第一氮化硅层之前，
在所述第一氮化硅层上形成至少一氧化硅层和氮化硅层的堆叠结构；
并选择性去除部分氧化硅层和氮化硅层的堆叠结构，保留所述栅极侧壁的氧化硅层和氮化硅层的堆叠结构；
其中，形成氮化硅层的前驱物为六氯硅烷。
可选的，形成所述第一氮化硅层的工艺和形成所述第一氧化硅层的工艺在同一工艺腔中原位进行或在不同的设备中分别进行。
与现有技术相比，本发明具有以下优点：
通过以六氯硅烷作为前驱物形成第一氮化硅层，一方面，形成的第一氮化硅层的膜层致密性高，与第一氧化硅层具有很好的粘附性，从而可以保护所述第一氧化硅层，在形成ON结构的栅极侧壁层后，减小后续的腐蚀工艺在横向对栅极侧壁层中的第一氧化硅层的腐蚀，可改善或消除栅极侧壁层底部凹陷的缺陷，可以减小形成的器件的漏电流，提高器件的稳定性；一方面以六氯硅烷作为前驱物形成第一氮化硅层，可降低热预算，减小在形成第一氮化硅层时对轻掺杂区的影响；
此外，六氯硅烷作为前驱物形成第一氮化硅层的工艺和形成第一氧化硅层的工艺可以原位进行，可简化工艺步骤，减小半导体衬底搬运的次数，可节省时间，并减小被污染的几率。
附图说明
图1至2为现有的一种采用BTBAS作为先驱物形成氧化硅-氮化硅叠层(ON结构)栅极侧壁层的方法相应的剖面结构示意图；
图3为现有的具有底部凹陷的ON结构的栅极侧壁层的剖面结构示意图；
图4为本发明的栅极侧壁层的形成方法的实施例的流程图；
图5为具有栅极的半导体衬底的剖面结构示意图；
图6为对所述栅极执行氧化工艺后形成的器件的剖面结构示意图；
图7为执行完氧化工艺后在栅极侧壁形成氮化层后的器件的结构示意图；
图8为在栅极两侧的半导体衬底中形成轻掺杂区后的器件的剖面结构示意图；
图9为形成第一氧化硅层后的器件的剖面结构示意图；
图10为形成第一氮化硅层后的器件的剖面结构示意图；
图11为去除部分第一氧化硅层和第二氧化硅层后形成栅极侧壁层的器件的剖面结构示意图；
图12为具有ONO结构的栅极侧壁层的器件的剖面示意图；
图13为具有ONON结构的栅极侧壁层的器件的剖面示意图；
图14为形成源极和漏极后的器件的剖面结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
在金属氧化物半导体器件的制造工艺中，形成栅极后，需要在栅极的侧壁形成栅极侧壁层，以保护形成的栅极。本发明提出一种氧化硅-氮化硅(ON)结构或氧化硅-氮化硅-氧化硅(ONO)或多层ON结构的栅极侧壁层的形成方法，该方法可改善或消除栅极侧壁层底部凹陷的缺陷，且工艺简单、热预算低，有助于形成性能稳定的金属氧化物半导体器件。
图4为本发明的栅极侧壁层的形成方法的实施例的流程图。图5至图10为说明本发明栅极侧壁层的形成方法的实施例的剖面结构示意图。
如图4所示，步骤S100，提供具有栅极的半导体衬底。
如图5为具有栅极的半导体衬底的剖面结构示意图。如图5所示，首先提供半导体衬底20，所述半导体衬底20可以是单晶硅、多晶硅、非晶硅中的一种，也可以是绝缘层上硅(Silicon On Insulator，SOI)结构。在所述半导体衬底20中可以掺入N型杂质或P型杂质，形成N阱或P阱(图未示)。
在所述半导体衬底20中形成有浅沟槽隔离21。
在所述半导体衬底20上形成有栅氧化层23，所述栅氧化层23为氧化硅、氮氧化硅中的一种或组合。
在所述栅氧化层23上形成有栅极24，所述栅极24为多晶硅或多晶硅与金属硅化物的组合结构。
在所述栅极24的多晶硅中也可以掺入杂质离子，以减小该栅极的电阻率，例如，在用作N型金属氧化物半导体晶体管栅极的多晶硅中可掺入磷或砷，在用作P型金属氧化物半导体晶体管栅极的多晶硅中可掺入硼或硼的化合物。
图6为对所述栅极执行氧化工艺后形成的器件的剖面结构示意图。
如图6所示，对所述栅极执行氧化工艺，在所述栅极侧壁形成薄氧化层25。通过所述氧化工艺可修复在刻蚀多晶硅、形成栅极24时造成的栅极侧壁损伤。
其中，所述氧化工艺可以是高温炉管氧化、快速热退火氧化、原位水蒸气产生氧化(In-Situ Stream Generation，ISSG)中的一种。
以ISSG为例说明氧化工艺的工艺过程：
将具有栅极24的半导体衬底20传送入工艺腔，并对所述半导体衬底20加热升温；
将氢气和氧气按一定的比例通入反应腔室中，并在所述半导体衬底20的高温表面发生反应，生成H2O、OH基以及具有很强活性的氧原子，所述氧原子快速与所述栅极24侧壁的多晶硅表面发生反应，与所述多晶硅表面的硅的悬挂键以及硅原子结合生成氧化硅；并通过高温将被刻蚀破坏的晶格结构恢复。
所述ISSG氧化工艺中氧气流量可以为1至15slm(Standard Liter perMinute，每分钟标准升)，氢气的流量为0.1至10slm。所述ISSG氧化工艺的温度为800℃至1200℃，环境的压力为5至20Torr，该ISSG工艺时间为1至60秒。形成的所述氧化层25的厚度小于10nm。
图7为执行完氧化工艺后在栅极侧壁形成氮化层后的器件的结构示意图。如图7所示，完成氧化硅工艺后，可选的，可在所述氧化层25外侧形成第三氮化硅层26；
形成所述第三氮化硅层26的方法为化学气相沉积；其中，形成所述第三氮化硅层26的反应物质可以是二氯硅烷(SiH2Cl)和氨气，也可以是BTBAS和氨气，还可以是六氯硅烷和氨气。
图8为在栅极两侧的半导体衬底中形成轻掺杂区的器件的剖面结构示意图。如图8所示，形成所述第三氮化硅层26之后，对所述栅极24两侧的半导体衬底10执行轻掺杂(LDD)工艺，在所述栅极24两侧的半导体衬底20中形成轻掺杂区28。执行轻掺杂工艺掺入的杂质离子可以是砷或硼，根据形成的金属氧化物半导体器件是NMOS还是PMOS而选择。
步骤S110，在所述半导体衬底和栅极表面形成第一氧化硅层。
图9为形成第一氧化硅层后的器件的剖面结构示意图。如图9所示，在形成轻掺杂区28后，在所述半导体衬底20和栅极24表面形成第一氧化硅层30。
在其中的一个实施例中，形成所述第一氧化硅层30的方法为低压化学气相沉积，第一反应物质为BTBAS，第二反应物质为氧气，其中，BTBAS的流量为25sccm至500sccm，氧气的流量为50至1slm，反应的温度为400℃至600℃，压力为0.05至3Torr。
在另外的实施例中，形成所述第一氧化硅层30的方法为低压化学气相沉积或等离子体增强化学气相沉积，第一反应物质为TEOS[Si(OC2H5)4]，第二反应物质为氧气，其中，TEOS的流量为25至500sccm，氧气的流量为0至50slm，反应的温度为500℃至600℃，压力为0.25至5Torr。
在另外的实施例中，形成所述第一氧化硅层30的反应气体还可以是BTBAS和氮氧化合物。
在另外的实施例中，形成所述第一氮化硅层30的反应物质还可以是TEOS和臭氧。
在另外的实施例中，形成所述第一氧化硅层的30的应物质还可以是硅烷和氧气。
步骤S120，以六氯硅烷(Si2Cl6，HCD)作为前驱物，在所述第一氧化硅层上形成第一氮化硅层。
图10为形成第一氮化硅层后的器件的剖面结构示意图。如图10所示，以六氯硅烷为前驱物，在所述第一氧化硅层30上形成第一氮化硅层32。
形成所述第一氮化硅层32的方法为化学气相沉积，反应物质包括六氯硅烷和氨气，其中，所述六氯硅烷的流量为5sccm至200sccm，氨气的流量为50sccm至5slm，形成所述第一氮化硅层的温度为400℃至600℃，压力为0.1至5Torr。
形成所述第一氮化硅层32的工艺和形成所述第一氧化硅层30的工艺可以在同一工艺腔中原位进行，或在不同的设备中分别进行。
在其中的一个实施例中，形成所述第一氮化硅层32的工艺和形成所述第一氧化硅层30的工艺在同一工艺腔中原位进行的步骤如下：
将半导体衬底20置于工艺腔中；
向所述工艺腔中通入第一氧化硅层30的反应气体BTBAS和氨气，降低反应腔室的压力，并调节工艺腔的温度，使BTBAS和氨气发生沉积反应，在所述半导体衬底20上形成第一氧化硅层30；
形成第一氧化硅层30后，停止供给BTBAS和氨气，并通过排气排出工艺腔中的残留气体以及反应的副产物气体；
向工艺腔中供给二氯硅烷和氨气，调节适合的温度和压力，二氯硅烷和氨气发生沉积反应，在所述第一氧化硅层30上形成第一氮化硅层32。
在另外的实施例中，第一氧化硅层30和第二氮化硅层32在同一工艺腔中原位进行时，形成第一氧化硅层30的反应物质为TEOS和氧气，形成第一氮化硅层32的反应物质为二氯硅烷和氨气。
通过以六氯硅烷作为前驱物形成第一氮化硅层32，一方面可降低热预算，减小在形成第一氮化硅层32时对轻掺杂区28的影响；另一方面，形成的第一氮化硅层32的膜层致密性高，与第一氧化硅层30具有很好的粘附性，从而可以保护所述第一氧化硅层30，在形成ON结构的栅极侧壁层后，减小后续的腐蚀工艺在横向对栅极侧壁层中的第一氧化硅层30的腐蚀，改善或消除栅极侧壁层底部凹陷的缺陷，进一步的可以减小形成的器件的漏电流，提高器件的稳定性。
此外，六氯硅烷作为前驱物形成第一氮化硅层32的工艺和形成第一氧化硅层30的工艺原位进行，可简化工艺步骤，减小半导体衬底20搬运的次数，可节省时间，并减小被污染的几率，有助于提高产品的良率。
步骤S130，选择性去除部分第一氧化硅层和第一氮化硅层，保留所述栅极侧壁的第一氧化硅层和第一氮化硅层。
图11为去除部分第一氧化硅层和第一氮化硅层后形成栅极侧壁层的器件的剖面结构示意图。
如图11所示，通过光刻和刻蚀去除部分第一氧化硅层30和第一氮化硅层32，并保留所述栅极侧壁的第一氧化硅层30a和第一氮化硅层32a，形成ON结构的栅极介质层。所述的刻蚀为等离子体干法刻蚀。
在其它的实施例中，在选择性的去除部分第一氧化硅层30和第一氮化硅层32之前，可在所述第一氮化硅层32上形成第二氧化硅层，并选择性去除部分第二氧化硅层，保留所述栅极侧壁层的第二氧化硅层34a(如图12所示)，然后再去除部分第一氮化硅层32和第一氧化硅层30，形成如图12所示的ONO结构的栅极侧壁层。
在其它的实施例中，在选择性去除部分第二氧化硅层之前，可在所述第二氧化硅层上形成第二氮化硅层；并选择性去除部分第二氮化硅层，保留所述栅极侧壁的第二氮化硅层36a(如图13所示)；然后去除部分所述第二氧化硅层、第一氮化硅层32和第一氧化硅层30，形成如图13所示的ONON结构的栅极侧壁层，其中，形成所述第二氮化硅层的前驱物为六氯硅烷。
在其它的实施例中，在选择性去除部分第一氧化硅层30和第一氮化硅层32之前，在所述第一氮化硅层32上形成至少一氧化硅层和氮化硅层的堆叠结构；并选择性去除部分氧化硅层和氮化硅层的堆叠结构，保留所述栅极侧壁的氧化硅层和氮化硅层的堆叠结构；然后再去除部分第一氧化硅层30和第一氮化硅层32，形成具有多个ON结构层叠的栅极介质层。其中，形成氮化硅层的前驱物为六氯硅烷。
在形成具有ON结构的栅极介质层时，采用六氯硅烷作为前驱物，和氨气通过化学气相沉积反应生成氮化硅层，使得形成的氮化硅层的膜层具有较好的致密性，并与氧化硅层具有很好的粘附性，从而有助于抑制在栅极侧壁层底部形成的凹陷的缺陷。
形成栅极侧壁层后，以所述栅极侧壁层作为掩膜阻挡层，对所述栅极侧壁的半导体衬底执行重掺杂工艺，形成源极38a和漏极38b，如图14所示的具有源极和漏极的器件的剖面结构示意图。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (19)
1. 一种栅极侧壁层的形成方法，其特征在于，包括：
提供具有栅极的半导体衬底；
在所述半导体衬底和栅极的表面形成第一氧化硅层；
以六氯硅烷作为前驱物，在所述第一氧化硅层上形成第一氮化硅层；
选择性去除部分第一氧化硅层和第一氮化硅层，保留所述栅极侧壁的第一氧化硅层和第一氮化硅层。
2. 如权利要求1所述的栅极侧壁层的形成方法，其特征在于，进一步包括：
在选择性去除部分第一氧化硅层和第一氮化硅层之前，
在所述第一氮化硅层上形成第二氧化硅层；
并选择性去除部分第二氧化硅层，保留所述栅极侧壁的第二氧化硅层。
3. 如权利要求2所述的栅极侧壁层的形成方法，其特征在于，进一步包括：
在选择性去除部分第二氧化硅层之前，
在所述第二氧化硅层上形成第二氮化硅层；
并选择性去除部分第二氮化硅层，保留所述栅极侧壁的第二氮化硅层；
其中，形成所述第二氮化硅层的前驱物为六氯硅烷。
4. 如权利要求1所述的栅极侧壁层的形成方法，其特征在于，进一步包括：
在选择性去除部分第一氧化硅层和第一氮化硅层之前，
在所述第一氮化硅层上形成至少一氧化硅层和氮化硅层的堆叠结构；
并选择性去除部分氧化硅层和氮化硅层的堆叠结构，保留所述栅极侧壁的氧化硅层和氮化硅层的堆叠结构；
其中，形成氮化硅层的前驱物为六氯硅烷。
5. 如权利要求1所述的栅极侧壁层的形成方法，其特征在于：形成所述第一氮化硅层的工艺和形成所述第一氧化硅层的工艺在同一工艺腔中原位进行或在不同的设备中分别进行。
6. 如权利要求1至5任一权利要求所述的栅极侧壁层的形成方法，其特征在于：所述六氯硅烷的流量为5sccm至200sccm。
7. 如权利要求6所述的栅极侧壁层的形成方法，其特征在于：形成所述第一氮化硅层反应物质还包括氨气，所述氨气的流量为50sccm至5slm。
8. 如权利要求6所述的栅极侧壁层的形成方法，其特征在于：形成所述第一氮化硅层的温度为400℃至600℃，压力为0.1至5Torr。
9. 如权利要求1所述的栅极侧壁层的形成方法，其特征在于：形成所述第一氧化硅层的第一反应物质为BTBAS，第二反应物质为氧气或氮氧化合物。
10. 如权利要求1所述的栅极侧壁层的形成方法，其特征在于：形成所述第一氧化硅层的第一反应物质为TEOS，第二反应物质为氧气或臭氧。
11. 如权利要去1所述的栅极侧壁层的形成方法，其特征在于：形成所述第一氧化硅层的第一反应物质为硅烷，第二反应物质为氧气。
12. 如权利要求1所述的栅极侧壁层的形成方法，其特征在于，进一步包括：在形成第一氧化硅层之前，对所述栅极执行氧化工艺。
13. 如权利要求12所述的栅极侧壁层的形成方法，其特征在于，进一步包括：在执行氧化工艺之后，在形成第一氧化硅层之前，在所述栅极侧壁形成第三氮化硅层。
14. 如权利要求13所述的栅极侧壁层的形成方法，其特征在于，进一步包括：在形成第三氮化硅层之后，形成第一氧化硅之前，对所述栅极两侧的半导体衬底执行轻掺杂工艺。
15. 一种半导体器件的制造方法，其特征在于，包括：
提供具有栅极的半导体衬底；
对所述栅极两侧的半导体衬底执行轻掺杂工艺；
在所述半导体衬底和栅极表面形成第一氧化硅层；
以六氯硅烷作为前驱物，在所述第一氧化硅层上形成第一氮化硅层；
选择性去除部分第一氧化硅层和第一氮化硅层，并保留所述栅极侧壁的第一氧化硅层和第一氮化硅层，形成栅极侧壁层；
以所述栅极侧壁层作为掩膜阻挡层，对所述栅极两侧的半导体衬底执行重掺杂工艺，形成源极和漏极。
16. 如权利要求15所述的半导体器件的制造方法，其特征在于，进一步包括：
在选择性去除部分第一氧化硅层和第一氮化硅层之前，
在所述第一氮化硅层上形成第二氧化硅层；
并选择性去除部分第二氧化硅层，保留所述栅极侧壁的第二氧化硅层。
17. 如权利要求16所述的半导体器件的制造方法，其特征在于，进一步包括：
在选择性去除部分第二氧化硅层之前，
在所述第二氧化硅层上形成第二氮化硅层；
并选择性去除部分第二氮化硅层，保留所述栅极侧壁的第二氮化硅层；
其中，形成所述第二氮化硅层的前驱物为六氯硅烷。
18. 如权利要求15所述的半导体器件的制造方法，其特征在于，进一步包括：
在选择性去除部分第一氧化硅层和第一氮化硅层之前，
在所述第一氮化硅层上形成至少一氧化硅层和氮化硅层的堆叠结构；
并选择性去除部分氧化硅层和氮化硅层的堆叠结构，保留所述栅极侧壁的氧化硅层和氮化硅层的堆叠结构；
其中，形成氮化硅层的前驱物为六氯硅烷。
19. 如权利要求15所述的半导体器件的制造方法，其特征在于：形成所述第一氮化硅层的工艺和形成所述第一氧化硅层的工艺在同一工艺腔中原位进行或在不同的设备中分别进行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100463179A CN101393862B (zh) | 2007-09-20 | 2007-09-20 | 栅极侧壁层的制造方法及半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100463179A CN101393862B (zh) | 2007-09-20 | 2007-09-20 | 栅极侧壁层的制造方法及半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101393862A CN101393862A (zh) | 2009-03-25 |
| CN101393862B true CN101393862B (zh) | 2011-03-23 |
Family
ID=40494085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100463179A Expired - Fee Related CN101393862B (zh) | 2007-09-20 | 2007-09-20 | 栅极侧壁层的制造方法及半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101393862B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101617241B1 (ko) * | 2009-11-25 | 2016-05-03 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| CN102087965B (zh) * | 2009-12-04 | 2012-10-03 | 中芯国际集成电路制造(上海)有限公司 | 形成栅极结构侧墙的方法 |
| CN102194695B (zh) * | 2010-03-15 | 2013-04-10 | 中芯国际集成电路制造(上海)有限公司 | 去除间隙壁结构的方法 |
| CN102376571B (zh) * | 2010-08-19 | 2015-12-16 | 中芯国际集成电路制造(上海)有限公司 | 制造半导体器件的方法 |
| CN102468173A (zh) * | 2010-11-17 | 2012-05-23 | 中芯国际集成电路制造(北京)有限公司 | 晶体管的制作方法 |
| CN102487003B (zh) * | 2010-12-01 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 辅助侧墙的形成方法 |
| CN103715093B (zh) * | 2012-10-09 | 2017-10-24 | 上海华虹宏力半导体制造有限公司 | P型ldmos中改善漏电的工艺方法 |
| CN104616990B (zh) * | 2013-11-05 | 2017-09-29 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN105990112A (zh) * | 2015-01-30 | 2016-10-05 | 无锡华润上华半导体有限公司 | 半导体器件的制作方法 |
| US10658296B2 (en) | 2016-09-30 | 2020-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dielectric film for semiconductor fabrication |
| CN114373677A (zh) * | 2020-10-14 | 2022-04-19 | 长鑫存储技术有限公司 | 半导体结构的制备工艺及半导体结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6534388B1 (en) * | 2000-09-27 | 2003-03-18 | Chartered Semiconductor Manufacturing Ltd. | Method to reduce variation in LDD series resistance |
| US20040259386A1 (en) * | 1999-01-08 | 2004-12-23 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
-
2007
- 2007-09-20 CN CN2007100463179A patent/CN101393862B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040259386A1 (en) * | 1999-01-08 | 2004-12-23 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6534388B1 (en) * | 2000-09-27 | 2003-03-18 | Chartered Semiconductor Manufacturing Ltd. | Method to reduce variation in LDD series resistance |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101393862A (zh) | 2009-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101393862B (zh) | 栅极侧壁层的制造方法及半导体器件的制造方法 | |
| CN102737974B (zh) | 制造多个栅极结构的方法 | |
| US7611973B2 (en) | Methods of selectively forming epitaxial semiconductor layer on single crystalline semiconductor and semiconductor devices fabricated using the same | |
| US20080233722A1 (en) | Method of forming selective area compound semiconductor epitaxial layer | |
| JP5055779B2 (ja) | 半導体装置の製造方法 | |
| US9496395B2 (en) | Semiconductor device having a strain feature in a gate spacer and methods of manufacture thereof | |
| CN104425267A (zh) | 晶体管的形成方法 | |
| CN101320711B (zh) | 金属氧化物半导体晶体管及其制作方法 | |
| CN103871968A (zh) | Mos晶体管的制作方法 | |
| CN104616979A (zh) | 半导体器件的形成方法 | |
| CN102856257A (zh) | 半导体器件的形成方法 | |
| CN105097495A (zh) | 半导体结构的形成方法 | |
| CN101399191B (zh) | 栅层的制造方法及半导体器件的制造方法 | |
| CN102097308A (zh) | 一种侧墙回刻方法 | |
| CN103855213A (zh) | 具有界面层的半导体器件及其制造方法 | |
| CN103545185A (zh) | 一种采用伪栅极制造半导体器件的方法 | |
| CN104465486A (zh) | 半导体器件的形成方法 | |
| CN102915968A (zh) | Cmos晶体管的制作方法 | |
| CN102856258B (zh) | 半导体器件的形成方法 | |
| CN101197282A (zh) | 半导体器件及其制造方法 | |
| CN102082126B (zh) | 用于制造半导体器件的方法 | |
| CN104253090A (zh) | Cmos晶体管的形成方法 | |
| CN102856259A (zh) | 半导体器件的形成方法 | |
| CN101359615A (zh) | 半导体器件隔离结构及半导体器件的制作方法 | |
| KR100593752B1 (ko) | 불순물들이 제거된 실리콘 질화막을 구비하는 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110323 Termination date: 20190920 |