CN102087965B - 形成栅极结构侧墙的方法 - Google Patents
形成栅极结构侧墙的方法 Download PDFInfo
- Publication number
- CN102087965B CN102087965B CN200910199996A CN200910199996A CN102087965B CN 102087965 B CN102087965 B CN 102087965B CN 200910199996 A CN200910199996 A CN 200910199996A CN 200910199996 A CN200910199996 A CN 200910199996A CN 102087965 B CN102087965 B CN 102087965B
- Authority
- CN
- China
- Prior art keywords
- side wall
- coating
- grid structure
- oxide skin
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种形成栅极结构侧墙的方法，包括步骤：提供半导体衬底，所述半导体衬底上形成有栅极结构；形成覆盖栅极结构和半导体衬底的氧化物层；向所述氧化物层中掺杂氮离子；形成覆盖所述氧化物层的侧墙层；刻蚀所述侧墙层，刻蚀停止在栅极结构顶部和半导体衬底上的氧化物层表面或内部；对氧化物层进行过刻蚀，去除半导体衬底和栅极顶部的所述氧化物层。本发明提高了形成栅极结构侧墙方法中刻蚀步骤的精确度。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种形成栅极结构侧墙的方法。
背景技术
在1微米以下的半导体生产工艺中一般都会使用侧墙的结构，侧墙一般用来环绕多晶硅栅极，防止更大剂量的源/漏注入过于接近的沟道从而导致发生源/漏穿通(punch through)。
现有技术公开一种形成侧墙的技术方案，参照图1至2所示。首先参照图1，提供半导体衬底11，所述半导体衬底11上形成有栅介质层和栅极构成的栅极结构12、形成于栅极结构12上和两侧的侧墙层13，所述栅极结构12两侧的半导体底11中还形成有源/漏延伸区，在此为了简化图示，未示出。所述侧墙层13采用绝缘介质材料制备，厚度可以为500埃至800埃，在实际半导体工艺中所述侧墙层13一般包括氧化硅层和覆盖氧化硅层的氮化硅层。
参照图2，对侧墙层13进行刻蚀，该刻蚀步骤包括两个步骤：首先，采用第一刻蚀气体进行第一刻蚀，所述第一刻蚀气体为CF4、CHF3、O2和Ar，体积比为40∶80∶20∶250，该步骤中主要刻蚀半导体衬底11和栅极结构12顶部的侧墙层13中的氮化硅层，一般情况下，该步骤不会把导体衬底11和栅极结构12顶部的侧墙层13中的氮化硅层完全去除干净；接着，采用第二刻蚀气体进行第二刻蚀，所述第二刻蚀气体为CH3F、O2和Ar，体积比为20∶80∶100。该第二刻蚀步骤中，一方面要刻蚀第一刻蚀步骤中的未去除到位的栅极结构12侧壁上的侧墙层13中的氮化硅层(即栅极结构12两侧与半导体衬底相接触位置处的侧墙层13中的氮化硅层)至预定尺寸，同时还要除去半导体衬底11和栅极结构12顶部残留的侧墙层13中的氮化硅层，直至去除栅极结构顶部的侧墙层13，经过第二刻蚀后，所述侧墙层13变成13a，于是获得了500埃至800埃的侧墙。
在申请号为200610071764的中国专利申请中还可以发现更多与上述技术方案相关的信息。
但是上述方法存在的问题是：由于刻蚀过程存在一些偏差，因此在刻蚀的过程中很难恰好停止在半导体衬底的表面处，这样如果刻蚀时间过长，则容易对半导体衬底造成损伤，刻蚀时间较短则可能存在刻不尽的问题。因此现有栅极结构侧墙的形成方法中刻蚀步骤的精确度较差。
发明内容
本发明解决的技术问题是提高形成栅极结构侧墙方法中刻蚀步骤的精确度。
为了解决上述问题，本发明提供了一种形成栅极结构侧墙的方法，包括步骤：
提供半导体衬底，所述半导体衬底上形成有栅极结构；
形成覆盖栅极结构和半导体衬底的氧化物层；
向所述氧化物层中掺杂氮离子；
形成覆盖所述氧化物层的侧墙层；
刻蚀所述侧墙层，刻蚀停止在栅极结构顶部和半导体衬底上的氧化物层表面或内部；
对氧化物层进行过刻蚀，去除半导体衬底和栅极顶部的所述氧化物层。
优选的，向所述氧化物层中掺杂氮离子步骤之前还包括：快速加热退火步骤。
优选的，所述快速加热退火的参数为：温度850～1100℃，时间10～80s，N2和O2的流量比9∶1，反应腔室压力100～150torr。
优选的，所述掺杂氮离子的方法为去耦等离子体渗氮。
优选的，所述掺杂氮离子的参数为：时间50～120S，N2和O2的流量比9∶1，反应腔室压力100～150torr，射频功率1000W～2000W。
优选的，向所述氧化物层中掺杂氮离子步骤之后，形成覆盖所述氧化物层的侧墙层步骤之前还包括：在氧气中进行退火步骤。
优选的，所述退火为尖峰退火，参数为：温度950～1100℃，时间15～60s，N2和O2的流量比9∶1，反应腔室压力100～150torr。
优选的，所述氧化物层的厚度为10埃～50埃。
优选的，所述形成氧化物层的方法为热氧化生长。
优选的，所述侧墙层包括低温氧化物层，其厚度为100埃～160埃。
与现有技术相比，本发明主要具有以下优点：
本发明通过增加对形成侧墙层之前的氧化物层进行氮掺杂，在氧化层表面形成硅的氮氧化合物层，从而使得对侧墙层的刻蚀中，对侧墙层的氧化物及对硅的氮氧化合物的刻蚀选择比不同，因此掺氮的氧化物层可以起到刻蚀停止层的作用，从而使得刻蚀可以停止在氧化物层，减小对半导体衬底的损伤，提高刻蚀步骤的精确度。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1至图2为现有的形成栅极结构侧墙的示意图；
图3为本发明的形成栅极结构侧墙的方法流程图；
图4至图7为本发明的形成栅极结构侧墙的方法的示意图。
具体实施方式
由背景技术可知，在形成栅极结构侧墙的制造过程中，可能由于工艺偏差使得在刻蚀的步骤中存在半导体衬底上的侧墙层刻不尽或者对半导体衬底存在损伤。因此本发明提供了一种形成栅极结构侧墙的方法。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图3为本发明的形成栅极结构侧墙的方法流程图。图4至图7为本发明的形成栅极结构侧墙的方法的示意图。参考图3至图7，本发明的形成栅极结构侧墙的方法包括步骤：
S10，提供半导体衬底，所述半导体衬底上形成有栅极结构。
参考图4， 提供半导体衬底100，所述的半导体衬底100可以是单晶硅、多晶硅或非晶硅；所述半导体衬底100也可以是硅、锗、砷化镓或硅锗化合物；该半导体衬底100还可以具有外延层或绝缘层上硅结构；所述的半导体衬底100还可以是其它半导体材料，这里不再一一列举。
在所述半导体衬底100上形成栅极结构110，所述栅极结构110包括栅氧化层110a和栅层110b，所述栅氧化层110a材料包含二氧化硅(SiO2)、掺杂铪(Hf)的二氧化硅或具有高介电常数的介质材料，如二氧化铪(HfO2)等。所述栅层110b为多晶硅材料。
S20，形成覆盖栅极结构和半导体衬底的氧化物层。
继续参考图4，形成覆盖栅极结构110和半导体衬底100氧化物层115。优选的，采用热氧化的方法，在栅极结构110及半导体衬底100表面形成二氧化硅层，厚度为10埃～50埃，例如20埃、30埃、40埃。
S30，向所述氧化物层中掺杂氮离子。
继续参考图4，向氧化物层115掺杂N离子。该步可以采用快速热渗氮(RTN)，炉中渗氮，远距离等离子渗氮(RPN)或去耦等离子体渗氮(DPN，Decoupled Plasma Nitridation)等方式。例如实施例中采用去耦等离子体渗氮(DPN)方法，可以在氧化物层115中掺杂入剂量为2E15～6E15的N离子。从而可以在氧化物层的表面形成硅的氮氧化合物(SiOxNY)。
例如在本实施例中，具体的DPN参数为：时间50s～120s，N2和O2的流量比9∶1，反应腔室压力100torr～150torr，射频功率1000W～2000W。
因为硅的氮氧化合物和氧化物层，例如二氧化硅的刻蚀选择比不同，从而可以作为刻蚀形成栅极结构侧墙时的刻蚀停止层。
优选的，在该步骤之前还可以包括快速加热退火(RTO)：温度850～1100℃，时间10～80s，N2和O2的流量比9∶1，反应腔室压力100～150torr。
优选的，所述向所述氧化物层中掺杂氮离子步骤之后，形成覆盖所述氧化物层的侧墙层步骤之前还包括：在氧气中进行退火(Post NitridationAnneal)步骤。在所述退火的温度为950℃～1100℃，时间15s～60s，N2和O2的流量比9∶1，反应腔室压力100torr～150torr。
在氧气的氛围中退火可以使得，硅的氮氧化合物分子结构比较稳定。
S40，形成覆盖所述氧化物层115的侧墙层。
参考图5，形成覆盖氧化物115的侧墙层120。优选的，侧墙层可以为氮化物和氧化物的叠层结构(ON)，如包括低温氧化物层(LTO)、二氧化铪等或掺杂铪的二氧化硅层，厚度为100埃～160埃，及覆盖在二氧化硅上的氮化硅层。
S50，刻蚀所述侧墙层，刻蚀停止在栅极结构顶部和半导体衬底上的氧化物层表面或内部。
参考图6，对所述侧墙层120刻蚀，所述刻蚀可以是任何常规刻蚀技术，比如化学刻蚀技术或者等离子体刻蚀技术，在本实施例中，采用等离子体刻蚀技术，具体为沿垂直于半导体衬底表面的各向异性刻蚀。刻蚀采用CF4、CHF3、CH2F2、CH3F、C4F8或者C5F8中的一种或者其组合作为反应气体刻蚀。
作为本发明的一个优化实施例，所述刻蚀包括对氮化物层的第一刻蚀和对氧化物的第二刻蚀。所述第一刻蚀的气体包括CHF3与CF4，其流量范围分别为65sccm至100sccm和30sccm至50sccm，所述CHF3与CF4体积比为1.6至2.5。CHF3可以为70、80、90sccm，所述CF4对应可以为35sccm、45sccm、48sccm。所述第二刻蚀的气体包括CHF3、CF4和Ar，所述CHF3流量范围为65sccm至100sccm，所述CF4的流量范围为30sccm至50sccm，Ar的流量范围为50sccm至70sccm，可以为55sccm、60sccm、68sccm。腔室压强0mt至5mt，电源功率200V至1000V，偏置电压200V至1000V。
在该步刻蚀后，栅极结构110顶部的侧墙层120被去除，同时半导体衬底100上的侧墙层120也被去除，仅剩下栅极结构110侧壁上的侧墙层130(即栅极结构110两侧与半导体衬底100相接触位置处的侧墙层130)。
现有技术中，在刻蚀侧墙层的过程中，由于对侧墙层的第二刻蚀对侧墙层中的氧化物及对氧化物层的刻蚀选择比相同，因此容易使得刻蚀对半导体衬底表面造成损伤，在本发明中，通过给氧化物层掺杂氮离子在氧化物层表面形成硅的氮氧化合物，从而使得第二刻蚀对侧墙层中的氧化物及对硅的氮氧化合物的刻蚀选择比不同，因此硅的氮氧化合物可以起到刻蚀停止层的作用，从而使得刻蚀可以停止在硅的氮氧化合物层，减小对半导体衬底的损伤。
S60，对氧化物层进行过刻蚀，去除半导体衬底和栅极顶部的所述氧化物层。
参考图7，所述刻蚀可以是任何常规刻蚀技术，比如化学刻蚀技术或者等离子体刻蚀技术，在本实施例中，采用等离子体刻蚀技术，具体为沿垂直于半导体衬底表面的各向异性刻蚀。刻蚀采用CF4、CHF3、CH2F2、CH3F、C4F8或者C5F8中的一种或者其组合作为反应气体刻蚀。
作为本发明的一个优化实施例，所述过刻蚀为第二刻蚀的过刻蚀，刻蚀气体包括CHF3、CF4和Ar，所述CHF3流量范围为65sccm至100sccm，所述CF4的流量范围为30sccm至50sccm，Ar的流量范围为50sccm至70sccm，可以为55sccm、60sccm、68sccm。腔室压强0mt至5mt，电源功率200V至1000V，偏置电压200V至1000V。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (7)
1.一种形成栅极结构侧墙的方法，其特征在于，包括步骤：
提供半导体衬底，所述半导体衬底上形成有栅极结构；
形成覆盖栅极结构和半导体衬底的氧化物层，所述氧化物层的厚度为10埃～50埃；
向所述氧化物层中掺杂氮离子，所述掺杂氮离子的方法为去耦等离子体渗氮，所述掺杂氮离子的参数为：时间50～120S，N2和O2的流量比9∶1，反应腔室压力100～150torr，射频功率1000W～2000W；
形成覆盖所述氧化物层的侧墙层；
刻蚀所述侧墙层，刻蚀停止在栅极结构顶部和半导体衬底上的氧化物层表面或内部；
对氧化物层进行过刻蚀，去除半导体衬底和栅极顶部的所述氧化物层。
2.根据权利要求1所述的形成栅极结构侧墙的方法，其特征在于，向所述氧化物层中掺杂氮离子步骤之前还包括：
快速加热退火步骤。
3.根据权利要求2所述的形成栅极结构侧墙的方法，其特征在于，所述快速加热退火的参数为：温度850～1100℃，时间10～80s，N2和O2的流量比9∶1，反应腔室压力100～150torr。
4.根据权利要求1所述的形成栅极结构侧墙的方法，其特征在于，向所述氧化物层中掺杂氮离子步骤之后，形成覆盖所述氧化物层的侧墙层步骤之前还包括：在氧气中进行退火步骤。
5.根据权利要求4所述的形成栅极结构侧墙的方法，其特征在于，所述退火为尖峰退火，参数为：温度950～1100℃，时间15～60s，N2和O2的流量比9∶1，反应腔室压力100～150torr。
6.根据权利要求1所述的形成栅极结构侧墙的方法，其特征在于，所述形成氧化物层的方法为热氧化生长。
7.根据权利要求1所述的形成栅极结构侧墙的方法，其特征在于，所述侧墙层包括低温氧化物层，其厚度为100埃～160埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910199996A CN102087965B (zh) | 2009-12-04 | 2009-12-04 | 形成栅极结构侧墙的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910199996A CN102087965B (zh) | 2009-12-04 | 2009-12-04 | 形成栅极结构侧墙的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102087965A CN102087965A (zh) | 2011-06-08 |
| CN102087965B true CN102087965B (zh) | 2012-10-03 |
Family
ID=44099692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910199996A Expired - Fee Related CN102087965B (zh) | 2009-12-04 | 2009-12-04 | 形成栅极结构侧墙的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102087965B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102856257B (zh) * | 2011-07-01 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN104241103A (zh) * | 2013-06-14 | 2014-12-24 | 无锡华润上华科技有限公司 | 一种wsi复合栅的制造方法 |
| CN105097464B (zh) * | 2014-05-06 | 2018-04-10 | 中芯国际集成电路制造(上海)有限公司 | 一种改善栅极结构线宽粗糙度的方法 |
| CN105632937A (zh) * | 2016-03-25 | 2016-06-01 | 上海华虹宏力半导体制造有限公司 | 半导体结构的形成方法 |
| CN105789129B (zh) * | 2016-05-11 | 2019-09-17 | 上海华虹宏力半导体制造有限公司 | 改善栅极侧墙形貌的方法及半导体器件制造方法 |
| CN107591398A (zh) * | 2016-07-06 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US10361282B2 (en) * | 2017-05-08 | 2019-07-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a low-K spacer |
| CN110391299B (zh) * | 2018-04-23 | 2023-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101393862A (zh) * | 2007-09-20 | 2009-03-25 | 中芯国际集成电路制造(上海)有限公司 | 栅极侧壁层的制造方法及半导体器件的制造方法 |
| CN101593700A (zh) * | 2008-05-30 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 侧墙、半导体器件及其形成方法 |
-
2009
- 2009-12-04 CN CN200910199996A patent/CN102087965B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101393862A (zh) * | 2007-09-20 | 2009-03-25 | 中芯国际集成电路制造(上海)有限公司 | 栅极侧壁层的制造方法及半导体器件的制造方法 |
| CN101593700A (zh) * | 2008-05-30 | 2009-12-02 | 中芯国际集成电路制造(北京)有限公司 | 侧墙、半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102087965A (zh) | 2011-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102087965B (zh) | 形成栅极结构侧墙的方法 | |
| US7981806B2 (en) | Method for forming trench and method for fabricating semiconductor device using the same | |
| TWI641085B (zh) | 具有等效ｎｆｅｔ／ｐｆｅｔ間隔物寛度之差動ｓｇ／ｅｇ間隔物整合及在ｆｄｓｏｉ上致能高壓ｅｇ裝置之雙凸起源極汲極磊晶矽與三重氮化物間隔物整合 | |
| US20110068405A1 (en) | Fin field effect transistor | |
| US8349675B2 (en) | Method for forming a gate electrode | |
| US10658489B2 (en) | Semiconductor structure and fabrication method thereof | |
| US20080146034A1 (en) | Method for recess etching | |
| US7678535B2 (en) | Method for fabricating semiconductor device with recess gate | |
| TW201839823A (zh) | 半導體裝置的製造方法 | |
| US20140322879A1 (en) | Method of forming sigma-shaped trench | |
| US10573529B2 (en) | Method of etching a three-dimensional dielectric layer | |
| US20050260840A1 (en) | Method of fabricating T-shaped polysilicon gate by using dual damascene process | |
| CN110648915B (zh) | 半导体器件及其形成方法 | |
| CN103545185A (zh) | 一种采用伪栅极制造半导体器件的方法 | |
| US20200343143A1 (en) | Semiconductor device and fabrication method thereof | |
| US7989350B2 (en) | Method for fabricating semiconductor device with recess gate | |
| CN103151264B (zh) | 一种半导体器件的制造方法 | |
| US20060138570A1 (en) | Semiconductor device and fabricating method thereof | |
| US20070048987A1 (en) | Manufacturing method of semiconductor device | |
| KR100490301B1 (ko) | 난드 플래시 메모리 소자의 제조 방법 | |
| CN102074467B (zh) | 形成栅极结构侧墙的方法 | |
| CN107305868A (zh) | 一种半导体器件的制造方法 | |
| CN103531476B (zh) | 半导体器件制造方法 | |
| CN113113308B (zh) | 半导体器件及其形成方法 | |
| KR100844930B1 (ko) | 플라스크 모양의 리세스게이트를 갖는 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121101 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121101 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Patentee after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121003 Termination date: 20191204 |