CN102074467B - 形成栅极结构侧墙的方法 - Google Patents

形成栅极结构侧墙的方法 Download PDF

Info

Publication number
CN102074467B
CN102074467B CN2009101992291A CN200910199229A CN102074467B CN 102074467 B CN102074467 B CN 102074467B CN 2009101992291 A CN2009101992291 A CN 2009101992291A CN 200910199229 A CN200910199229 A CN 200910199229A CN 102074467 B CN102074467 B CN 102074467B
Authority
CN
China
Prior art keywords
side wall
grid structure
etching
wall layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101992291A
Other languages
English (en)
Other versions
CN102074467A (zh
Inventor
王新鹏
沈满华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009101992291A priority Critical patent/CN102074467B/zh
Publication of CN102074467A publication Critical patent/CN102074467A/zh
Application granted granted Critical
Publication of CN102074467B publication Critical patent/CN102074467B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种形成栅极结构侧墙的方法,包括步骤:提供半导体衬底,所述半导体衬底上形成有栅极结构、覆盖栅极结构和半导体衬底的侧墙层;刻蚀栅极结构侧壁上的侧墙层,直到所述侧墙层沿垂直于栅极结构侧壁方向的厚度达到预定尺寸;刻蚀所述覆盖栅极结构和半导体衬底的侧墙层,直到栅极结构顶部和半导体衬底上的侧墙层被去除。本发明提高了栅极侧墙沿垂直于栅极结构侧壁方向的厚度的精确度。

Description

形成栅极结构侧墙的方法
技术领域
本发明涉及半导体技术领域,特别涉及一种形成栅极结构侧墙的方法。
背景技术
在1微米以下的半导体生产工艺中一般都会使用侧墙的结构,侧墙一般用来环绕多晶硅栅极,防止更大剂量的源/漏注入过于接近的沟道从而导致发生源/漏穿通(punch through)。
现有技术公开一种形成侧墙的技术方案,参照图1至2所示。首先参照图1,提供半导体衬底11,所述半导体衬底11上形成有栅介质层和栅极构成的栅极结构12、形成于栅极结构12上和两侧的侧墙层13,所述栅极结构12两侧的半导体底11中还形成有源/漏延伸区,在此为了简化图示,未示出。所述侧墙层13采用绝缘介质材料制备,厚度可以为500埃至800埃,在实际半导体工艺中所述侧墙层13一般包括氧化硅层和覆盖氧化硅层的氮化硅层。
参照图2,对侧墙层13进行刻蚀,该刻蚀步骤包括两个步骤:首先,采用第一刻蚀气体进行第一刻蚀,所述第一刻蚀气体为CF4、CHF3、O2和Ar,体积比为40∶80∶20∶250,该步骤中主要刻蚀半导体衬底11和栅极结构12顶部的侧墙层13中的氮化硅层,一般情况下,该步骤不会把导体衬底11和栅极结构12顶部的侧墙层13中的氮化硅层完全去除干净,使栅极结构12两侧的侧墙层形成“D”形状;接着,采用第二刻蚀气体进行第二刻蚀,所述第二刻蚀气体为CH3F、O2和Ar,体积比为20∶80∶100。该第二刻蚀步骤中,一方面要刻蚀第一刻蚀步骤中的未去除到位的栅极结构12侧壁上的侧墙层13中的氮化硅层(即栅极结构12两侧与半导体衬底相接触位置处的侧墙层13中的氮化硅层)至预定尺寸,同时还要除去半导体衬底11和栅极结构12顶部残留的侧墙层13中的氮化硅层,直至去除栅极结构顶部的侧墙层13,经过第二刻蚀后,所述侧墙层13变成13a,于是获得了500埃至800埃“D”形状的侧墙。
在申请号为200610071764的中国专利申请中还可以发现更多与上述技术方案相关的信息。
但是上述方法存在的问题是:由于刻蚀通常采用的是不用掩膜的各向异性刻蚀,刻蚀方向沿垂直于半导体衬底方向,由于栅极结构侧壁上的侧墙层沿垂直于半导体衬底方向的厚度,远大于半导体衬底上和栅极结构顶部的侧墙层厚度,因此在刻蚀去除栅极结构顶部和半导体衬底上的侧墙层后,栅极结构侧壁上的侧墙层仅仅顶部被刻蚀,因此形成D型的栅极侧墙。但是由于半导体制造工艺存在偏差,因此当形成侧墙层的时候厚度大于目标值,这样如果还采用现有的形成栅极结构侧墙的方法形成的栅极侧墙,沿垂直于栅极结构侧壁方向的厚度会大于目标值,这样就会影响后续制造形成的半导体器件的质量。
发明内容
本发明解决的技术问题是提供一种侧墙的形成方法提高栅极侧墙沿垂直于栅极结构侧壁方向的厚度的精确度。
为了解决上述问题,本发明提供了一种形成栅极结构侧墙的方法,包括步骤:
提供半导体衬底,所述半导体衬底上形成有栅极结构、覆盖栅极结构和半导体衬底的侧墙层;
刻蚀栅极结构侧壁上的侧墙层,直到所述侧墙层沿垂直于栅极结构侧壁方向的厚度达到预定尺寸;
刻蚀所述覆盖栅极结构和半导体衬底的侧墙层,直到栅极结构顶部和半导体衬底上的侧墙层被去除。
优选的,所述刻蚀栅极结构侧壁上的侧墙层步骤之前还包括:
对所述侧墙层的厚度进行测量,根据所述侧墙层的厚度确定需要刻蚀去除的栅极结构侧壁上的侧墙层厚度。
优选的,对所述侧墙层的厚度进行测量为:测量栅极结构侧壁上的沿垂直于栅极结构侧壁方向的侧墙层的厚度。
优选的,所述测量利用光学关键尺寸(OCD)测量。
优选的,所述刻蚀栅极结构侧壁上的侧墙层的步骤为各向同性刻蚀。
优选的,所述刻蚀栅极结构侧壁上的侧墙层的参数为:腔室压强0mt至5mt,电源功率200V至1000V,偏置电压0V至100V,刻蚀气体的流量为100sccm至500sccm。
优选的,刻蚀气体包括CF4、CHF3、CH2F2、CH3F、C4F8或者C5F8中的一种或其组合。
优选的,刻蚀气体还包括惰性气体。
优选的,所述刻蚀所述覆盖栅极结构和半导体衬底的侧墙层,为沿垂直于半导体衬底表面的各向异性刻蚀。
与现有技术相比,本发明主要具有以下优点:
本发明通过增加对栅极结构侧壁上的侧墙层进行刻蚀的步骤,从而使得即使侧墙层的厚度过厚,也可以通过对栅极结构侧壁上的侧墙层进行刻蚀,来调整形成的栅极侧墙的沿垂直于栅极结构侧壁方向的厚度,使得形成的厚度达到预定尺寸,从而提高了形成的栅极侧墙沿垂直于栅极结构侧壁方向的厚度的精确度。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1至图2为现有的形成栅极结构侧墙的示意图;
图3为本发明的形成栅极结构侧墙的方法流程图;
图4至图6为本发明的形成栅极结构侧墙的方法的示意图。
具体实施方式
由背景技术可知,在形成栅极结构侧墙的制造过程中,可能由于工艺偏差使得形成的栅极结构上的侧墙层超出预定的厚度,这样如果还利用现有的刻蚀工艺去除栅极结构顶部及半导体衬底上的侧墙层后,保留在栅极结构侧壁上的侧墙层,沿垂直栅极结构侧壁方向的厚度就会大于目标值,从而使得栅极侧墙沿垂直于栅极结构侧壁方向的厚度的精确度较差。因此本发明提供了一种形成栅极结构侧墙的方法。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是实例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图3为本发明的形成栅极结构侧墙的方法流程图。图4至图5为本发明的形成栅极结构侧墙的方法的示意图。参考图3至图5,本发明的形成栅极结构侧墙的方法包括步骤:
S10,提供半导体衬底,所述半导体衬底上形成有栅极结构、覆盖栅极结构和半导体衬底的侧墙层。
参考图4,提供半导体衬底100,所述的半导体衬底100可以是单晶硅、多晶硅或非晶硅;所述半导体衬底100也可以是硅、锗、砷化镓或硅锗化合物;该半导体衬底100还可以具有外延层或绝缘层上硅结构;所述的半导体衬底100还可以是其它半导体材料,这里不再一一列举。
在所述半导体衬底100上形成栅极结构110,所述栅极结构110包括栅氧化层110a和栅层110b,所述栅氧化层110a材料包含二氧化硅(SiO2)、掺杂铪(Hf)的二氧化硅或具有高介电常数的介质材料,如二氧化铪(HfO2)等。所述栅层110b为多晶硅材料。
形成覆盖栅极结构110和半导体衬底100侧墙层120。优选的,侧墙层可以为氮化物和氧化物的叠层结构(ON),如包括二氧化铪等或掺杂铪的二氧化硅层,及覆盖在二氧化硅上的氮化硅层。
优选的,在形成栅极结构侧墙层之后还包括:对所述侧墙层120的厚度进行测量,根据所述侧墙层120的厚度确定需要刻蚀去除的栅极结构侧壁上的侧墙层的厚度。例如,所述对侧墙层120的厚度进行测量步骤具体为:利用光学关键尺寸(OCD)测量方法测量位于栅极结构侧壁上的侧墙层厚度。然后和形成侧墙层时设置的目标值(即所述侧墙层沿垂直于栅极结构侧壁方向的厚度要达到预定尺寸)比较,实际侧墙层的厚度大于目标值的厚度,就是后续的刻蚀栅极结构侧壁上的侧墙层步骤要去除的厚度。
S20,刻蚀栅极结构侧壁上的侧墙层,直到所述侧墙层沿垂直于栅极结构侧壁方向的厚度达到预定尺寸。
参考图5,具体的,所述刻蚀可以是任何常规刻蚀技术,比如化学刻蚀技术或者等离子体刻蚀技术,具体为各向同性刻蚀。刻蚀气体包括CF4、CHF3、CH2F2、CH3F、C4F8或者C5F8中的一种或其组合。
具体的,所述刻蚀栅极结构侧壁上的侧墙层的参数为:腔室压强0mt至5mt,电源功率200V至1000V,偏置电压0V至100V,刻蚀气体为CF4,流量为100sccm至500sccm。刻蚀气体还包括惰性气体,例如Ar。
另外,该步骤还可以采用沿垂直于栅极结构侧壁方向的各向异性刻蚀。因为该步骤主要对栅极侧壁上的侧墙层进行刻蚀,而对半导体衬底和栅极结构顶部的侧墙层的刻蚀作用较小,因此在侧墙层形成的厚度大于目标值的时候,通过刻蚀栅极侧壁上的侧墙层来调节栅极侧壁上的侧墙层的厚度。因此为了避免在形成侧墙层的步骤中由于偏差形成的栅极侧壁上的侧墙层厚度小于目标值,还可以在形成侧墙层的步骤中,使形成的侧墙层大于目标值,这样可以解决由于偏差造成的侧墙层厚度偏薄,从而造成栅极侧墙偏薄的问题。
S30,刻蚀所述覆盖栅极结构和半导体衬底的侧墙层,直到栅极结构顶部和半导体衬底上的侧墙层被去除。
参考图6,所述覆盖栅极结构和半导体衬底的侧墙层120刻蚀,所述刻蚀可以是任何常规刻蚀技术,比如化学刻蚀技术或者等离子体刻蚀技术,在本实施例中,采用等离子体刻蚀技术,具体为沿垂直于半导体衬底表面的各向异性刻蚀。刻蚀采用CF4、CHF3、CH2F2、CH3F、C4F8或者C5F8中的一种或者其组合作为反应气体刻蚀。
作为本发明的一个优化实施例,所述刻蚀包括对氮化物层的第一刻蚀和对氧化物的第二刻蚀。所述第一刻蚀的气体包括CHF3与CF4,其流量范围分别为65sccm至100sccm和30sccm至50sccm,所述CHF3与CF4体积比为1.6至2.5。CHF3可以为70、80、90sccm,所述CF4对应可以为35sccm、45sccm、48sccm。所述第二刻蚀的气体包括CHF3、CF4和Ar,所述CHF3流量范围为65sccm至100sccm,所述CF4的流量范围为30sccm至50sccm,Ar的流量范围为50sccm至70sccm,可以为55sccm、60sccm、68sccm。腔室压强0mt至5mt,电源功率200V至1000V,偏置电压200V至1000V。
在该步刻蚀后,栅极结构110顶部的侧墙层120被去除,同时半导体衬底100上的侧墙层120也被去除,仅剩下栅极结构110侧壁上的侧墙层130(即栅极结构110两侧与半导体衬底100相接触位置处的侧墙层130)。
在现有技术中刻蚀形成栅极结构侧墙的方法为各向异性,主要沿垂直于半导体衬底100方向,这样就无法控制栅极结构侧墙沿垂直于栅极侧壁方向的厚度,因此在本发明中,通过增加对栅极结构侧壁上的侧墙层的刻蚀,例如各向同性的刻蚀或者沿垂直于栅极侧壁方向的刻蚀,使得栅极结构侧墙沿垂直于栅极侧壁方向的厚度可以达到预定值,从而提高了栅级结构侧墙厚度的精确度。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种形成栅极结构侧墙的方法,其特征在于,包括步骤:
提供半导体衬底,所述半导体衬底上形成有栅极结构、覆盖栅极结构和半导体衬底的侧墙层;
刻蚀栅极结构侧壁上的侧墙层,直到所述侧墙层沿垂直于栅极结构侧壁方向的厚度达到预定尺寸;
刻蚀所述覆盖栅极结构和半导体衬底的侧墙层,直到栅极结构顶部和半导体衬底上的侧墙层被去除,所述刻蚀所述覆盖栅极结构和半导体衬底的侧墙层,为沿垂直于半导体衬底表面的各向异性刻蚀。
2.根据权利要求1所述的形成栅极结构侧墙的方法,其特征在于,所述刻蚀栅极结构侧壁上的侧墙层步骤之前还包括:
对所述侧墙层的厚度进行测量,根据所述侧墙层的厚度确定需要刻蚀去除的栅极结构侧壁上的侧墙层厚度。
3.根据权利要求2所述的形成栅极结构侧墙的方法,其特征在于,所述对所述侧墙层的厚度进行测量为:测量栅极结构侧壁上的沿垂直于栅极结构侧壁方向的侧墙层的厚度。
4.根据权利要求3所述的形成栅极结构侧墙的方法,其特征在于,所述测量利用光学关键尺寸测量。
5.根据权利要求1所述的形成栅极结构侧墙的方法,其特征在于,所述刻蚀栅极结构侧壁上的侧墙层的步骤为各向同性刻蚀。
6.根据权利要求5所述的形成栅极结构侧墙的方法,其特征在于,所述刻蚀栅极结构侧壁上的侧墙层的参数为:腔室压强0mt至5mt,电源功率200W至1000W,偏置电压0V至100V,刻蚀气体的流量为100sccm至500sccm。
7.根据权利要求6所述的形成栅极结构侧墙的方法,其特征在于,刻蚀气体包括CF4、CHF3、CH2F2、CH3F、C4F8或者C5F8中的一种或其组合。
8.根据权利要求7所述的形成栅极结构侧墙的方法,其特征在于,刻蚀气体还包括惰性气体。
CN2009101992291A 2009-11-20 2009-11-20 形成栅极结构侧墙的方法 Active CN102074467B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101992291A CN102074467B (zh) 2009-11-20 2009-11-20 形成栅极结构侧墙的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101992291A CN102074467B (zh) 2009-11-20 2009-11-20 形成栅极结构侧墙的方法

Publications (2)

Publication Number Publication Date
CN102074467A CN102074467A (zh) 2011-05-25
CN102074467B true CN102074467B (zh) 2012-10-31

Family

ID=44032963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101992291A Active CN102074467B (zh) 2009-11-20 2009-11-20 形成栅极结构侧墙的方法

Country Status (1)

Country Link
CN (1) CN102074467B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978605B (zh) * 2017-11-16 2020-07-21 长江存储科技有限责任公司 3d nand栅极线狭缝沟槽的分步循环刻蚀方法
CN116825628A (zh) * 2023-08-30 2023-09-29 粤芯半导体技术股份有限公司 侧墙形成方法及半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6716710B1 (en) * 2002-04-19 2004-04-06 Advanced Micro Devices, Inc. Using a first liner layer as a spacer in a semiconductor device
CN101197275A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 栅极侧墙的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6716710B1 (en) * 2002-04-19 2004-04-06 Advanced Micro Devices, Inc. Using a first liner layer as a spacer in a semiconductor device
CN101197275A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 栅极侧墙的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2004-311999A 2004.11.04

Also Published As

Publication number Publication date
CN102074467A (zh) 2011-05-25

Similar Documents

Publication Publication Date Title
CN105742169B (zh) Ldmos装置中的锥形栅极氧化物
CN103985711B (zh) 具有减少的寄生电容量的FinFET及其制造方法
CN101536166B (zh) 形成场效应晶体管的方法、多个场效应晶体管及包括多个存储器单元的动态随机存取存储器电路
CN102087965B (zh) 形成栅极结构侧墙的方法
US9018084B2 (en) Tapered fin field effect transistor
US9543409B2 (en) Production of spacers at flanks of a transistor gate
CN103794490B (zh) 自对准双图形的形成方法
US11049973B2 (en) Semiconductor device and fabrication method thereof
US10658489B2 (en) Semiconductor structure and fabrication method thereof
CN103715080A (zh) 自对准双重图形的形成方法
CN104900495A (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
EP3217426A1 (en) Semiconductor structure and fabrication method thereof
US10573529B2 (en) Method of etching a three-dimensional dielectric layer
CN101770974A (zh) 浅沟槽隔离结构的制造方法
US11127840B2 (en) Method for manufacturing isolation structure for LDMOS
CN110648915B (zh) 半导体器件及其形成方法
CN102074467B (zh) 形成栅极结构侧墙的方法
CN104681424A (zh) 晶体管的形成方法
CN101211784B (zh) 用于制造半导体器件的方法
CN103367399A (zh) 晶体管及晶体管的形成方法
US9660058B2 (en) Method of FinFET formation
US10014386B2 (en) Method of manufacturing a transistor
CN103165425A (zh) 一种形成鳍式场效应管栅极侧壁层的方法
CN112117192B (zh) 半导体结构的形成方法
CN110085519B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121122

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121122

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation