CN101593700A - 侧墙、半导体器件及其形成方法 - Google Patents
侧墙、半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN101593700A CN101593700A CNA2008101139923A CN200810113992A CN101593700A CN 101593700 A CN101593700 A CN 101593700A CN A2008101139923 A CNA2008101139923 A CN A2008101139923A CN 200810113992 A CN200810113992 A CN 200810113992A CN 101593700 A CN101593700 A CN 101593700A
- Authority
- CN
- China
- Prior art keywords
- side wall
- layer
- wall layer
- formation method
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种侧墙形成方法，至少包括：提供其上形成有栅极、其内形成有轻掺杂区的基底；在所述基底上形成环绕所述栅极的第一侧壁层；采用包含六氯乙硅烷和碳氢气体的混合气体与氨基气体在所述第一侧壁层上形成第二侧壁层。本发明还提供了一种侧墙。可减少轻掺杂区中的杂质在形成侧墙的过程中发生扩散。本发明还提供了一种半导体器件形成方法和一种半导体器件，可减少轻掺杂区中的杂质在形成侧墙的过程中发生扩散。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种侧墙、半导体器件及其形成方法。
背景技术
在半导体器件中，侧墙设置在栅极的侧壁(side wall)上，并在晶体管中起到电隔离栅极和杂质区(如源/漏区或轻掺杂区)的作用。对于侧墙，一般使用绝缘的氧化硅膜(主要成分是SiO2)或氮化硅膜(主要成分是Si3N4)或它们的层叠膜。在此之前，使用化学气相沉积(CVD)法形成构成侧墙的这些膜。在传统的方法中，通常是在相对较高的温度条件下形成膜。
然而，当在高温条件下形成膜时，会引起以下问题。例如，在形成所述侧墙之前，已在基底内靠近所述栅极的区域中形成了轻掺杂区(LDD)；若在形成所述侧墙时，应用上述相对较高的温度条件，将导致已形成的轻掺杂区中的杂质过多地扩散，这导致在某些情况下晶体管特性下降。为了获得具有高性能和高质量的半导体器件，防止这种杂质扩散变得愈来愈重要。
2006年6月7日公布的公开号为“CN1783437A”中涉及一种在较低的温度条件下形成氧化硅膜或氮化硅膜的方法。在该方法中，将双叔丁氨基硅烷(BTBAS)用作原材料(starting material)，代替在此之前常用的四乙氧基硅烷(TEOS)或二氯甲硅烷(DCS)，由此实现更低温度的膜形成条件。
然而，当将氮化硅膜用于侧墙的整个部分或一部分时，由于氮化硅膜的介电常数比二氧化硅膜的介电常数大，在工作期间，在栅极与杂质区之间形成的侧墙上很容易出现边缘电容。该边缘电容导致晶体管的加速受到阻碍。进一步，由于与氧化硅膜相比，氮化硅膜通常在较高温度条件下形成，因此杂质会过多地扩散。因而，就尽可能减少边缘电容并避免上述杂质扩散问题，更优选将能够在较低温度条件下形成的氧化硅膜用于侧墙。
而当将氧化硅膜用于侧墙时，会引起以下问题。通常，首先，进行离子注入，用以在硅基底中形成轻掺杂区。然后，在基底的整个表面上形成氧化硅膜，并使用碳氟化合物气体干蚀刻该氧化硅膜，由此形成该侧墙。之后，使用侧墙作为掩膜，进行离子注入，以在硅基底中形成源/漏区，随后进行快速热退火(RTA)，以及如有必要，进行硅化。当进行硅化时，对其进行预处理。更具体地，通过使用氢氟酸(HF)溶液除去在硅基底上产生的原生(native)氧化膜或在干蚀刻之后残余的碳，来进行硅基底表面的清洁处理。实际生产发现，在使用氧化硅膜形成侧墙的情况下，当进行HF处理来除去原生氧化膜时，一部分侧墙将被HF溶液侵蚀而形成侧墙凹陷。所述侧墙凹陷导致在栅极和源/漏区之间容易发生漏电的问题。
由此，2008年4月2日公布的公开号为“CN101154574A”的中国专利申请中提供了一种栅极侧墙的形成方法，利用BTBAS形成氧化膜及氮化膜，并形成堆叠的侧墙，以改善上述形成杂质扩散和侧墙凹陷的缺陷，即，通过形成氧化膜及氮化膜的堆叠结构减少所述氮化膜在侧墙中所占的比例，以减少形成氮化膜的操作导致的杂质扩散；在所述氧化膜上堆叠所述氮化膜以改善侧墙凹陷的缺陷。但是，实际生产发现，在工艺节点降至65纳米及以下时，应用上述方法形成侧墙时，对轻掺杂区杂质扩散(即结深)的影响仍难以满足工艺要求。
发明内容
本发明提供了一种侧墙形成方法，可减少轻掺杂区中的杂质在形成侧墙的过程中发生扩散；本发明提供了一种侧墙，可减少轻掺杂区中的杂质在形成所述侧墙的过程中发生扩散；本发明提供了一种半导体器件形成方法，可减少轻掺杂区中的杂质在形成侧墙的过程中发生扩散；本发明提供了一种半导体器件，其内轻掺杂区中的杂质在形成侧墙的过程中只发生较少的扩散。
本发明提供的一种侧墙形成方法，至少包括：
提供其上形成有栅极、其内形成有轻掺杂区的基底；
在所述基底上形成环绕所述栅极的第一侧壁层；
采用包含六氯乙硅烷和碳氢气体的混合气体与氨基气体在所述第一侧壁层上形成第二侧壁层。
可选地，所述第一侧壁层包含氧化硅层；可选地，所述氧化硅层通过至少采用双叔丁基氨基硅烷或四乙氧基硅烷中的一种与氧基气体反应获得；可选地，所述第二侧壁层包含碳氮化硅；可选地，所述碳氢气体包含C2H4、C2H6、C3H8或C4H6中的一种或其组合。
本发明提供的一种半导体器件形成方法，其中，形成其内侧墙的步骤采用上述技术方案中任一项所述的方法。
本发明提供的一种侧墙，所述侧墙环绕形成于基底上的栅极，所述侧墙至少包括，第一侧壁层和位于所述第一侧壁层上且包含碳氮化硅的第二侧壁层。
可选地，所述第一侧壁层为氧化硅。
本发明提供的一种半导体器件，所述器件内包含上述技术方案中任一项所述的侧墙。
与现有技术相比，上述技术方案具有以下优点：
上述技术方案提供的侧墙形成方法，通过采用包含六氯乙硅烷和碳氢气体的混合气体与氨基气体在所述第一侧壁层上形成第二侧壁层，可提高形成所述第二侧壁层的速率，并可降低形成所述第二侧壁层的反应温度，可降低形成所述第二侧壁层的热预算对已形成的轻掺杂区的影响；
上述技术方案提供的侧墙形成方法的可选方式，通过以碳氮化硅作为所述第二侧壁层，即，在传统的氮化硅侧壁层中掺杂碳，可增强所述第二侧壁层抗侵蚀的能力。
附图说明
图1为本发明实施例中形成侧墙的流程示意图；
图2为本发明第一实施例中形成侧墙后轻掺杂区结深的检测结果；
图3为本发明第二实施例中形成侧墙后轻掺杂区结深的检测结果。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本领域技术人员的广泛教导，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
如图1所示，形成所述侧墙的具体步骤包括：
步骤11：提供其上形成有栅极、其内形成有轻掺杂区的基底。
在半导体衬底(substrate)内形成浅沟槽隔离、继而确定有源区、并顺序形成栅极和轻掺杂区后形成所述基底。
所述半导体衬底包含但不限于包括半导体元素的硅材料，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。所述半导体衬底还可包含氧化层或氮氧化硅层，所述氧化层材料包含二氧化硅(SiO2)、掺杂铪(Hf)的二氧化硅或二氧化铪(HfO2)。
所述栅极可包含掺杂多晶硅、由多晶硅与金属硅化物形成的叠层组合物或者金属。所述轻掺杂区包含轻掺杂漏注入(Lightly Doped Drain，LDD)区，及/或袋式(Pocket)离子注入区，均用以定义MOS器件的源漏扩展区。LDD杂质位于栅极下方半导体基底内紧贴沟道区边缘，Pocket杂质位于半导体基底内LDD区下方紧贴沟道区边缘，均为源漏区提供杂质浓度梯度。所述轻掺杂区利用离子注入工艺形成；涉及的掺杂粒子包含硼(B)、氟化亚硼(BF2)、砷(As)、磷(P)或其它可掺杂材料中的一种。
步骤12：在所述基底上形成环绕所述栅极的第一侧壁层。
所述第一侧壁层包含氧化硅层。例如，所述第一侧壁层可包括具有交替叠加结构，如氧化硅层/氮化硅层(ON结构)或氧化硅层/氮化硅层/氧化硅层(ONO结构)等。
作为本发明的第一实施例，所述氧化硅层利用双叔丁基氨基硅烷(BTBAS)与氧基气体(如氧气、臭氧或水蒸气中的一种或其组合)为反应源，利用化学气相淀积工艺形成。
具体实施步骤和工艺参数为：将至少一片基底放入化学气相反应室内；对反应室进行抽真空处理，当反应室压力达到一定值后，该值可在0.05Torr至3Torr之间，如为0.5Torr、1Torr、2Torr等，对反应室进行加热，加热的温度一般可设置在400℃至600℃之间，如为450℃、530℃、550℃或580℃等；当到达设置温度后，向反应室内通入BTBAS和氧基气体，作为示例，所述氧基气体选为氧气，其中，BTBAS的流量可设置在25sccm到500sccm之间，如为50sccm、100sccm或300sccm等；氧气的流量可设置在50sccm到1000sccm之间，如为100sccm、300sccm、500sccm或800sccm等。当沉积的氧化硅层达到预计厚度后，取出该基底，完成氧化硅层的CVD沉积。
作为本发明的第二实施例，所述氧化硅层利用四乙氧基硅烷(TEOS)与氧基气体(如氧气、臭氧或水蒸气中的一种或其组合)为反应源，利用化学气相淀积工艺形成。
具体实施步骤和工艺参数为：将至少一片基底放入化学气相反应室内；对反应室进行抽真空处理，当反应室压力达到一定值后，该值可在0.2Torr至5Torr之间，如为0.5Torr、1Torr、2Torr等，对反应室进行加热，加热的温度一般可设置在500℃至600℃之间，如为530℃、550℃或580℃等；当到达设置温度后，向反应室内通入TEOS和氧基气体，作为示例，所述氧基气体选为氧气，其中，TEOS的流量可设置在25sccm到500sccm之间，如为50sccm、100sccm或300sccm等；氧气的流量可设置在0sccm到50000sccm之间，如为1000sccm、5000sccm、10000sccm或100000sccm等。当沉积的氧化硅层达到预计厚度后，取出该基底，完成氧化硅层的CVD沉积。
步骤13：采用包含六氯乙硅烷和碳氢气体的混合气体与氨基气体在所述第一侧壁层上形成第二侧壁层。
所述碳氢气体包含C2H4、C2H6、C3H8或C4H6中的一种或其组合。所述氨基气体为氨气。利用化学气相淀积工艺形成所述第二侧壁层。所述第二侧壁层包含碳氮化硅；在传统的氮化硅侧壁层中掺杂碳，可增强所述第二侧壁层抗侵蚀的能力。下面以C2H4为例说明所述第二侧壁层的形成过程。
具体实施步骤和工艺参数为：将至少一片基底放入化学气相反应室内；对反应室进行抽真空处理，当反应室压力达到一定值后，该值可在0.1Torr至5Torr之间，如为0.5Torr、1Torr、2Torr等，对反应室进行加热，加热的温度一般可设置在400℃至600℃之间，如为500℃、530℃或560℃等；当到达设置温度后，向反应室内通入HCD、C2H4和氨气，其中，HCD的流量可设置在5sccm到200sccm之间，如为50sccm、100sccm或150sccm等；氨气的流量可设置在50sccm到5000sccm之间，如为500sccm、1000sccm、2000sccm或3500sccm等；C2H4的流量可设置在50sccm到3000sccm之间，如为500sccm、1000sccm、2000sccm或2500sccm等。当沉积的氧化硅层达到预计厚度后，取出该基底，完成氧化硅层的CVD沉积。
通过采用包含六氯乙硅烷和碳氢气体的混合气体与氨基气体在所述第一侧壁层上形成第二侧壁层，可提高形成所述第二侧壁层的速率，并可降低形成所述第二侧壁层的反应温度，可降低形成所述第二侧壁层的热预算对已形成的轻掺杂区的影响。
实际生产发现，在65nm工艺节点，应用上述工艺条件形成所述第二侧壁层时，反应速率约为4.5埃/分钟。而现有技术中，采用BTBAS和氨气为反应源形成氮化硅层(现有技术中以氮化硅层作为第二侧壁层)时，反应速率则约为3.1埃/分钟。具体工艺条件包括：反应室压力在0.05Torr至3Torr之间，如为1Torr、2Torr等，反应室温度一般可设置在500℃至600℃之间，如为530℃、550℃或580℃等；其中，BTBAS的流量可设置在25sccm到500sccm之间，如为50sccm、100sccm或300sccm等；氨气的流量可设置在50sccm到1000sccm之间，如为100sccm、300sccm、500sccm或800sccm等。可见，采用包含六氯乙硅烷和碳氢气体的混合气体与氨基气体形成第二侧壁层，可提高形成所述第二侧壁层的速率。
此外，采用BTBAS和氨气为反应源形成氮化硅层时，反应温度多选用580℃，而采用包含六氯乙硅烷和碳氢气体的混合气体与氨基气体形成第二侧壁层时，反应温度多选用560℃。可见，采用包含六氯乙硅烷和碳氢气体的混合气体与氨基气体形成第二侧壁层，降低了形成所述第二侧壁层的反应温度。
通过试验数据验证形成所述第二侧壁层的热预算对已形成的轻掺杂区的影响。
如图2所示，曲线21和22分别代表采用BTBAS和氧气形成第一侧壁层时采用BTBAS和氨气为反应源形成氮化硅层和而采用包含六氯乙硅烷和碳氢气体的混合气体与氨基气体形成第二侧壁层后测得的所述轻掺杂区的二次离子质谱曲线。检测设备为MOTOROLA MOS17二次离子质谱仪。
如图2中数据所揭示，LDD的结深(Xj；取掺杂粒子浓度为5E18个/cm3时的深度值)由24.3nm减小至15.3nm；而另一参数掺杂粒子浓度变化梯度(abruptness；取掺杂粒子浓度由1E19个/cm3变化至1E18个/cm3时的曲线斜率均值)由4.3减小至3.9。可见，通过采用包含六氯乙硅烷和碳氢气体的混合气体与氨基气体在所述第一侧壁层上形成第二侧壁层，可降低形成所述第二侧壁层的热预算对已形成的轻掺杂区的影响。
作为另一验证，如图3所示，曲线31和32分别代表采用BTBAS和氧气形成第一侧壁层、采用BTBAS和氨气为反应源形成氮化硅层，和采用TEOS和氧气形成第一侧壁层、采用包含六氯乙硅烷和碳氢气体的混合气体与氨基气体形成第二侧壁层后测得的所述轻掺杂区的二次离子质谱曲线。检测设备为MOTOROLA MOS17二次离子质谱仪。
如图3中数据所揭示，LDD的结深(Xj；取掺杂粒子浓度为5E18个/cm3时的深度值)由24.3nm减小至15.6nm；而另一参数掺杂粒子浓度变化梯度(abruptness；取掺杂粒子浓度由1E19个/cm3变化至1E18个/cm3时的曲线斜率均值)由4.3减小至4.2。可见，无论通过何种途径形成所述第一侧壁层，形成所述第二侧壁层的热预算才对已形成的轻掺杂区产生主要影响。
本发明还提供了一种半导体器件形成方法，形成所述器件内包含侧墙的步骤采用上述的方法。
本发明还提供了一种侧墙，所述侧墙环绕形成于基底上的栅极，特别地，所述侧墙至少包括，第一侧壁层和位于所述第一侧壁层上且包含碳氮化硅的第二侧壁层。可选地，所述第一侧壁层为氧化硅。
本发明还提供了一种半导体器件，所述器件包含上述侧墙。
需强调的是，未加说明的步骤均可采用传统的方法获得，且具体的工艺参数根据产品要求及工艺条件确定。
尽管通过在此的实施例描述说明了本发明，和尽管已经足够详细地描述了实施例，申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此，在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此，可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。
Claims (9)
1.一种侧墙形成方法，其特征在于，至少包括：
提供其上形成有栅极、其内形成有轻掺杂区的基底；
在所述基底上形成环绕所述栅极的第一侧壁层；
采用包含六氯乙硅烷和碳氢气体的混合气体与氨基气体在所述第一侧壁层上形成第二侧壁层。
2.根据权利要求1所述的侧墙形成方法，其特征在于：所述第一侧壁层包含氧化硅层。
3.根据权利要求2所述的侧墙形成方法，其特征在于：所述氧化硅层通过至少采用双叔丁基氨基硅烷或四乙氧基硅烷中的一种与氧基气体反应获得。
4.根据权利要求1所述的侧墙形成方法，其特征在于：所述第二侧壁层包含碳氮化硅。
5.根据权利要求1所述的侧墙形成方法，其特征在于：所述碳氢气体包含C2H4、C2H6、C3H8或C4H6中的一种或其组合。
6.一种半导体器件形成方法，其中，形成其内侧墙的步骤采用权利要求1-5中任一项所述的方法。
7.一种侧墙，所述侧墙环绕形成于基底上的栅极，其特征在于：所述侧墙至少包括，第一侧壁层和位于所述第一侧壁层上且包含碳氮化硅的第二侧壁层。
8.根据权利要求7所述的侧墙，其特征在于：所述第一侧壁层为氧化硅。
9.一种半导体器件，所述器件内包含权利要求7或8中所述的侧墙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008101139923A CN101593700A (zh) | 2008-05-30 | 2008-05-30 | 侧墙、半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008101139923A CN101593700A (zh) | 2008-05-30 | 2008-05-30 | 侧墙、半导体器件及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101593700A true CN101593700A (zh) | 2009-12-02 |
Family
ID=41408284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2008101139923A Pending CN101593700A (zh) | 2008-05-30 | 2008-05-30 | 侧墙、半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101593700A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102087965B (zh) * | 2009-12-04 | 2012-10-03 | 中芯国际集成电路制造(上海)有限公司 | 形成栅极结构侧墙的方法 |
-
2008
- 2008-05-30 CN CNA2008101139923A patent/CN101593700A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102087965B (zh) * | 2009-12-04 | 2012-10-03 | 中芯国际集成电路制造(上海)有限公司 | 形成栅极结构侧墙的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7259050B2 (en) | Semiconductor device and method of making the same | |
| US9425287B2 (en) | Reducing variation by using combination epitaxy growth | |
| US9064688B2 (en) | Performing enhanced cleaning in the formation of MOS devices | |
| US7294581B2 (en) | Method for fabricating silicon nitride spacer structures | |
| TW202405905A (zh) | 半導體元件結構 | |
| US7554110B2 (en) | MOS devices with partial stressor channel | |
| US7494884B2 (en) | SiGe selective growth without a hard mask | |
| CN102709183B (zh) | 用于制造半导体器件的方法 | |
| US9412868B2 (en) | Semiconductor device and fabrication method thereof | |
| US20060040497A1 (en) | Material for contact etch layer to enhance device performance | |
| US20070190730A1 (en) | Resolving pattern-loading issues of SiGe stressor | |
| US8895435B2 (en) | Polysilicon layer and method of forming the same | |
| US9209270B2 (en) | MOS devices having non-uniform stressor doping | |
| US10068983B2 (en) | High-K metal gate | |
| US20100270622A1 (en) | Semiconductor Device Having a Strain Inducing Sidewall Spacer and a Method of Manufacture Therefor | |
| CN101447430A (zh) | 侧墙形成方法 | |
| CN101364538B (zh) | 栅层形成方法 | |
| CN100561672C (zh) | 栅极侧壁层的形成方法 | |
| CN102646596B (zh) | 通过使用组合外延生长减少变化 | |
| CN101593700A (zh) | 侧墙、半导体器件及其形成方法 | |
| CN102655092B (zh) | 晶体管的制备方法 | |
| CN102347237B (zh) | 用于制造包含应力层的半导体器件结构的方法 | |
| CN101958249B (zh) | 提高mos晶体管载流子迁移率的方法 | |
| CN102751189B (zh) | 晶体管的制备方法 | |
| TWI846702B (zh) | 磷摻雜砷化矽膜的沉積方法及相關的半導體元件結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20091202 |