CN101447430A - 侧墙形成方法 - Google Patents
侧墙形成方法 Download PDFInfo
- Publication number
- CN101447430A CN101447430A CNA2007101716610A CN200710171661A CN101447430A CN 101447430 A CN101447430 A CN 101447430A CN A2007101716610 A CNA2007101716610 A CN A2007101716610A CN 200710171661 A CN200710171661 A CN 200710171661A CN 101447430 A CN101447430 A CN 101447430A
- Authority
- CN
- China
- Prior art keywords
- side wall
- oxide layer
- formation method
- nitration case
- wall formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
一种侧墙形成方法,包括:提供半导体基底;在所述半导体基底上形成栅极;以所述栅极为掩膜,在所述半导体基底上形成超浅结;以乙硅烷作为反应气体,在已形成超浅结的半导体基底上形成绝缘层;刻蚀所述绝缘层,以形成环绕所述栅极的侧墙。可减少超浅结内的掺杂材料的扩散,进而减少结深的增加。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种侧墙形成方法。
背景技术
在半导体制程中,侧墙(spacer)用来环绕栅极,以防止更大剂量的源漏(S/D)注入过于接近沟道以致可能发生的源漏穿通。
当前,形成所述侧墙的步骤包括:提供半导体基底;如图1a和1b所示,在所述半导体基底10上形成栅极20;以所述栅极20为掩膜,在所述半导体基底10上形成超浅结30;在已形成超浅结30的半导体基底10上形成绝缘层;刻蚀所述绝缘层,以形成环绕所述栅极20的侧墙40。
随着器件临界尺寸进入65纳米及其以下,所述超浅结(ultra shallowjunction,USJ)的制作工艺逐渐成为半导体制程中的关键工艺,超浅结结深成为关键工艺参数。不断提高的速度和封装密度的需要,导致器件在很大程度上要求器件的沟道长度等比例地减小,为保持器件的电学性能,关键的器件要素必须随之减小;如何缩小所述超浅结的结深成为业界追求的目标。
然而,实际生产发现,应用传统方法形成超浅结30后,后续的侧墙40形成过程仍包含热处理操作,通常,根据选择的工艺,如形成绝缘层时所需的在600~700摄氏度高温下持续3分钟,或在500~550摄氏度高温下持续1小时;而所述超浅结是经由对所述半导体基底10执行轻掺杂漏注入(LDD)后形成的,如此高温将引起所述超浅结30内的掺杂材料从半导体基底的注入区域向外扩散。由于这种扩散作用,所述超浅结30的结深将因侧墙40的形成而增加,变成超浅结32。
虽然业界一直关注扩散引起的结深增加的问题,但解决方案的角度通常从后续退火工艺入手。如,2005年10月5日公开的公告号为“CN1222016C”的中国专利中提供的一种通过激光退火和快速加温退火形成超浅结的方法。如何进一步减少超浅结内的掺杂材料的扩散,进而减少结深的增加成为本领域技术人员亟待解决的问题。
发明内容
本发明提供了一种侧墙形成方法,可减少超浅结内的掺杂材料的扩散,进而减少结深的增加。
本发明提供的一种侧墙形成方法,包括:
提供半导体基底;
在所述半导体基底上形成栅极;
以所述栅极为掩膜,在所述半导体基底上形成超浅结;
以乙硅烷作为反应气体,在已形成超浅结的半导体基底上形成绝缘层;
刻蚀所述绝缘层,以形成环绕所述栅极的侧墙。
可选地,所述绝缘层包含氧化层及/或氮化层;可选地,形成所述绝缘层的工艺包括亚常压化学气相淀积和常压化学气相淀积;可选地,所述乙硅烷的流速范围为2~20sccm;可选地,形成所述氧化层时,涉及的反应气体还包含一氧化二氮,所述一氧化二氮的流速范围为1000~10000sccm;可选地,形成所述氮化层时,涉及的反应气体还包含氨气,所述氨气的流速范围为1000~10000sccm;可选地,形成所述氧化层或氧化层及氮化层时,以氮气作为缓冲气体,所述氮气的流速范围为1000~10000sccm;可选地,形成所述氧化层或氧化层及氮化层时,反应压力范围为100~400torr;可选地,形成所述氧化层时,反应温度范围为500~550摄氏度;可选地,形成所述氮化层时,反应温度范围为600~700摄氏度;可选地,形成所述绝缘层时,反应持续时间为1~10分钟。
与现有技术相比,本发明具有以下优点:
本发明提供的侧墙形成方法,通过采用乙硅烷作为反应气体,沉积用以形成侧墙时的绝缘层,由于乙硅烷中硅氢键的键能低于传统反应气体硅烷中硅氢键的键能,致使利用乙硅烷替代硅烷作为沉积反应气体时,可使缩短反应时间及/或降低反应温度成为可能,使减少超浅结发生扩散效应的持续时间及扩散效应发生的程度成为可能,继而,使减少超浅结内的掺杂材料的扩散成为可能,进而,使减少结深的增加成为可能;
本发明提供的侧墙形成方法的可选方式,通过采用单片处理工艺,即采用亚常压化学气相淀积及/或低压化学气相淀积工艺沉积用以形成侧墙的绝缘层,可缩短反应时间,继而,使减少超浅结内的掺杂材料的扩散成为可能,进而,使减少结深的增加成为可能。
附图说明
图1a和图1b分别为说明现有技术中经历轻掺杂离子注入后和形成侧墙后形成的超浅结的结构示意图;
图2为说明本发明实施例的形成侧墙的流程示意图;
图3为说明本发明实施例的半导体基底的结构示意图;
图4为说明本发明实施例的形成栅极后的半导体基底的结构示意图;
图5为说明本发明实施例的形成超浅结后的半导体基底的结构示意图;
图6为说明本发明实施例的形成绝缘层后的半导体基底的结构示意图;
图7为说明本发明实施例的形成氧化物侧墙后的半导体基底的结构示意图;
图8为说明本发明实施例的形成ON侧墙后的半导体基底的结构示意图;
图9为说明本发明实施例的形成包含侧墙基层及氧化物的侧墙后的半导体基底的结构示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述,其中表示了本发明的优选实施例,应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此,下列的描述应当被理解为对于本领域技术人员的广泛教导,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于具有本发明优势的本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
当前,在半导体器件制程中,通常需在形成超浅结后,顺序执行形成侧墙的操作。形成所述侧墙的操作包括在已形成超浅结的半导体基底上形成绝缘层和刻蚀所述绝缘层的操作。形成所述侧墙的操作均为热处理操作,如,沉积所述绝缘层的操作可利用炉管或单片沉积工艺进行;通常,所述绝缘层材料可包含氧化硅及/或氮化硅,利用炉管沉积所述绝缘层时,工艺条件为530摄氏度和持续时间为1小时,沉积所述绝缘层的反应物可包含TEOS或BABTS;而利用单片沉积工艺,如利用亚常压化学气相淀积及/或低压化学气相淀积工艺沉积所述绝缘层时,工艺条件为675摄氏度和持续时间为3分钟,沉积所述绝缘层的反应气体包含硅烷。上述热处理操作涉及的高温将引起所述超浅结内的掺杂材料从半导体基底的注入区域向外扩散,这种扩散作用将导致所述超浅结的结深因侧墙的形成而增加。
为减少所述超浅结内掺杂材料的扩散,通常要求形成所述侧墙的过程反应温度低且持续时间短,但是,应用上述两种方法形成所述侧墙时,均无法同时满足上述要求。
本发明的发明人经历分析与实践后,提出了一种侧墙形成方法,应用所述方法,可在形成所述侧墙的过程中,实现低反应温度和低热处理操作持续时间的结合,继而,减少扩散发生的程度,进而,可使减少扩散现象的发生成为可能。
应用本发明提供的方法形成侧墙的具体步骤包括:
结合图2及图3所示,步骤201:提供半导体基底100。
所述半导体基底100为已完成浅沟槽隔离、继而确定有源区的半导体衬底(substrate)。
所述半导体衬底包含但不限于包括半导体元素的硅材料,例如单晶、多晶或非晶结构的硅或硅锗(SiGe),也可以是绝缘体上硅(SOI)。所述半导体衬底还可包含氧化层或氮氧化硅层,所述氧化层材料包含二氧化硅(SiO2)、掺杂铪(Hf)的二氧化硅或二氧化铪(HfO2)。
结合图2及图4所示,步骤202:在所述半导体基底100上形成栅极120。
所述栅极120可包含掺杂多晶硅、由多晶硅与金属硅化物形成的叠层组合物或者金属。
结合图2及图5所示,步骤303:以所述栅极120为掩膜,在所述半导体基底100上形成超浅结140。
所述超浅结140用以形成轻掺杂漏注入(Lightly Doped Drain,LDD)区,及/或袋式(Pocket)离子注入区,均用以定义MOS器件的源漏扩展区。LDD杂质位于栅极下方半导体基底内紧贴沟道区边缘,Pocket杂质位于半导体基底内LDD区下方紧贴沟道区边缘,均为源漏区提供杂质浓度梯度。
所述超浅结140利用离子注入工艺形成;涉及的掺杂粒子包含硼(B)、氟化亚硼(BF2)、砷(As)、磷(P)或其它可掺杂材料中的一种。
结合图2及图6所示,步骤304:以乙硅烷作为反应气体,在已形成超浅结140的半导体基底100上形成绝缘层160。
所述绝缘层160包含氧化层及/或氮化层。
作为本发明的第一实施例,所述绝缘层为氧化层时,经历后续刻蚀操作后,形成氧化物侧墙,如图7所示。
本发明的发明人分析后认为,乙硅烷(Si2H6)中硅和氢之间的键能小于传统技术中应用的硅烷(SiH4)中硅和氢之间的键能,致使对于沉积反应而言,乙硅烷将具有更大的活性,即在相同的温度条件下,利用乙硅烷将使反应进行得更充分;或者,利用相同工艺参数的乙硅烷可使反应在更低的温度下进行。
形成所述氧化层的工艺包括亚常压化学气相淀积(SACVD)和常压化学气相淀积(APCVD),以实现单片沉积,继而,可减少热处理操作持续时间,进而,可使减少扩散现象的发生成为可能。
作为示例,应用乙硅烷(Si2H6)形成所述氧化层的工艺参数包括:Si2H6的流速范围为2~20sccm,如5sccm、10sccm、12sccm或15sccm;涉及的辅助反应气体N2O的流速范围为1000~10000sccm,如2000sccm、4000sccm、5000sccm或8000sccm;涉及的缓冲气体N2的流速范围为1000~10000sccm,如2000sccm、4000sccm、5000sccm或8000sccm;反应腔内压力范围为100~400torr,如150torr、200torr、250torr或300torr;反应温度范围为500~550摄氏度,如510摄氏度、520摄氏度、525摄氏度或535摄氏度;所述反应持续时间为1~10分钟,如2分钟、3分钟或5分钟。
步骤305:刻蚀所述绝缘层,以形成环绕所述栅极的侧墙。
作为本发明的第二实施例,沉积和刻蚀所述绝缘层的步骤包含间隔沉积氧化层和氮化层后顺序刻蚀所述氧化层和氮化层的操作;即,将间隔沉积于所述半导体基底上的氧化层和氮化层分别称为第一氧化层、第一氮化层、第二氧化层、第二氮化层、......、第N氧化层/第N氮化层时,沉积和刻蚀所述绝缘层的步骤包含顺序形成第一氧化层、第一氮化层、第二氧化层、第二氮化层、......、第N氧化层/第N氮化层后,再顺序刻蚀第N氧化层/第N氮化层、......、第二氮化层、第二氧化层、第一氮化层、第一氧化层的操作。
此外,沉积和刻蚀所述绝缘层的步骤还包含间隔沉积及刻蚀氧化层和氮化层的操作;即,将间隔沉积于所述半导体基底上的氧化层和氮化层分别称为第一氧化层、第一氮化层、第二氧化层、第二氮化层、......、第N氧化层/第N氮化层时,沉积和刻蚀所述绝缘层的步骤包含沉积所述第一氧化层后,刻蚀所述第一氧化层;继而,沉积所述第一氮化层,所述第一氮化层覆盖刻蚀后的所述第一氧化层;进而,刻蚀所述第一氮化层;......;直至沉积第N氧化层/第N氮化层后,刻蚀所述第N氧化层/第N氮化层。
所述氧化层的数目大于或等于所述氮化层的数目;所述氧化层和氮化层用以经历后续刻蚀操作形成组合侧墙(即ON/ONO侧墙),作为示例,形成的ON侧墙184如图8所示。
形成所述氧化层和氮化层的工艺包括亚常压化学气相淀积(SACVD)和常压化学气相淀积(APCVD)。
作为示例,应用乙硅烷(Si2H6)形成所述氧化层的工艺参数包括:Si2H6的流速范围为2~20sccm,如5sccm、10sccm、12sccm或15sccm;涉及的辅助反应气体N2O的流速范围为1000~10000sccm,如2000sccm、4000sccm、5000sccm或8000sccm;涉及的缓冲气体N2的流速范围为1000~10000sccm,如2000sccm、4000sccm、5000sccm或8000sccm;反应腔内压力范围为100~400torr,如150torr、200torr、250torr或300torr;反应温度范围为500~550摄氏度,如510摄氏度、520摄氏度、525摄氏度或535摄氏度;所述反应持续时间为1~10分钟,如2分钟、3分钟或5分钟。
作为示例,应用乙硅烷(Si2H6)形成所述氮化层的工艺参数包括:Si2H6的流速范围为2~20sccm,如5sccm、10sccm、12sccm或15sccm;涉及的辅助反应气体NH3的流速范围为1000~10000sccm,如2000sccm、4000sccm、5000sccm或8000sccm;涉及的缓冲气体N2的流速范围为1000~10000sccm,如2000sccm、4000sccm、5000sccm或8000sccm;反应腔内压力范围为100~400torr,如150torr、200torr、250torr或300torr;反应温度范围为600~700摄氏度,如620摄氏度、650摄氏度、675摄氏度或685摄氏度;所述反应持续时间为1~10分钟,如2分钟、3分钟或5分钟。
作为本发明的第三实施例,沉积和刻蚀所述绝缘层的步骤包含间隔沉积及刻蚀氮化层和氧化层的操作。所述氮化层的数目大于或等于所述氧化层的数目;相应地,将间隔沉积于所述半导体基底上的氮化层和氧化层分别称为第一氮化层、第一氧化层、第二氮化层、第二氧化层、......、第N氧化层/第N氮化层;沉积和刻蚀所述绝缘层的步骤包含沉积所述第一氮化层后,刻蚀所述第一氮化层;继而,沉积所述第一氧化层,所述第一氧化层覆盖刻蚀后的所述第一氮化层;进而,刻蚀所述第一氧化层;......;直至沉积第N氮化层/第N氧化层后,刻蚀所述第N氮化层/第N氧化层。所述第一氮化层的厚度小于或等于所述第N氧化层及/或所述第N氮化层的厚度;所述第一氮化层用以经历后续刻蚀操作形成侧墙基层;所述第一氧化层至第N氧化层/第N氮化层用以经历后续刻蚀操作后与所述侧墙基层共同形成侧墙186,如图9所示。
形成所述氮化层和氧化层的工艺包括亚常压化学气相淀积(SACVD)和常压化学气相淀积(APCVD)。
作为示例,应用乙硅烷(Si2H6)形成所述氮化层的工艺参数包括:Si2H6的流速范围为2~20sccm,如5sccm、10sccm、12sccm或15sccm;涉及的辅助反应气体NH3的流速范围为1000~10000sccm,如2000sccm、4000sccm、5000sccm或8000sccm;涉及的缓冲气体N2的流速范围为1000~10000sccm,如2000sccm、4000sccm、5000sccm或8000sccm;反应腔内压力范围为100~400torr,如150torr、200torr、250torr或300torr;反应温度范围为600~700摄氏度,如620摄氏度、650摄氏度、675摄氏度或685摄氏度;所述反应持续时间为1~10分钟,如2分钟、3分钟或5分钟。
作为示例,应用乙硅烷(Si2H6)形成所述氧化层的工艺参数包括:Si2H6的流速范围为2~20sccm,如5sccm、10sccm、12sccm或15sccm;涉及的辅助反应气体N2O的流速范围为1000~10000sccm,如2000sccm、4000sccm、5000sccm或8000sccm;涉及的缓冲气体N2的流速范围为1000~10000sccm,如2000sccm、4000sccm、5000sccm或8000sccm;反应腔内压力范围为100~400torr,如150torr、200torr、250torr或300torr;反应温度范围为500~550摄氏度,如510摄氏度、520摄氏度、525摄氏度或535摄氏度;所述反应持续时间为1~10分钟,如2分钟、3分钟或5分钟。
考虑到,通常,在形成所述侧墙基层之后执行形成所述超浅结的操作,形成所述第一氮化层的操作可应用传统工艺进行。需强调的是,未加说明的步骤均可采用传统的方法获得,且具体的工艺参数根据产品要求及工艺条件确定。
尽管通过在此的实施例描述说明了本发明,和尽管已经足够详细地描述了实施例,申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此,在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此,可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。
Claims (11)
1.一种侧墙形成方法,其特征在于,包括:
提供半导体基底;
在所述半导体基底上形成栅极;
以所述栅极为掩膜,在所述半导体基底上形成超浅结;
以乙硅烷作为反应气体,在已形成超浅结的半导体基底上形成绝缘层;
刻蚀所述绝缘层,以形成环绕所述栅极的侧墙。
2.根据权利要求1所述的侧墙形成方法,其特征在于:所述绝缘层包含氧化层或氧化层及氮化层。
3.根据权利要求2所述的侧墙形成方法,其特征在于:形成所述绝缘层的工艺包括亚常压化学气相淀积和常压化学气相淀积。
4.根据权利要求3所述的侧墙形成方法,其特征在于:所述乙硅烷的流速范围为2~20sccm。
5.根据权利要求3所述的侧墙形成方法,其特征在于:形成所述氧化层时,涉及的反应气体还包含一氧化二氮,所述一氧化二氮的流速范围为1000~10000sccm。
6.根据权利要求3所述的侧墙形成方法,其特征在于:形成所述氮化层时,涉及的反应气体还包含氨气,所述氨气的流速范围为1000~10000sccm。
7.根据权利要求3所述的侧墙形成方法,其特征在于:形成所述氧化层或氧化层及氮化层时,以氮气作为缓冲气体,所述氮气的流速范围为1000~10000sccm。
8.根据权利要求3所述的侧墙形成方法,其特征在于:形成所述氧化层或氧化层及氮化层时,反应压力范围为100~400torr。
9.根据权利要求3所述的侧墙形成方法,其特征在于:形成所述氧化层时,反应温度范围为500~550摄氏度。
10.根据权利要求3所述的侧墙形成方法,其特征在于:形成所述氮化层时,反应温度范围为600~700摄氏度。
11.根据权利要求3所述的侧墙形成方法,其特征在于:形成所述绝缘层时,反应持续时间为1~10分钟。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007101716610A CN101447430A (zh) | 2007-11-27 | 2007-11-27 | 侧墙形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007101716610A CN101447430A (zh) | 2007-11-27 | 2007-11-27 | 侧墙形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101447430A true CN101447430A (zh) | 2009-06-03 |
Family
ID=40743002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007101716610A Pending CN101447430A (zh) | 2007-11-27 | 2007-11-27 | 侧墙形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101447430A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102534550A (zh) * | 2012-02-27 | 2012-07-04 | 上海华力微电子有限公司 | 一种用于栅极侧墙的二氧化硅薄膜的沉积方法 |
CN102605346A (zh) * | 2012-03-31 | 2012-07-25 | 上海华力微电子有限公司 | 一种mim型电容中绝缘体二氧化硅薄膜的制备方法 |
CN102703878A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | 一种侧墙薄膜沉积方法 |
CN102709176A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | Mim型电容中绝缘体二氧化硅薄膜的制备方法 |
CN102703879A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | 金属硅化物阻挡层薄膜的沉积方法 |
CN103972102A (zh) * | 2014-04-22 | 2014-08-06 | 上海华力微电子有限公司 | 超浅结的形成方法及半导体器件的形成方法 |
-
2007
- 2007-11-27 CN CNA2007101716610A patent/CN101447430A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102534550A (zh) * | 2012-02-27 | 2012-07-04 | 上海华力微电子有限公司 | 一种用于栅极侧墙的二氧化硅薄膜的沉积方法 |
CN102605346A (zh) * | 2012-03-31 | 2012-07-25 | 上海华力微电子有限公司 | 一种mim型电容中绝缘体二氧化硅薄膜的制备方法 |
CN102703878A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | 一种侧墙薄膜沉积方法 |
CN102709176A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | Mim型电容中绝缘体二氧化硅薄膜的制备方法 |
CN102703879A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | 金属硅化物阻挡层薄膜的沉积方法 |
CN103972102A (zh) * | 2014-04-22 | 2014-08-06 | 上海华力微电子有限公司 | 超浅结的形成方法及半导体器件的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102707125B1 (ko) | 인 도핑된 실리콘 비소 막의 증착 방법 및 관련 반도체 소자 구조 | |
CN100364070C (zh) | 半导体元件与其形成方法 | |
US7371649B2 (en) | Method of forming carbon-containing silicon nitride layer | |
CN100466195C (zh) | 移除间隙壁的方法、金氧半导体晶体管元件及其制造方法 | |
US6376318B1 (en) | Method of manufacturing a semiconductor device | |
CN102709183B (zh) | 用于制造半导体器件的方法 | |
US9142671B2 (en) | Lateral double-diffused metal oxide semiconductor | |
CN101281926A (zh) | 半导体结构 | |
US20130252392A1 (en) | Performing Enhanced Cleaning in the Formation of MOS Devices | |
CN101447430A (zh) | 侧墙形成方法 | |
US6806149B2 (en) | Sidewall processes using alkylsilane precursors for MOS transistor fabrication | |
CN101419905B (zh) | 制造半导体器件的方法 | |
CN105529268B (zh) | 晶体管及其形成方法 | |
CN101364538B (zh) | 栅层形成方法 | |
US9646830B2 (en) | Semiconductor structure and fabrication method thereof | |
CN101399191A (zh) | 栅层的制造方法及半导体器件的制造方法 | |
CN102044438B (zh) | Mos晶体管及其制造方法 | |
CN103000499A (zh) | 一种锗硅硼外延层生长方法 | |
CN102054700B (zh) | Pmos晶体管的制造方法 | |
CN102915968A (zh) | Cmos晶体管的制作方法 | |
CN101197282A (zh) | 半导体器件及其制造方法 | |
CN100472725C (zh) | 减少字元线片电阻的方法 | |
CN101364536A (zh) | 栅层形成方法 | |
CN103426735A (zh) | 半导体结构的形成方法及mos晶体管的形成方法 | |
CN100585817C (zh) | 一种可改善负温度不稳定性的pmos管制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090603 |