CN102605346A - 一种mim型电容中绝缘体二氧化硅薄膜的制备方法 - Google Patents
一种mim型电容中绝缘体二氧化硅薄膜的制备方法 Download PDFInfo
- Publication number
- CN102605346A CN102605346A CN2012100903324A CN201210090332A CN102605346A CN 102605346 A CN102605346 A CN 102605346A CN 2012100903324 A CN2012100903324 A CN 2012100903324A CN 201210090332 A CN201210090332 A CN 201210090332A CN 102605346 A CN102605346 A CN 102605346A
- Authority
- CN
- China
- Prior art keywords
- preparation
- electric capacity
- silica membrane
- isolator
- type electric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及半导体制造领域,尤其涉及一种MIM型电容中绝缘体二氧化硅薄膜的制备方法。本发明提出一种MIM型电容中绝缘体二氧化硅薄膜的制备方法,通过次大气压化学气相沉积多次沉积和钝化去氢处理工艺的循环过程来完成整个二氧化硅薄膜的沉积过程,从而能够有效的去除薄膜中存在的Si-OH键,改善了MIM中二氧化硅薄膜的性能,具有较好的电学稳定性。
Description
技术领域
本发明涉及半导体集成电路的制造领域,尤其涉及一种MIM型电容中绝缘体二氧化硅薄膜的制备方法。
背景技术
次大气压化学气相沉积(Sub Atmosphere Chemical Vapor Deposition,简称SACVD)是一种应用比较广泛的化学气相沉积技术,该技术利用臭氧以及四乙基硅甲烷(TEOS)做为反应起始气体,在温度为300-500℃之间进行热化学反应,由于其反应压力一般在50-600torr,略低于大气压,因此称之为次大气压化学气相沉积。
由于SACVD在反应过程中不需要借助等离子体解离反应气体,而是通过臭氧中的活性氧原子与TEOS中的硅反应生成二氧化硅,因此,由SACVD方法制备的二氧化硅薄膜(绝缘层)在沉积过程中对衬底没有等离子体诱导损伤(Plasma Induced Damage,简称PID),且具有比较好的阶梯覆盖能力以及均匀度。所以,在半导体制备过程中,尤其是比较先进的工艺中,可以选用SACVD方法来制备金属-绝缘体-金属型电容中的二氧化硅绝缘层。
图1为本发明背景技术中金属-绝缘体-金属(MIM)电容的结构示意图;如图1所示,衬底上具有下金属连线101及上金属连线103,该两层金属连线利用层间介质层102隔离,并通过通孔结构104实现互连。在该下层金属结构101与上层金属结构103之间的层间介质层102内形成了MIM电容,包括下电极111、上电极112及位于两电极间的电容绝缘层113,其中,该电容绝缘层113是通过次大气压化学气相沉积而成。另外,该电容的下电极111和上电极112还分别通过在层间介质层102内形成的连接孔105连接至位于层间介质层102表面内的上层金属连线103。
图2是本发明背景技术中常规制备二氧化硅绝缘层的工艺流程图;如图2 所示,首先提供一晶片作为衬底,然后稳定SACVD设备的温度、压力、气体流量等因子,将该晶片放置于SACVD的设备中并于其上沉积薄膜至所需设计厚度后形成绝缘层,取出晶片。
图3为本发明背景技术中SACVD方法制备饿二氧化硅薄膜的红外谱图;如图3所示,由于绝缘层氧化硅薄膜的性质直接决定了MIM电容的性能,因此对于该层薄膜的性质要求比较高,但是SACVD在沉积过程中温度相对炉管的热氧反应较低,并且没有等离子体的轰击作用,其薄膜中会含有大量的Si-OH键,而薄膜中含有一定量的H,会造成薄膜的性质相对较差,在实际的生产过程中,由于自对准硅化物区域阻挡膜的质量较差,不能够很好的阻挡源漏区域的硼析出而产生缺陷。
发明内容
本发明公开了一种MIM型电容中绝缘体二氧化硅薄膜的制备方法,其中,包括以下步骤:
步骤S1:提供一衬底,并稳定SACVD设备的气体流量、压力和温度;
步骤S2:将该衬底放置于该SACVD设备中,并于该衬底上沉积第一层薄膜;
步骤S3:对第一层薄膜进行去氢处理;
步骤S4:于第一层薄膜上依次循环重复步骤S2和步骤S3制备第N(N≥1)层薄膜,直至薄膜厚度达到工艺需求。
上述的MIM型电容中绝缘体二氧化硅薄膜的制备方法,其中,所述SACVD设备沉积的温度为300-500℃。
上述的MIM型电容中绝缘体二氧化硅薄膜的制备方法,其中,所述SACVD设备沉积的压力为10-700torr。
上述的MIM型电容中绝缘体二氧化硅薄膜的制备方法,其中,所述薄膜的材质为二氧化硅。
上述的MIM型电容中绝缘体二氧化硅薄膜的制备方法,其中,所述每层薄膜的厚度为10-100A。
上述的MIM型电容中绝缘体二氧化硅薄膜的制备方法,其中,所述去氢处理工艺的时间为5-50s。
上述的MIM型电容中绝缘体二氧化硅薄膜的制备方法,其中,采用含有活性氧原子的混合气体或臭氧气体进行去氢处理工艺。
上述的MIM型电容中绝缘体二氧化硅薄膜的制备方法,其中,所述气体流量为10000-20000sccm。
综上所述,由于采用了上述技术方案,本发明提出一种MIM型电容中绝缘体二氧化硅薄膜的制备方法,通过次大气压化学气相沉积(SACVD)多次沉积和钝化(去氢处理)的循环过程来完成整个二氧化硅薄膜的沉积过程,从而能够有效的去除薄膜中存在的Si-OH键,改善了MIM中二氧化硅薄膜的性能,具有较好的电学稳定性。
附图说明
图1为本发明背景技术中金属-绝缘体-金属(MIM)电容的结构示意图;
图2是本发明背景技术中常规制备二氧化硅绝缘层的工艺流程图;
图3为本发明背景技术中SACVD方法制备饿二氧化硅薄膜的红外谱图;
图4为本发明MIM型电容中绝缘体二氧化硅薄膜的制备方法的工艺流程图;
图5-9是本发明MIM型电容中绝缘体二氧化硅薄膜的制备方法的结构流程示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明:
图4为本发明MIM型电容中绝缘体二氧化硅薄膜的制备方法的工艺流程图;
图5-9是本发明MIM型电容中绝缘体二氧化硅薄膜的制备方法的结构流程示意图。
如图4-9所示,提供一晶片作为衬底1,稳定SACVD设备的气体流量、压力和温度后,将该衬底1放置于SACVD设备中,并于衬底1上沉积第一层二氧化硅薄膜2,之后,采用含有活性氧原子的混合气体或臭氧气体进行时间为5-50的钝化去氢处理工艺11,以去除第一层二氧化硅薄膜2内Si-H中的H;然后,沉积第二层二氧化硅薄膜3覆盖第一层二氧化硅2的上表面后,再采用含有活性氧原子的混合气体或臭氧气体进行时间为5-50的钝化去氢处理工艺12,以去除第二层二氧化硅薄膜3内Si-H中的H;依次循环往复,制备第N层二氧化硅薄膜4,并进行钝化氢处理工艺后,形成符合工艺需求厚度的二氧化硅绝缘层并取出该晶片。
进一步的,含有活性氧原子的混合气体或臭氧气体的气体流量为10000-20000sccm。
其中,SACVD设备沉积的温度为300-500℃、压力为10-700torr,每层二氧化硅薄膜的厚度为10-100A。
综上所述,由于采用了上述技术方案,本发明提出一种MIM型电容中绝缘体二氧化硅薄膜的制备方法,通过次大气压化学气相沉积多次沉积和钝化去氢处理工艺的循环过程来完成整个二氧化硅薄膜的沉积过程,从而能够有效的去除薄膜中存在的Si-OH键,改善了MIM中二氧化硅薄膜的性能,具有较好的电学稳定性。
通过说明和附图,给出了具体实施方式的特定结构的典型实施例,基于本发明精神,还可作其他的转换。尽管上述发明提出了现有的较佳实施例,然而,这些内容并不作为局限。
对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。
Claims (8)
1.一种MIM型电容中绝缘体二氧化硅薄膜的制备方法,其特征在于,包括以下步骤:
步骤S1:提供一衬底,并稳定SACVD设备的气体流量、压力和温度;
步骤S2:将该衬底放置于该SACVD设备中,并于该衬底上沉积第一层薄膜;
步骤S3:对第一层薄膜进行去氢处理;
步骤S4:于第一层薄膜上依次循环重复步骤S2和步骤S3制备第N(N≥1)层薄膜,直至薄膜厚度达到工艺需求。
2.根据权利要求1所述的MIM型电容中绝缘体二氧化硅薄膜的制备方法,其特征在于,所述SACVD设备沉积的温度为300-500℃。
3.根据权利要求2所述的MIM型电容中绝缘体二氧化硅薄膜的制备方法,其特征在于,所述SACVD设备沉积的压力为10-700torr。
4.根据权利要求3所述的MIM型电容中绝缘体二氧化硅薄膜的制备方法,其特征在于,所述薄膜的材质为二氧化硅。
5.根据权利要求4所述的MIM型电容中绝缘体二氧化硅薄膜的制备方法,其特征在于,所述每层薄膜的厚度为10-100A。
6.根据权利要求5所述的MIM型电容中绝缘体二氧化硅薄膜的制备方法,其特征在于,所述去氢处理工艺的时间为5-50s。
7.根据权利要求1-6中任意一项所述的MIM型电容中绝缘体二氧化硅薄膜的制备方法,其特征在于,采用含有活性氧原子的混合气体或臭氧气体进行去氢处理工艺。
8.根据权利要求7所述的MIM型电容中绝缘体二氧化硅薄膜的制备方法,其特征在于,所述气体流量为10000-20000sccm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012100903324A CN102605346A (zh) | 2012-03-31 | 2012-03-31 | 一种mim型电容中绝缘体二氧化硅薄膜的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012100903324A CN102605346A (zh) | 2012-03-31 | 2012-03-31 | 一种mim型电容中绝缘体二氧化硅薄膜的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102605346A true CN102605346A (zh) | 2012-07-25 |
Family
ID=46523099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012100903324A Pending CN102605346A (zh) | 2012-03-31 | 2012-03-31 | 一种mim型电容中绝缘体二氧化硅薄膜的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102605346A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0272140A2 (en) * | 1986-12-19 | 1988-06-22 | Applied Materials, Inc. | TEOS based plasma enhanced chemical vapor deposition process for deposition of silicon dioxide films. |
TW432608B (en) * | 1998-06-06 | 2001-05-01 | United Microelectronics Corp | Method for forming shallow trench isolation in integrated circuit |
US20070249128A1 (en) * | 2006-04-19 | 2007-10-25 | Junjung Kim | Ultraviolet (UV) Radiation Treatment Methods for Subatmospheric Chemical Vapor Deposition (SACVD) of Ozone-Tetraethoxysilane (O3-TEOS) |
CN101447430A (zh) * | 2007-11-27 | 2009-06-03 | 中芯国际集成电路制造(上海)有限公司 | 侧墙形成方法 |
CN101577227A (zh) * | 2008-05-05 | 2009-11-11 | 中芯国际集成电路制造(北京)有限公司 | 氮化硅薄膜及mim电容的形成方法 |
CN102394216A (zh) * | 2011-11-30 | 2012-03-28 | 上海华力微电子有限公司 | 一种金属-氧化物-金属电容的制作方法 |
-
2012
- 2012-03-31 CN CN2012100903324A patent/CN102605346A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0272140A2 (en) * | 1986-12-19 | 1988-06-22 | Applied Materials, Inc. | TEOS based plasma enhanced chemical vapor deposition process for deposition of silicon dioxide films. |
TW432608B (en) * | 1998-06-06 | 2001-05-01 | United Microelectronics Corp | Method for forming shallow trench isolation in integrated circuit |
US20070249128A1 (en) * | 2006-04-19 | 2007-10-25 | Junjung Kim | Ultraviolet (UV) Radiation Treatment Methods for Subatmospheric Chemical Vapor Deposition (SACVD) of Ozone-Tetraethoxysilane (O3-TEOS) |
CN101447430A (zh) * | 2007-11-27 | 2009-06-03 | 中芯国际集成电路制造(上海)有限公司 | 侧墙形成方法 |
CN101577227A (zh) * | 2008-05-05 | 2009-11-11 | 中芯国际集成电路制造(北京)有限公司 | 氮化硅薄膜及mim电容的形成方法 |
CN102394216A (zh) * | 2011-11-30 | 2012-03-28 | 上海华力微电子有限公司 | 一种金属-氧化物-金属电容的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108493152B (zh) | 创建气隙的方法 | |
TWI322487B (en) | Method for fabricating capacitor in semiconductor device | |
KR102136769B1 (ko) | Pecvd 프로세스에서 우수한 접착 강도를 갖고 유전 상수 증가를 최소화하기 위한 접착 층 | |
CN101199044A (zh) | 硅基电介质的化学气相沉积方法 | |
JP2009010351A5 (zh) | ||
KR20020002596A (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
KR100772099B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
CN103579076B (zh) | 形成浅沟槽隔离区的方法 | |
CN102605346A (zh) | 一种mim型电容中绝缘体二氧化硅薄膜的制备方法 | |
CN102064103A (zh) | 高k栅介质层的制备方法 | |
KR20020001378A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
CN100590840C (zh) | 无缝浅沟隔离的制作方法 | |
JP2015106572A (ja) | シリコン窒化膜の形成方法及びシリコン窒化膜 | |
CN102820219A (zh) | 低温二氧化硅薄膜的形成方法 | |
CN103117201B (zh) | Pecvd装置及半导体器件的形成方法 | |
CN103346076B (zh) | 改善栅氧有源区缺陷的方法 | |
CN103258779B (zh) | 铜互连结构及其制造方法 | |
CN102312225B (zh) | 在氮化硅表面淀积氧化硅的方法 | |
CN102623326B (zh) | 介电层的制造方法 | |
CN102270567A (zh) | 电容器的制作方法 | |
CN102534550B (zh) | 一种用于栅极侧墙的二氧化硅薄膜的沉积方法 | |
CN102930981B (zh) | 一种电容及其制作方法 | |
KR100551884B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
CN103871953B (zh) | 一种浅沟槽填充方法 | |
CN207009441U (zh) | 晶体管及半导体存储器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120725 |