CN102930981B - 一种电容及其制作方法 - Google Patents

一种电容及其制作方法 Download PDF

Info

Publication number
CN102930981B
CN102930981B CN201110232289.6A CN201110232289A CN102930981B CN 102930981 B CN102930981 B CN 102930981B CN 201110232289 A CN201110232289 A CN 201110232289A CN 102930981 B CN102930981 B CN 102930981B
Authority
CN
China
Prior art keywords
layer
low pressure
electric capacity
low
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110232289.6A
Other languages
English (en)
Other versions
CN102930981A (zh
Inventor
秦仁刚
王德进
何波涌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201110232289.6A priority Critical patent/CN102930981B/zh
Priority to PCT/CN2012/079553 priority patent/WO2013023528A1/zh
Priority to US14/130,439 priority patent/US9391133B2/en
Publication of CN102930981A publication Critical patent/CN102930981A/zh
Application granted granted Critical
Publication of CN102930981B publication Critical patent/CN102930981B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种电容及其制作方法，该电容采用低压正硅酸乙酯-低压氮化硅-低压正硅酸乙酯的结构，取代现有ONO电容中氧化层-氮化层-氧化层的结构，具有较高的单位电容值。另外在制作该低压正硅酸乙酯-低压氮化硅-低压正硅酸乙酯结构时，由于采用温度相对较低的低压化学气相沉积方法制作而成，因此其整个工艺产生的热量相对较低，不足以使半导体器件产生偏移，更不会使得栅极金属层或金属化硅层产生剥落。因而本发明的电容及其制作方法，可以较好的应用在0.5um及以下的PIP电容工艺中去。

Description

一种电容及其制作方法
技术领域
本发明涉及一种电容及其制作方法，尤其涉及一种多晶硅-绝缘层-多晶硅电容及其制作方法。
背景技术
在现在的大规模集成电路制造工艺中，多晶硅-绝缘层-多晶硅(Poly-Insulator-Poly，PIP)电容被广泛使用。目前主流的0.5um Mix PIP工艺中，普遍采用低压正硅酸乙酯(Low Pressure Tetraethyl Orthosilicate，LPTEOS)作为中间绝缘层，但是该种电容的单位电容值只有0.72fF/um2，已经成为制约芯片集成度的一个因素，因而制造具有更高单位电容值的电容成为业界关注的焦点。
提高电容值的方法有两种，一种是将原先厚度为400埃左右的LPTEOS层变薄，但是变薄后电容的击穿电压会明显降低，不利于器件的使用。另一种是寻找其他绝缘层结构代替现有的LPTEOS层。
氧化层-氮化层-氧化层(Oxide-Ntride-Oxide，ONO)电容作为一种具有高电容值的电容已经被普遍使用。请参见图1，图1是目前现有的一种ONO电容结构的剖面图。如图所示，该ONO电容10从下到上依次具有：第一多晶硅层11，该第一多晶硅层11作为ONO电容10的下极板；三明治结构的中间介质层12，该介质层12包括：位于第一多晶硅层11上的第一氧化层121，位于该第一氧化层121上的氮化层122，以及位于氮化层122上的第二氧化层123；第二多晶硅层13，该第二多晶硅层13作为ONO电容的上极板。这种ONO结构的电容能够提供大于1.6Ff/um^2的单位电容值，是比较理想的半导体电容。然而将这种结构的电容运用的0.5um及以下的PIP工艺中去时，却会带来一些缺陷，主要表现为：第一、制作该三明治结构的步骤包括：采用干氧氧化的方式在第一多晶硅层11上生长第一氧化层121，具体为：在900℃的温度下，将衬底材料置于高温扩散炉中，通高纯氧气，氧化时间为70～90分钟；然后采用低压化学气相沉积方法在上述第一氧化层121上沉积一层氮化硅层122，沉积温度在700～800℃；最后在氮化硅层122上采用湿氧氧化的方式生长第二氧化层123，具体为使用高纯度的氢气和氧气燃烧形成的水蒸汽，对氮化硅122表面氧化，氧化温度为920℃，氧化时间为100～140分钟。可以看出制作这三层材质都需要高温处理，会对整个工艺的热过程贡献非常多，所有器件将会有不同程度的偏移；第二、由于作为下极板的第一多晶硅层11通常是与MOS管的栅极共享的，按照现有MOS管工艺，往往需要在该栅层多晶硅上再制作一层金属或者金属化硅，这层金属或金属化硅，在长时间的高温作用下，很容易脱落，以硅化钨为例，在通氧的情况下，当温度超过800℃时，就比较容易从多晶硅上脱落，从而影响整个器件的质量。
因此开发一种具有高单位电容值，并且其制作工艺能够应用到0.5um及以下的半导体制作工艺中去的电容成了迫切需要解决的一个问题。
发明内容
有鉴于此，本发明提出一种电容及其制作方法，该电容具有较高的单位电容值，该电容制作方法中，在制作电容的中间介质层时，产生总体热量相对较低，不足以使半导体器件发生偏移，也不会使栅极金属层或金属化硅层产生剥落。
根据本发明的目的提出的一种电容，包括上极板、下极板以及中间介质层，所述中间介质层包括位于下极板上的第一低压正硅酸乙酯层、位于第一低压正硅酸乙酯层上的低压氮化硅层和位于低压氮化硅层上的第二正硅酸乙酯层。
可选的，所述下极板为第一多晶硅层，所述上极板为第二多晶硅层。
可选的，所述下极板还包括金属层或金属化硅层，位于该第一多晶硅层和该第一低压正硅酸乙酯层之间。
可选的，所述金属层或金属化层为铝、钨或者硅化钨中的一种。
可选的，所述电容设置在一具有栅氧层和栅极层的半导体衬底上，其中所述电容的下极板与所述半导体衬底的栅极层为同一层。
根据本发明的目的提出的一种电容的制作方法，包括步骤：
1)提供一半导体衬底材料，在该半导体衬底材料上先后制作栅氧层和栅极多晶硅层，其中该栅极多晶硅层作为电容的下极板；
2)采用低压化学气相沉积方法，在栅极多晶硅层上沉积第一低压正硅酸乙酯层；
3)采用低压化学气相沉积方法，在所述第一低压正硅酸乙酯层上沉积低压氮化硅层；
4)采用低压化学气相沉积方法，在所述氮化硅层上沉积第二低压正硅酸乙酯层；
5)采用低压化学气相沉积方法，在所述第二低压正硅酸乙酯层上沉积第二多晶硅层，该第二多晶硅层为电容的上极板。
可选的，在所述栅极多晶硅层和第一正硅酸乙酯层中，进一步包括沉积一层金属层或者金属化硅层。
可选的，所述金属层或者金属化硅层为铝、钨或者硅化钨中的一种。
可选的，所述第一正硅酸乙酯层和第二正硅酸乙酯层的沉积温度在620度。
可选的，所述氮化硅层的沉积温度在700度。
可选的，在步骤5之后还包括刻蚀工艺，即将除了电容区域以外的其他第二多晶硅层和第一低压正硅酸乙酯层、低压氮化硅层以及第二低压正硅酸乙酯层刻蚀去除。
可选的，当在栅极多晶硅层和第一低压正硅酸乙酯中设置一层金属层或金属化硅层时，还包括去除除了电容区域以外的其他金属层或金属化硅层。
上述的电容，采用低压正硅酸乙酯-低压氮化硅-低压正硅酸乙酯的结构，取代现有ONO电容中氧化层-氮化层-氧化层的结构，使得本发明的电容具有较高的单位电容值。另外在制作该低压正硅酸乙酯-低压氮化硅-低压正硅酸乙酯结构时，由于采用温度相对较低的低压化学气相沉积方法制作而成，因此其整个工艺产生的热量相对较低，不足以使半导体器件产生偏移，更不会使得栅极金属层或金属化硅层产生剥落。因而本发明的电容及其制作方法，可以较好的应用在0.5um及以下的PIP电容工艺中去。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1图1是目前现有的一种ONO电容结构的剖面图。
图2是本发明的电容结构的剖面图。
图3A-3B分别是本发明的电容在表面不同点上测得的C-V曲线图和B-V曲线图。
图4是本发明的电容制作方法的流程示意图。
图5是在栅极上具有金属层或金属化硅层的电容结构剖面图。
具体实施方式
正如背景技术部分所述，以单纯的LPTEOS层作为介质层的PIP电容，其单位电容值已经不能满足现有的半导体集成工艺的需求。而ONO结构的电容，虽然拥有较高的单位电容值属性，但是在其制作过程中，由于氧化层-氮化层-氧化层这三层介质层都需要在较高的温度下形成，对整个半导体工艺的热贡献非常多，这些热量会导致半导体器件出现不同程度的偏移。另外在一些栅层多晶硅上需要制作金属层或金属化硅层的MOS管工艺中，由ONO结构所产生的热量会导致这层金属或金属化硅产生剥落的现象，并影响整个半导体器件的质量。
有鉴于此，本发明提出了一种新的电容及其生产方法，该电容不仅具有较高的单位电容值，并且在其制作过程中所产生的热量要远远小于现有的ONO结构的电容所产生的热量，从而减少整个半导体制程工艺中热贡献对半导体器件的影响。
下面将结合附图，对本发明的具体实施方式做详细说明。
请参见图2，图2是本发明的电容结构示意图。如图所示，电容110制作在一具有栅氧层101和栅极多晶硅层102的半导体衬底100上，该电容110包括由第一多晶硅层形成的下极板111，由第二多晶硅层形成的上极板113，以及由位于下极板111上的第一低压正硅酸乙酯1121，位于第一低压正硅酸乙酯1121上的低压氮化硅层1122和位于低压氮化硅层1122上的第二低压正硅酸乙酯1123组成的中间介质层112。其中下极板111的第一多晶硅层与衬底100上的栅极多晶硅层102为同一层。
请参见图3A-3B，图3A-3B分别是本发明的电容在表面不同点上测得的C-V曲线图和B-V曲线图。如图3A所示，x轴为施加的扫描电压(sweep voltage)，y轴为电容值，p1、p2、p3分别为在上极板113上取三个不同点测得的单位电容值随电压的变化曲线。由图可知，本发明的电容110的平均单位电容超过1.7fF/um^2，是普通PIP电容的2倍多。再看图3B，x轴为扫描电压，y轴为电流，b1、b2、b3分别为在电容不同点上实施击穿测试得出的BV曲线，由图可知，本发明的电容击穿电压大于15V，具有良好的电压击穿特性。
请参见图4，图4是本发明的电容制作方法的流程示意图。如图所示，该电容制作方法包括步骤：
S11：提供一半导体衬底材料，在该半导体衬底材料上先后制作栅氧层和栅极多晶硅层。所述半导体衬底材料可以是单晶硅、多晶硅、非晶硅中的一种，也可以是锗硅化合物、硅镓化合物中的一种，所述半导体材料也可以包括外延层或绝缘层上硅(Silicon On Insulator，SOI)结构。
所述栅氧层可以是氧化硅和氮氧化硅，厚度为5至100nm。形成所述氧化硅的方法包括炉管氧化、快速热退火氧化及原位水蒸汽产生氧化中的一种。对所述氧化硅执行氮化工艺可以形成氮氧化硅，所述氮氧化硅包括炉管氮化、快速热退火氮化以及等离子体氮化中的一种。
所述栅极多晶硅层同时作为电容100的下极板101，该多晶硅层通过化学气相沉积或原子层沉积形成在上述栅氧层上。在本实施方式中，采用低压化学气相沉积的方法进行。具体为将多片衬底材料垂直放置在沉积炉管内，对炉管进行抽真空，充如氮气吹扫同时加温，加温方式采用三区热阻丝的反应炉进行。当温度达到620左右，压力稳定在270mt左右时，开始充入沉积气体进行沉积，沉积气体为硅烷，气体流量控制在40cc/min左右。在该栅极多晶硅层中可以参入杂质，以降低电阻率。在该栅层多晶硅中掺杂质的方法可以通过离子注入的工艺来实现，或通过原位沉积掺杂的工艺来实现。
S12：在栅极多晶硅层上沉积第一低压正硅酸乙酯。所述沉积方法是通过低压化学气相沉积的方法进行的，具体为：将多片衬底材料垂直放置在沉积炉管内，对炉管进行抽真空，充如氮气吹扫同时加温，加温方式采用三区热阻丝的反应炉进行。当温度达到700左右，压力稳定在210mt左右时，开始充入沉积气体进行沉积，沉积气体为四乙氧基硅烷，由于常温下，四乙氧基硅烷为液体，因此需要通过携带气体氮气带入炉管内。四乙氧基硅烷的分压及流量分别由四乙氧基硅烷源瓶的温度及通过源瓶的氮气流量来控制，一般的，该气体流量控制在50cc/min左右。
S13：沉积完第一低压正硅酸乙酯层后，在该第一低压正硅酸乙酯层上继续沉积低压氮化硅层。所述低压氮化硅的沉积也是通过低压化学气相沉积的方法进行。所采用的沉积气体可以为氨气(NH3)加二氯氢硅(SiH2Cl2)，这两种气体反应生成的氮化硅具有质量高，副产物少，膜厚均匀性极佳，而且气体源便于精确控制流量，是目前比较普片采用的方法。通常沉积温度在700左右，沉积时间30-60分钟。
S14：沉积完低压氮化硅层后，在该低压氮化硅层上沉积第二低压正硅酸乙酯层。所述第二低压正硅酸的沉积方法也是采用低压化学气相沉积的方法进行。其具体过程跟沉积第一正硅酸乙酯层相同，此处不再赘述。
S15：沉积完第二低压正硅酸乙酯层后，在该第二正硅酸乙酯上再沉积第二多晶硅层，该第二多晶硅层作为电容的上极板。所述第二多晶硅层的沉积方法和栅极多晶硅层的相同，此处不再赘述。
沉积完电容的上极板后，整个电容便制作完成。由于此电容结构的中间介质层112的分别为低压正硅酸乙酯-低压氮化硅-低压正硅酸乙酯的结构，在制作过程中，采用温度相对较低的低压化学气相沉积方法进行，由此产生的热贡献也相对较低，不足以使半导体器件产生偏移，因此可以很好的应用在0.5um及以下的PIP电容工艺中去。
特别地，当半导体工艺中，需要在栅极多晶硅层上堆叠金属层或金属化硅的时候，则在制作完栅极多晶硅层后，在该栅极多晶硅层上沉积一层金属层或金属化硅层114，所述金属层或金属化层114与所述栅极多晶硅层共同组成半导体衬底的栅极层或者电容的下极板。所述金属层或金属化硅层114可以是铝、钨、硅化钨等。如图5所示，图5是在栅极上具有金属层或金属化硅层的电容结构剖面图。以硅化钨为例，由于后续在制作低压正硅酸乙酯-低压氮化硅-低压正硅酸乙酯的过程中，第一没有氧气的通入，第二各层在做低压化学气相沉积的时候，温度也没有达到使硅化钨剥落的温度，因而相比较现有的ONO结构的电容，本发明提供的电容制作方法能够得到具有更高品质的电容。
进一步地，当本发明的电容集成在半导体制作工艺中时，还包括对该电容进行刻蚀工艺，以刻蚀掉除了电容区域之外的其他的第一低压正硅酸乙酯层、低压氮化硅层和第二低压正硅酸乙酯层，具体为：在第二多晶硅层上旋涂一层光刻胶层，利用掩模，对该光刻胶层进行曝光、显影并刻蚀掉除了电容区以外的其他区域的光刻胶层，并暴露出该些区域的第二多晶硅层。然后采用干法刻蚀的方法，对这些暴露出来的第二多晶硅层进行刻蚀，直至暴露出第二正硅酸乙酯层。此时，可以继续采用干法刻蚀对该暴露出来的第二正硅酸乙酯层进行刻蚀，也可以采用湿法刻蚀的方法进行刻蚀，直至刻蚀出低压氮化硅层为止，依此方式继续对下面的氮化硅层和第一正硅酸乙酯层进行刻蚀，直至把这些层去除为止。特别的，当在栅极多晶硅层和第一低压正硅酸乙酯中设置一层金属层或金属化硅层时，还包括去除除了电容区域以外的其他金属层或金属化硅层。这里需要指出的是，本发明的电容制作方法，由于采用正硅酸乙酯-氮化硅-正硅酸乙酯的结构作为中间介质层，这些层材质对形成其他半导体器件基本没有作用，因此在刻蚀工艺中，只需一次光罩工艺，就可以将电容区域以外的正硅酸乙酯-氮化硅-正硅酸乙酯层结构全部去除，相比较现有的ONO结构的电容，节省了多道光罩工艺。
综上所述，本发明的电容及其制作方法，采用低压正硅酸乙酯-低压氮化硅-低压正硅酸乙酯的结构，取代现有ONO电容中氧化层-氮化层-氧化层的结构，使得本发明的电容具有较高的单位电容值。另外在制作该低压正硅酸乙酯-低压氮化硅-低压正硅酸乙酯结构时，由于采用温度相对较低的低压化学气相沉积方法制作而成，因此其整个工艺产生的热量相对较低，不足以使半导体器件产生偏移，更不会使得栅极金属层或金属化硅层产生剥落。因而本发明的电容及其制作方法，可以较好的应用在0.5um及以下的PIP电容工艺中去。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种电容，包括上极板、下极板以及中间介质层，其特征在于：所述中间介质层包括位于下极板上的第一低压正硅酸乙酯层、位于第一低压正硅酸乙酯层上的低压氮化硅层和位于低压氮化硅层上的第二低压正硅酸乙酯层，所述第二低压正硅酸乙酯位于上极板的下方。
2.如权利要求1所述的电容，其特征在于：所述下极板为第一多晶硅层，所述上极板为第二多晶硅层。
3.如权利要求2所述的电容，其特征在于：所述下极板还包括金属层或金属化硅层，位于该第一多晶硅层和该第一低压正硅酸乙酯层之间。
4.如权利要求3所述的电容，其特征在于：所述金属层或金属化层为铝、钨或者硅化钨中的一种。
5.如权利要求1所述的电容，其特征在于：所述电容设置在一具有栅氧层和栅极层的半导体衬底上，其中所述电容的下极板与所述半导体衬底上的栅极层为同一层。
6.一种电容的制作方法，其特征在于包括步骤：
1)提供一半导体衬底材料，在该半导体衬底材料上先后制作栅氧层和栅极多晶硅层，其中该栅极多晶硅层作为电容的下极板；
2)采用低压化学气相沉积方法，在栅极多晶硅层上沉积第一低压正硅酸乙酯层；
3)采用低压化学气相沉积方法，在所述第一低压正硅酸乙酯层上沉积低压氮化硅层；
4)采用低压化学气相沉积方法，在所述氮化硅层上沉积第二低压正硅酸乙酯层；
5)采用低压化学气相沉积方法，在所述第二低压正硅酸乙酯层上沉积第二多晶硅层，该第二多晶硅层为电容的上极板。
7.如权利要求6所述的电容制作方法，其特征在于：在所述栅极多晶硅层和第一低压正硅酸乙酯层中，进一步包括沉积一层金属层或者金属化硅层，所述金属层或金属化硅层位于该栅极多晶硅层和该第一低压正硅酸乙酯层之间，所述金属层或者金属化硅层与所述栅极多晶硅层组成栅极层。
8.如权利要求7所述的电容制作方法，其特征在于：所述金属层或者金属化硅层为铝、钨或者硅化钨中的一种。
9.如权利要求6所述的电容制作方法，其特征在于：所述第一低压正硅酸乙酯层和第二低压正硅酸乙酯层的沉积温度在620度。
10.如权利要求6所述的电容制作方法，其特征在于：所述氮化硅层的沉积温度在700度。
11.如权利要求6所述的电容制作方法，其特征在于：在步骤5之后还包括刻蚀工艺，即将除了电容区域以外的第二多晶硅层和第一低压正硅酸乙酯层、低压氮化硅层以及第二低压正硅酸乙酯层刻蚀去除。
CN201110232289.6A 2011-08-12 2011-08-12 一种电容及其制作方法 Active CN102930981B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110232289.6A CN102930981B (zh) 2011-08-12 2011-08-12 一种电容及其制作方法
PCT/CN2012/079553 WO2013023528A1 (zh) 2011-08-12 2012-08-02 一种电容及其制作方法
US14/130,439 US9391133B2 (en) 2011-08-12 2012-08-02 Capacitor and preparation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110232289.6A CN102930981B (zh) 2011-08-12 2011-08-12 一种电容及其制作方法

Publications (2)

Publication Number Publication Date
CN102930981A CN102930981A (zh) 2013-02-13
CN102930981B true CN102930981B (zh) 2015-08-19

Family

ID=47645758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110232289.6A Active CN102930981B (zh) 2011-08-12 2011-08-12 一种电容及其制作方法

Country Status (3)

Country Link
US (1) US9391133B2 (zh)
CN (1) CN102930981B (zh)
WO (1) WO2013023528A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972080A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 Ono结构及ono电容的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211853A (zh) * 2006-12-27 2008-07-02 中芯国际集成电路制造(上海)有限公司 制造dram电容器结构的方法及形成的结构
US7402514B2 (en) * 2003-01-24 2008-07-22 Texas Instruments Incorporated Line-to-line reliability enhancement using a dielectric liner for a low dielectric constant interlevel and intralevel (or intermetal and intrametal) dielectric layer
CN101330040A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 半导体器件互连层顶层布线层及其形成方法
CN101499405A (zh) * 2008-01-31 2009-08-05 中芯国际集成电路制造(上海)有限公司 一种用于制备单层多晶硅栅非挥发性存储器的方法
CN102034686A (zh) * 2009-09-27 2011-04-27 无锡华润上华半导体有限公司 电容器及其形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789289A (en) * 1996-06-18 1998-08-04 Vanguard International Semiconductor Corporation Method for fabricating vertical fin capacitor structures
US6093585A (en) * 1998-05-08 2000-07-25 Lsi Logic Corporation High voltage tolerant thin film transistor
CN1149658C (zh) * 2001-04-18 2004-05-12 上海贝岭股份有限公司 双极型集成电路制造工艺
US6492224B1 (en) 2001-07-16 2002-12-10 Taiwan Semiconductor Manufacturing Company Buried PIP capacitor for mixed-mode process
US6797557B2 (en) * 2001-10-11 2004-09-28 Taiwan Semiconductor Manufacturing Co., Ltd. Methods and systems for forming embedded DRAM for an MIM capacitor
US7268038B2 (en) * 2004-11-23 2007-09-11 Newport Fab, Llc Method for fabricating a MIM capacitor having increased capacitance density and related structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402514B2 (en) * 2003-01-24 2008-07-22 Texas Instruments Incorporated Line-to-line reliability enhancement using a dielectric liner for a low dielectric constant interlevel and intralevel (or intermetal and intrametal) dielectric layer
CN101211853A (zh) * 2006-12-27 2008-07-02 中芯国际集成电路制造(上海)有限公司 制造dram电容器结构的方法及形成的结构
CN101330040A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 半导体器件互连层顶层布线层及其形成方法
CN101499405A (zh) * 2008-01-31 2009-08-05 中芯国际集成电路制造(上海)有限公司 一种用于制备单层多晶硅栅非挥发性存储器的方法
CN102034686A (zh) * 2009-09-27 2011-04-27 无锡华润上华半导体有限公司 电容器及其形成方法

Also Published As

Publication number Publication date
US20140231893A1 (en) 2014-08-21
WO2013023528A1 (zh) 2013-02-21
CN102930981A (zh) 2013-02-13
US9391133B2 (en) 2016-07-12

Similar Documents

Publication Publication Date Title
JP6594768B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
US20110306189A1 (en) Method for etching and filling deep trenches
JPH05183121A (ja) 半導体装置とその製造方法
TW201434108A (zh) 半導體鰭變形調變
JP2006179860A (ja) 半導体装置のキャパシタ及びその製造方法
CN105336609A (zh) 一种FinFET器件及其制造方法、电子装置
KR100639200B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
US7892929B2 (en) Shallow trench isolation corner rounding
TW466707B (en) Formation method of collar silicon oxide
CN102222636A (zh) 浅沟槽隔离的制作方法
US6479404B1 (en) Process for fabricating a semiconductor device having a metal oxide or a metal silicate gate dielectric layer
JP2000195856A (ja) 半導体素子のゲ―ト酸化膜形成方法
CN110349852A (zh) 用于改善finfet效能的栅极裙氧化及其制造方法
CN102930981B (zh) 一种电容及其制作方法
US20130049172A1 (en) Insulating region for a semiconductor substrate
CN101996921B (zh) Sti的形成方法
CN102956456B (zh) 一种半导体器件的制造方法
TW202121668A (zh) 半導體裝置
US20130285202A1 (en) Semiconductor device
US6461981B1 (en) Method of forming a conformal oxide film
CN104465346B (zh) 形成栅极的方法
TW201519365A (zh) 半導體裝置及其形成方法
US20070249127A1 (en) Electronic device including a semiconductor layer and a sidewall spacer and a process of forming the same
US20050272210A1 (en) Method for manufacturing gate electrode of semiconductor device using aluminium nitride film
TW589705B (en) Method for improving ion-doping concentration in vertical channel

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171207

Address after: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Patentee after: CSMC TECHNOLOGIES FAB2 Co.,Ltd.

Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Patentee before: CSMC TECHNOLOGIES FAB1 Co.,Ltd.

PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A capacitor and its production method

Effective date of registration: 20231007

Granted publication date: 20150819

Pledgee: Bank of China Limited Wuxi Branch

Pledgor: CSMC TECHNOLOGIES FAB2 Co.,Ltd.

Registration number: Y2023980059915

PE01 Entry into force of the registration of the contract for pledge of patent right