CN102064103A - 高k栅介质层的制备方法 - Google Patents

高k栅介质层的制备方法 Download PDF

Info

Publication number
CN102064103A
CN102064103A CN2010105715036A CN201010571503A CN102064103A CN 102064103 A CN102064103 A CN 102064103A CN 2010105715036 A CN2010105715036 A CN 2010105715036A CN 201010571503 A CN201010571503 A CN 201010571503A CN 102064103 A CN102064103 A CN 102064103A
Authority
CN
China
Prior art keywords
gate dielectric
dielectric layer
layer
initial
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105715036A
Other languages
English (en)
Inventor
赵宇航
周军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Huali Microelectronics Corp
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp, Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2010105715036A priority Critical patent/CN102064103A/zh
Publication of CN102064103A publication Critical patent/CN102064103A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种高K栅介质层的制备方法，该方法包括如下步骤：在半导体衬底上形成初始高K栅介质层；将部分厚度的初始高K栅介质层转变为反应层，所述反应层覆盖剩余的初始高K栅介质层；在所述反应层上覆盖阻挡层，形成叠层结构；对所述叠层结构进行高温退火；通过湿法刻蚀工艺同时去除所述反应层和阻挡层，剩余的初始高K栅介质层即为高K栅介质层。本发明提出的高K栅介质层的制备方法，能够达到对栅介质层高度的调节，并且通过湿法刻蚀工艺同时去除反应层和阻挡层，简化了工艺步骤，使工艺过程效率更高。

Description

高K栅介质层的制备方法
技术领域
本发明属于半导体集成电路及其制造技术领域，尤其涉及一种高K栅介质层的制备方法。
背景技术
集成电路尤其是超大规模集成电路中的主要器件是金属-氧化物-半导体场效应晶体管(metal oxide semiconductor field effect transistor，简称MOS晶体管)。自从MOS管被发明以来，其几何尺寸一直在不断缩小，目前其特征尺寸已进入45nm范围。在此尺寸下，各种实际的和基本的限制和技术挑战开始出现，器件尺寸的进一步缩小正变得越来越困难。其中，在MOS晶体管器件和电路制备中，最具挑战性的是传统CMOS器件在缩小的过程中由于多晶硅/SiO2或SiCN栅氧化层介质厚度减小带来的高的栅泄露电流。
为此，已提出的解决方案是，采用金属栅和高介电常数(K)栅介质替代传统的重掺杂多晶硅栅和SiO2(或SiON)栅介质。按照集成电路技术发展路线图，金属栅、高K栅介质的实际应用将在亚65nm技术以后。而亚65nm技术要求栅氧化层的等效氧化层厚度(EOT)要小于1nm。但在目前所提出的有关金属栅和高K栅介质与CMOS集成的技术方案中，能够同时满足高性能、高可靠性和EOT＜1nm的技术指标的要求，还存在一定的困难。具体来说，一方面，如果要获得高可靠性和高性能，通常需要高K栅介质层淀积后经历一个高温工艺过程，但高温工艺过程往往会引起EOT值的显著增加，这使得MOS器件的等效氧化层厚度(EOT)难以满足EOT＜1nm的技术指标；另一方面，在高K栅介质层淀积后避免高温工艺过程，同时在淀积高K栅介质层之前采用界面工程技术，可以同时满足EOT＜1nm和高迁移率的性能要求，但可靠性能难以满足技术应用的需求。
申请号为200610011368.3的中国专利公开了一种金属栅/高K栅介质制备工艺及双金属栅CMOS的制备方法。其利用快速热退火技术对盖有TaN/HfN覆盖层的Hf基高K栅介质进行高温热处理，由于TaN/HfN覆盖层的作用，该高温过程可以保证低的EOT(＜1nm)的条件下，获得高的可靠性；接着，利用无损湿法刻蚀工艺除去Hf基高K栅介质层上淀积的TaN/HfN覆盖层。所述专利虽然解决了现有技术中无法同时满足EOT＜1nm和可靠性的要求，但是对Hf基高K栅介质层的高度可控性低，并且利用无损湿法刻蚀工艺依次除去TaN/HfN覆盖层，增加了工艺步骤。
发明内容
本发明的目的在于提供一种高K栅介质层的制备方法，以解决栅介质层的高度可控性低的问题。
为解决上述问题，本发明提出一种高K栅介质层的制备方法，该方法包括如下步骤：在半导体衬底上形成初始高K栅介质层；将部分厚度的初始高K栅介质层转变为反应层，所述反应层覆盖剩余的初始高K栅介质层；在所述反应层上覆盖阻挡层，形成叠层结构；对所述叠层结构进行高温退火；通过湿法刻蚀工艺同时去除所述反应层和阻挡层，剩余的初始高K栅介质层即为高K栅介质层。
可选的，所述阻挡层为TaC层。
可选的，所述初始高K栅介质层为初始Hf基高K栅介质层，所述反应层为HfC层。
可选的，在去耦等离子体腔体中通入含C的气体，通过等离子体反应，将部分厚度的初始Hf基高K栅介质层转变为HfC层。
可选的，所述湿法刻蚀工艺所使用的刻蚀液体为稀释氢氟酸溶液，所述湿法刻蚀工艺的刻蚀时间为1分钟～10分钟。
可选的，所述稀释氢氟酸液的体积比例为HF∶H2O＝1∶100。
可选的，所述阻挡层为TiC层。
可选的，所述初始高K栅介质层为初始Zr基高K栅介质层，所述反应层为ZrC层。
可选的，在去耦等离子体腔体中通入含C的气体，通过等离子体反应，将部分厚度的初始Zr基高K栅介质层转变为ZrC层。
可选的，所述湿法刻蚀工艺所使用的刻蚀液体为硝酸溶液，所述湿法刻蚀工艺的刻蚀时间为1分钟～10分钟。
可选的，所述含C的气体为CH4或C2H2。
可选的，利用快速热退火的方法对所述叠层结构进行高温退火，进行高温退火的温度范围为900℃～1100℃。
可选的，在半导体衬底上形成初始高K栅介质层之前，对半导体衬底进行预栅清洗。
可选的，利用MOCVD或ALD技术在半导体衬底上形成初始高K栅介质层。
本发明提供的高K栅介质层的制备方法，将部分厚度的初始高K栅介质层转变为反应层，之后再去除反应层，剩余的初始高K栅介质层即为高K栅介质层，以达到对高K栅介质层高度的调节；此外，通过湿法刻蚀工艺同时去除所述叠层结构中的反应层和阻挡层，与现有技术的分别去除反应层和阻挡层的步骤相比，步骤更为简单，使工艺过程效率更高。
附图说明
图1为本发明实施例提供的高K栅介质层的制备方法步骤流程图；
图2A至图2E为本发明实施例提供的高K栅介质层的制备方法中对应的剖面结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的高K栅介质层的制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，本发明提供的高K栅介质层的制备方法，将部分厚度的初始高K栅介质层转变为反应层，之后再去除反应层，剩余的初始高K栅介质层即为高K栅介质层，以达到对高K栅介质层高度的调节；此外，通过湿法刻蚀工艺同时去除所述叠层结构中的反应层和阻挡层，与现有技术的分别去除反应层和阻挡层的步骤相比，步骤更为简单，使工艺过程效率更高。
实施例一
请参考图1，其为本发明实施例一提供的高K栅介质层的制备方法步骤流程图，结合该图1，该方法包括以下步骤：
步骤S11，在半导体衬底上形成初始高K栅介质层；
步骤S12，将部分厚度的初始高K栅介质层转变为反应层，所述反应层覆盖剩余的初始高K栅介质层；
步骤S13，在所述反应层上覆盖阻挡层，形成叠层结构；
步骤S14，对所述叠层结构进行高温退火；
步骤S15，通过湿法刻蚀工艺同时去除所述反应层和阻挡层，剩余的初始高K栅介质层即为高K栅介质层。
下面将结合剖面示意图对本发明实施例一的高K栅介质层的制备方法进行更详细的描述。
参见图2A所示，在进行步骤S11之前，先提供一半导体衬底201，在本实施例中，所述半导体衬底201为硅衬底，所述半导体衬底201上已形成源极和漏极。本领域的普通技术人员应该理解，本发明的半导体衬底不仅仅局限于硅衬底，也可以是已制成了场隔离区的硅衬底或者绝缘材料上的硅衬底，
在本实施例中，在半导体衬底201上形成初始Hf基高K栅介质层之前，还可以先对半导体衬底201进行预栅清洗，以提高后续形成的初始Hf基高K栅介质层的质量。
参见图2B所示，并结合步骤S11，然后，在所述半导体衬底201上形成初始高K栅介质层202。在本实施例中，初始高K栅介质层202为初始Hf基高K栅介质层。进一步的，可利用传统的金属有机化合物化学气相淀积(MOCVD)或原子层淀积(ALD)技术在半导体衬底201上淀积初始Hf基高K栅介质层。
参见图2C所示，并结合步骤S12，接着，在去耦等离子体腔体中通入含C的气体，通过等离子体反应，在所述初始高K栅介质层202中形成反应层203。在本实施例中，在初始Hf基高K栅介质层中形成HfC层，即将所述初始Hf基高K栅介质层的中一部分转化为HfC层，在本文中为描述方便，将所述初始高K栅介质层202没有反应生成反应层203的部分描述为剩余的初始高K栅介质层202’，所述反应层203覆盖剩余的初始高K栅介质层202’，通过所述反应层203来调节所述剩余的初始高K栅介质层202’的高度，使栅介质层高度的可控性增加。
在本实施例中，所述HfC层覆盖剩余的初始Hf基高K栅介质层，通过所述HfC层来调节所述剩余的初始Hf基高K栅介质层的高度，所述剩余的初始Hf基高K栅介质层的厚度在0.5nm-4nm之间，在本实施例中，所述剩余的初始Hf基高K栅介质层202’的厚度为1.4nm。如本技术领域的技术人员所应理解的，本实施例中的具体数值仅是说明性的，绝非限制本发明的保护范围。
进一步的，在去耦等离子体腔体中通入的含C的气体，可以是含C、H的有机化合物还原性气体，例如，甲烷、乙炔或者其混合物。
在本实施例的去耦等离子体腔体中通入甲烷，通过等离子体反应，将部分厚度的初始Hf基高K栅介质层转变为HfC层。当然，在本发明其它实施例中，也可向其它等离子装置通入其它气体，并通过等离子反应将部分厚度的初始Hf基高K栅介质层转变为HfC层。
参见图2D所示，并结合步骤S13，随后，利用化学气相沉积(CVD)工艺在所述HfC层上覆盖阻挡层204。在本实施例中，阻挡层204为TaC层，形成叠层结构为TaC/HfC/Hf基叠层结构。本领域的普通工作人员应该理解，采取的工艺方法不仅仅局限于化学气相沉积，还可以是物理气相沉积(PVD)。
继续参见图2D所示，并结合步骤S14，对所述TaC/HfC/Hf基叠层结构进行高温退火，因为在半导体衬底201上淀积的初始Hf基高K栅介质中通常存在高的体缺陷电荷密度，即所述剩余的初始Hf基高K栅介质中也存在高的体缺陷电荷密度，将导致剩余的初始Hf基高K栅介质器件的迁移率降低、可靠性差，而利用本步骤的高温退火工艺可以有效减小剩余的初始Hf基高K栅介质中的体缺陷密度。然而，高温退火工艺往往会导致剩余的初始Hf基高k栅介质层的等效氧化层厚度(EOT)显著增加，而之前形成的TaC/HfC层覆盖在所述剩余的初始Hf基高K栅介质层，能够保证经过高温退火工艺，剩余的初始Hf基高k栅介质层仍可取得EOT＜1nm的结果。
在本实施例中，采用快速热退火的方法对所述TaC/HfC/Hf基叠层结构进行高温退火，进行高温退火的温度范围为900℃～1100℃，本领域技术人员可通过实验获得高温退火的时间，在此不予限定。
参见图2E所示，并结合步骤S15，通过湿法刻蚀工艺同时去除所述TaC/HfC/Hf基叠层结构中的HfC层和TaC层，剩余的初始Hf基高K栅介质层即为高K栅介质层。通过本步骤一次去除TaC/HfC层，工艺简单，并且不影响剩余的初始Hf基高K栅介质的性能，可靠性高。
具体的，所述湿法刻蚀工艺中，是将所述TaC/HfC/Hf基叠层结构浸泡在一定稀释浓度的氢氟酸液中1分钟～10分钟，在实施例中，所述稀释氢氟酸液的体积比例为HF∶H2O＝1∶100。
当然，上述数值并不用于限定本发明，本领域技术人员也可根据TaC/HfC层的具体厚度情况，来相应的调整所述湿法刻蚀工艺中氢氟酸液的浓度和反应的时间，只要使所述TaC/HfC层从剩余的初始Hf基高K栅介质层上去除即可。
综上所述，本发明实施例一提供了一种高K栅介质层的制备方法，将部分厚度的初始高K栅介质层202转变为反应层203，之后再去除反应层203，剩余的初始高K栅介质层202’即为高K栅介质层，以达到对高K栅介质层高度的调节；此外，通过湿法刻蚀工艺同时去除所述叠层结构中的反应层203和阻挡层204，与现有技术的分别去除反应层203和阻挡层204的步骤相比，步骤更为简单，使工艺过程效率更高。
实施例二
下面将结合剖面示意图2A～2E对本发明第二实施例的高K栅介质层的制备方法进行更详细的描述，需要说明的是，第二实施例与第一实施例相似之处不再详细描述，但是本领域技术人员应是知晓的。
参见图2A所示，先提供一半导体衬底201，在本实施例中，所述半导体衬底201为硅衬底，所述半导体衬底201上已形成源极和漏极。
参见图2B所示，在所述半导体衬底201上形成初始高K栅介质层202。在本实施例中，初始高K栅介质层202为初始Zr基高K栅介质层。
在本实施例中，在半导体衬底201上形成初始Zr基高K栅介质层之前，还可以先对半导体衬底201进行预栅清洗，以提高后续形成的初始Zr基高K栅介质层的质量。
进一步的，可利用传统的金属有机化合物化学气相淀积(MOCVD)或原子层淀积(ALD)技术在半导体衬底201上淀积初始Zr基高K栅介质层。
参见图2C所示，并结合步骤S12，接着，在去耦等离子体腔体中通入含C的气体，通过等离子体反应，在初始Zr基高K栅介质层中形成ZrC层。
参见图2D所示，随后，利用化学气相沉积(CVD)工艺在所述ZrC层上覆盖TiC层。形成TiC/ZrC/Zr基叠层结构。
继续参见图2D所示，并结合步骤S14，对所述TiC/ZrC/Zr基叠层结构进行高温退火。
在本实施例中，采用快速热退火的方法对所述TiC/ZrC/Zr基叠层结构进行高温退火，进行高温退火的温度范围为900℃～1100℃，本领域技术人员可通过实验获得高温退火的时间，在此不予限定。
参见图2E所示，通过湿法刻蚀工艺同时去除所述TiC/ZrC/Zr基叠层结构中的ZrC层和TiC层，剩余的初始Zr基高K栅介质层即为高K栅介质层。通过本步骤一次去除TiC/ZrC层，工艺简单，并且不影响剩余的初始Zr基高K栅介质的性能，可靠性高。
具体的，所述湿法刻蚀工艺中，是将所述TiC/ZrC/Zr基叠层结构浸泡在一定浓度的硝酸中，本领域技术人员可以通过实验获得所需硝酸的浓度，以及去除TiC/ZrC层所需的时间，在此不赘述。
本领域的普通技术人员应该理解，本发明不仅仅局限于实施例一中描述的Hf基高K材料以及实施例二中描述的Zr基高K材料，还可以是Al基高K材料、Y基高K材料或La基高K材料等介电常数高的栅介质材料，本领域技术人员可以根据上述实施例，对本发明进行修改、替换和变形。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种高K栅介质层的制备方法，其特征在于，包括：
在半导体衬底上形成初始高K栅介质层；
将部分厚度的初始高K栅介质层转变为反应层，所述反应层覆盖剩余的初始高K栅介质层；
在所述反应层上覆盖阻挡层，形成叠层结构；
对所述叠层结构进行高温退火；
通过湿法刻蚀工艺同时去除所述反应层和阻挡层，剩余的初始高K栅介质层即为高K栅介质层。
2.如权利要求1所述的高K栅介质层的制备方法，其特征在于，所述阻挡层为TaC层。
3.如权利要求2所述的高K栅介质层的制备方法，其特征在于，所述初始高K栅介质层为初始Hf基高K栅介质层，所述反应层为HfC层。
4.如权利要求3所述的高K栅介质层的制备方法，其特征在于，在去耦等离子体腔体中通入含C的气体，通过等离子体反应，将部分厚度的初始Hf基高K栅介质层转变为HfC层。
5.如权利要求3所述的高K栅介质层的制备方法，其特征在于，所述湿法刻蚀工艺所使用的刻蚀液体为稀释氢氟酸溶液，所述湿法刻蚀工艺的刻蚀时间为1分钟～10分钟。
6.如权利要求5所述的高K栅介质层的制备方法，其特征在于，所述稀释氢氟酸液的体积比例为HF∶H2O＝1∶100。
7.如权利要求1所述的高K栅介质层的制备方法，其特征在于，所述阻挡层为TiC层。
8.如权利要求7所述的高K栅介质层的制备方法，其特征在于，所述初始高K栅介质层为初始Zr基高K栅介质层，所述反应层为ZrC层。
9.如权利要求8所述的高K栅介质层的制备方法，其特征在于，在去耦等离子体腔体中通入含C的气体，通过等离子体反应，将部分厚度的初始Zr基高K栅介质层转变为ZrC层。
10.如权利要求8所述的高K栅介质层的制备方法，其特征在于，所述湿法刻蚀工艺所使用的刻蚀液体为硝酸溶液，所述湿法刻蚀工艺的刻蚀时间为1分钟～10分钟。
11.如权利要求4或9所述的高K栅介质层的制备方法，其特征在于，所述含C的气体为CH4或C2H2。
12.如权利要求1所述的高K栅介质层的制备方法，其特征在于，利用快速热退火的方法对所述叠层结构进行高温退火，进行高温退火的温度范围为900℃～1100℃。
13.如权利要求1或3或8所述的高K栅介质层的制备方法，其特征在于，在半导体衬底上形成初始高K栅介质层之前，对半导体衬底进行预栅清洗。
14.如权利要求1或3或8所述的高K栅介质层的制备方法，其特征在于，利用MOCVD或ALD技术在半导体衬底上形成初始高K栅介质层。
CN2010105715036A 2010-12-02 2010-12-02 高k栅介质层的制备方法 Pending CN102064103A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105715036A CN102064103A (zh) 2010-12-02 2010-12-02 高k栅介质层的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105715036A CN102064103A (zh) 2010-12-02 2010-12-02 高k栅介质层的制备方法

Publications (1)

Publication Number Publication Date
CN102064103A true CN102064103A (zh) 2011-05-18

Family

ID=43999324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105715036A Pending CN102064103A (zh) 2010-12-02 2010-12-02 高k栅介质层的制备方法

Country Status (1)

Country Link
CN (1) CN102064103A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332395A (zh) * 2011-09-23 2012-01-25 复旦大学 一种选择性淀积栅氧和栅电极的方法
CN103871860A (zh) * 2014-03-24 2014-06-18 上海华力微电子有限公司 双层栅介质层结构及其制备方法
CN105206523A (zh) * 2015-10-14 2015-12-30 上海华力微电子有限公司 用于制备高k介质层的方法
CN112420502A (zh) * 2020-11-18 2021-02-26 上海华力集成电路制造有限公司 高介电常数金属栅mos晶体管的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129674A1 (en) * 2002-08-27 2004-07-08 Tokyo Electron Limited Method and system to enhance the removal of high-k dielectric materials
US20060068603A1 (en) * 2004-09-30 2006-03-30 Tokyo Electron Limited A method for forming a thin complete high-permittivity dielectric layer
CN1832113A (zh) * 2006-02-24 2006-09-13 北京大学 金属栅/高k栅介质制备工艺及双金属栅cmos的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129674A1 (en) * 2002-08-27 2004-07-08 Tokyo Electron Limited Method and system to enhance the removal of high-k dielectric materials
US20060068603A1 (en) * 2004-09-30 2006-03-30 Tokyo Electron Limited A method for forming a thin complete high-permittivity dielectric layer
CN1832113A (zh) * 2006-02-24 2006-09-13 北京大学 金属栅/高k栅介质制备工艺及双金属栅cmos的制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102332395A (zh) * 2011-09-23 2012-01-25 复旦大学 一种选择性淀积栅氧和栅电极的方法
CN102332395B (zh) * 2011-09-23 2014-03-05 复旦大学 一种选择性淀积栅氧和栅电极的方法
CN103871860A (zh) * 2014-03-24 2014-06-18 上海华力微电子有限公司 双层栅介质层结构及其制备方法
CN103871860B (zh) * 2014-03-24 2016-08-31 上海华力微电子有限公司 双层栅介质层结构及其制备方法
CN105206523A (zh) * 2015-10-14 2015-12-30 上海华力微电子有限公司 用于制备高k介质层的方法
CN112420502A (zh) * 2020-11-18 2021-02-26 上海华力集成电路制造有限公司 高介电常数金属栅mos晶体管的制造方法

Similar Documents

Publication Publication Date Title
US11848369B2 (en) Horizontal gate-all-around device nanowire air gap spacer formation
JP5931312B2 (ja) Ｃｍｏｓ半導体素子及びその製造方法
USRE45955E1 (en) Dual high-K oxides with SiGe channel
US20110254093A1 (en) Semiconductor device and method of manufacturing the same
CN102148252B (zh) 装置和半导体元件的制作方法
US9478637B2 (en) Scaling EOT by eliminating interfacial layers from high-K/metal gates of MOS devices
JP2003059926A (ja) 半導体装置
CN101685777A (zh) 半导体装置的制造方法
US9831084B2 (en) Hydroxyl group termination for nucleation of a dielectric metallic oxide
US7939396B2 (en) Base oxide engineering for high-K gate stacks
CN103094325A (zh) 半导体器件及其制造方法
CN102044442B (zh) 一种改善高介电常数栅介质界面特性的方法
CN102064103A (zh) 高k栅介质层的制备方法
KR101627509B1 (ko) 식각액, 식각액을 사용한 게이트 절연막의 형성 방법 및 식각액을 사용한 반도체 소자의 제조 방법
KR20040095690A (ko) 반도체 장치 및 그 제조 방법
CN101364540B (zh) 半导体装置的制造方法
CN104681440A (zh) 一种半导体器件及其制备方法
CN110993603A (zh) 半导体结构及其形成方法
CN103794482B (zh) 金属栅极的形成方法
JP4261276B2 (ja) 半導体装置の製造方法
CN106206721B (zh) Nmos晶体管及其制作方法
US8163620B2 (en) Method for etching Mo-based metal gate stack with aluminium nitride barrier
CN103456614A (zh) 一种采用高k金属栅的半导体器件的制造方法
JP2005317583A (ja) 半導体装置およびその製造方法
CN108122750B (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110518