CN102044442B - 一种改善高介电常数栅介质界面特性的方法 - Google Patents

一种改善高介电常数栅介质界面特性的方法 Download PDF

Info

Publication number
CN102044442B
CN102044442B CN200910235466A CN200910235466A CN102044442B CN 102044442 B CN102044442 B CN 102044442B CN 200910235466 A CN200910235466 A CN 200910235466A CN 200910235466 A CN200910235466 A CN 200910235466A CN 102044442 B CN102044442 B CN 102044442B
Authority
CN
China
Prior art keywords
dielectric
grid medium
layer
coefficient grid
improving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910235466A
Other languages
English (en)
Other versions
CN102044442A (zh
Inventor
王文武
陈世杰
王晓磊
韩锴
陈大鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN200910235466A priority Critical patent/CN102044442B/zh
Publication of CN102044442A publication Critical patent/CN102044442A/zh
Application granted granted Critical
Publication of CN102044442B publication Critical patent/CN102044442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种改善高介电常数栅介质界面特性的方法，该方法是在MOS器件加工工艺中，在同一工艺环境中连续制备绝缘界面层和高介电常数栅介质层。利用本发明，不仅可以减少高k栅介质和界面层间由于环境污染引起的缺陷和电荷，而且还可以提高高k栅介质的质量。

Description

一种改善高介电常数栅介质界面特性的方法
技术领域
本发明涉及纳米尺度CMOS工艺技术中的高k栅介质和金属栅结构技术领域，尤其涉及一种改善高介电常数(即高k)栅介质界面特性的方法。
背景技术
22纳米及以下技术CMOS工艺集成电路关键核心技术的应用是集成电路发展的必然趋势，也是国际上主要半导体公司和研究组织竞相研发的课题之一。以“高k/金属栅”技术为核心的CMOS器件栅工程研究是22纳米及以下技术中最有代表性的关键核心工艺，与之相关的材料、工艺及结构研究已在广泛的进行中。
对于具有高k栅介质/金属栅结构的CMOS器件，高k栅介质薄膜的质量和与之相关的界面特性是保障整个器件性能不断提高的关键。目前，铪(Hf)基和稀土(RE)基高k栅介质已成为最有潜力的工业化应用候选材料，Hf基高k栅介质已被成功应用到Intel公司的45nm工艺中，并有望被用到下一个技术节点中。为了降低MOS器件的等效氧化层厚度(EOT)，研究者们在不断的改善高k栅介质材料的质量(如通过掺杂提高热稳定性等)，并减小低介电常数栅介质(如SiO2，SiON等)界面层的厚度。在这些工艺中，人们通常是在一台设备中首先在经过清洗处理的半导体衬底(如Si)上沉积一层界面层(如SiO2)，之后再将带有界面层的半导体衬底载到另一台设备中进行界面层改性处理(如等离子体氮化)，此后再将经过界面改性处理的样品分别放入到专用设备中进行高k栅介质薄膜的制备和金属栅或多晶硅栅的制备。
对于以上工艺，由于界面层、高k栅介质层、和金属栅的加工工艺是在不同的设备中进行的，在各工艺间的转移过程中可能会引入很多杂质和污染，这将会极大的影响器件的工艺性能，尤其是界面特性。如何降低各单项工艺在转换过程中对MOS器件界面特性的影响已成为急待解决的问题。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的是提供一种利用原位制备MOS器件绝缘界面层和高k栅介质层的工艺来改善高k栅介质界面特性的方法。
(二)技术方案
为达到上述目的，本发明提供了一种改善高介电常数栅介质界面特性的方法，该方法是在MOS器件加工工艺中，在同一工艺环境中连续制备绝缘界面层和高介电常数栅介质层。
上述方案中，所述在同一工艺环境中连续制备绝缘界面层和高介电常数栅介质层具体包括：在同一台工艺设备中，首先利用原子层沉积方法或间接等离子体辅助化学气相沉积方法或高温热生长方法制备低介电常数的绝缘界面层，之后在不破坏真空环境的条件下，利用原子层沉积方法或金属有机化学气相沉积方法制备高介电常数栅介质薄膜。
上述方案中，所述低介电常数的绝缘界面层是SiO2或SiNx或SiON。
上述方案中，所述制备低介电常数的绝缘界面层之后，还包括：在生长绝缘界面层的同一环境中，利用氮气或氨气等含氮气体间接等离子体辅助氮化的方法对界面层进行氮化处理。
上述方案中，所述制备高介电常数栅介质薄膜之后，还包括：在生长高介电常数栅介质材料的同一环境中，利用氮气或氨气等含氮气体间接等离子体辅助氮化的方法对高介电常数栅介质层进行氮化处理。
上述方案中，所述间接等离子体辅助氮化的方法中间接等离子体的最大功率为1000W。
上述方案中，所述在同一工艺环境中连续制备绝缘界面层和高介电常数栅介质层之后，该方法还包括：在同一工艺环境中对得到的样品进行快速热处理，以进一步提高高介电常数栅介质界面质量。
上述方案中，所述在同一工艺环境中连续制备绝缘界面层和高介电常数栅介质层之后，该方法还包括：在同一工艺环境中在得到的样品上进行金属栅电极的制备。
上述方案中，所述在同一工艺环境中在得到的样品上进行金属栅电极的制备之后，该方法还包括：在生长金属栅电极的同一环境中，对进行金属栅电极的制备后得到的高介电常数栅介质/金属栅结构进行快速热处理。
上述方案中，所述快速热处理工艺包括：热处理氛围为N2或H2或O2或O3或NOx或真空，热处理温度为400至1100℃，热处理时间为1至100秒。
(三)有益效果
本发明提供的这种改善高介电常数栅介质界面特性的方法，是在MOS器件加工工艺中，在同一工艺环境中连续制备绝缘界面层和高k栅介质层，并结合优化的快速热退火工艺来提高高k栅介质界面质量。通过采取该工艺，不仅可以减少高k栅介质和界面层间由于环境污染引起的缺陷和电荷，而且还可以提高高k栅介质的质量。
附图说明
图1是依照本发明实施例在衬底上生长界面层的示意图；
图2是依照本发明实施例对界面层进行氮化处理的示意图；
图3是依照本发明实施例在界面层上沉积高k栅介质薄膜的示意图；
图4是依照本发明实施例对高k栅介质薄膜进行氮化处理的示意图；
图5是依照本发明实施例在高k栅介质薄膜上沉积其他高k帽层的示意图；
图6是依照本发明实施例在高k帽层上面沉积多层栅电极结构的示意图；
图7是依照本发明实施例对高k栅介质/金属栅结构进行快速热处理的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
步骤1：如图1所示，在已做好前期工艺处理的半导体衬底(如Si，Ge，GeSi，GaAs，InP等)上，利用氧化氮(NOx)或氧气(O2)或臭氧(O3)间接等离子体辅助氧化的方法生长0.5nm厚的SiO2界面层(膜厚范围0.2至1.0nm，优选0.2至0.8nm，最优0.2至0.7nm)。
步骤2：如图2所示，在生长界面层的同一环境中，利用氮气(N2)或氨气(NH3)间接等离子体辅助氮化的方法对界面层进行氮化处理。间接等离子体的最大功率为600W。
步骤3：如图3所示，在生长界面层的同一环境中，利用ALD方法或MOCVD方法在界面层上原位(in situ)沉积高k栅介质薄膜HfO2(膜厚范围2至10nm，优选2至5nm，最优2至3nm)。(其他高k栅介质还可以为HfSiOx、HfZrOx、HfON、HfSiON、HfAlOx、Al2O3、ZrO2、ZrSiOx、Ta2O5、La2O3、HfLaOx、LaAlOx、LaSiOx、以上所述材料的氮化物、以上所述材料的氮氧化物、其他稀土元素氧化物、其他稀土元素氮化物。)
步骤4：如图4所示，在生长高k栅介质材料的同一环境中，利用氮气(N2)或氨气(NH3)间接等离子体辅助氮化的方法对高k栅介质层进行氮化处理或不做氮化处理。
步骤5：如图5所示，在生长高k栅介质材料的同一环境中，利用ALD或MOCVD方法在高k栅介质层上沉积其他高k帽层，如HfAlOx。
步骤6：如图6所示，在生长高k帽层的同一环境中，在高k帽层上面沉积多层栅电极结构，如Pt/TiN/Poly-Si等(金属膜厚范围2至100nm，优选5至70nm，最优10至50nm；Poly-Si薄膜厚度范围10至200nm，优选30至100nm，最优50至70nm。)。(金属栅电极还可包括，TiN，TaN，MoNx，TiSiN，TiCN，TaAlC，TiAlN，PtSix，Ni3Si，Pt，Ru，Ir，Mo，HfRu，RuOx，TaC，HfC，TiC，TaTbN，TaErN，TaYbN，TaSiN，HfSiN，MoSiN，RuTax，NiTax等)。
步骤7：如图7所示，在生长金属栅电极的同一环境中，对高k栅介质/金属栅结构进行快速热处理(RTA)。热处理氛围为N2或H2或O2或O3或NOx或真空。热处理温度为400至1100℃。热处理时间为1至100s。
以上利用原位沉积界面层、高k栅介质层、和多层金属栅结构的方法提高高k栅介质界面质量的示例只是本发明的一个典型的例子。其他示例还包括，可以先在一台设备中进行SiO2界面层生长(如可可以利用化学方法或高温热氧化方法制备超薄SiO2层)，之后再将此带有SiO2界面层的半导体衬底(如Si)放入到另一台设备中，并进行界面改性处理(如进行等离子体氮化)，之后原位沉积高k栅介质和金属栅等。
此外，在一台设备中先进行完界面层和高k栅介质的原位沉积后，金属栅电极也可以在其他环境中沉积。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种改善高介电常数栅介质界面特性的方法，其特征在于，该方法是在MOS器件加工工艺中，在同一工艺环境中连续制备绝缘界面层和高介电常数栅介质层，具体包括：
在同一台工艺设备中，首先利用原子层沉积方法或间接等离子体辅助化学气相沉积方法或高温热生长方法制备低介电常数的绝缘界面层，之后在不破坏真空环境的条件下，利用原子层沉积方法或金属有机化学气相沉积方法制备高介电常数栅介质薄膜。
2.根据权利要求1所述的改善高介电常数栅介质界面特性的方法，其特征在于，所述低介电常数的绝缘界面层是SiO2或SiNx或SiON。
3.根据权利要求1所述的改善高介电常数栅介质界面特性的方法，其特征在于，所述制备低介电常数的绝缘界面层之后，还包括：
在生长绝缘界面层的同一环境中，利用氮气或氨气间接等离子体辅助氮化的方法对界面层进行氮化处理。
4.根据权利要求1所述的改善高介电常数栅介质界面特性的方法，其特征在于，所述制备高介电常数栅介质薄膜之后，还包括：
在生长高介电常数栅介质材料的同一环境中，利用氮气或氨气间接等离子体辅助氮化的方法对高介电常数栅介质层进行氮化处理。
5.根据权利要求3或4所述的改善高介电常数栅介质界面特性的方法，其特征在于，所述间接等离子体辅助氮化的方法中，间接等离子体的最大功率为1000W。
6.根据权利要求1所述的改善高介电常数栅介质界面特性的方法，其特征在于，所述在同一工艺环境中连续制备绝缘界面层和高介电常数栅介质层之后，该方法还包括：
在同一工艺环境中对得到的样品进行快速热处理，以进一步提高高介电常数栅介质界面质量。
7.根据权利要求1所述的改善高介电常数栅介质界面特性的方法，其特征在于，所述在同一工艺环境中连续制备绝缘界面层和高介电常数栅介质层之后，该方法还包括：
在同一工艺环境中在得到的样品上进行金属栅电极的制备。
8.根据权利要求7所述的改善高介电常数栅介质界面特性的方法，其特征在于，所述在同一工艺环境中在得到的样品上进行金属栅电极的制备之后，该方法还包括：
在生长金属栅电极的同一环境中，对进行金属栅电极的制备后得到的高介电常数栅介质/金属栅结构进行快速热处理。
9.根据权利要求6或8所述的改善高介电常数栅介质界面特性的方法，其特征在于，所述快速热处理工艺包括：
热处理氛围为N2或H2或O2或O3或NOx或真空，热处理温度为400至1100℃，热处理时间为1至100秒。
CN200910235466A 2009-10-14 2009-10-14 一种改善高介电常数栅介质界面特性的方法 Active CN102044442B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910235466A CN102044442B (zh) 2009-10-14 2009-10-14 一种改善高介电常数栅介质界面特性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910235466A CN102044442B (zh) 2009-10-14 2009-10-14 一种改善高介电常数栅介质界面特性的方法

Publications (2)

Publication Number Publication Date
CN102044442A CN102044442A (zh) 2011-05-04
CN102044442B true CN102044442B (zh) 2012-09-05

Family

ID=43910464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910235466A Active CN102044442B (zh) 2009-10-14 2009-10-14 一种改善高介电常数栅介质界面特性的方法

Country Status (1)

Country Link
CN (1) CN102044442B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120313186A1 (en) * 2011-06-08 2012-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Polysilicon gate with nitrogen doped high-k dielectric and silicon dioxide
CN103035712B (zh) * 2011-10-09 2015-10-14 中国科学院微电子研究所 半导体器件及其制造方法
CN105336596B (zh) * 2015-09-27 2018-06-26 上海华力微电子有限公司 一种高介电常数界面层的制备方法
CN107086171A (zh) * 2016-02-16 2017-08-22 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN105932053B (zh) * 2016-06-01 2019-06-11 中国科学院微电子研究所 半导体结构及其形成方法
CN106328496B (zh) * 2016-10-27 2019-08-23 上海华力微电子有限公司 一种高k界面层的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1553482A (zh) * 2003-12-19 2004-12-08 上海新傲科技有限公司 绝缘体上硅的衬底上混合结构栅介质材料的制备方法
US7399666B2 (en) * 2005-02-15 2008-07-15 Micron Technology, Inc. Atomic layer deposition of Zr3N4/ZrO2 films as gate dielectrics

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1553482A (zh) * 2003-12-19 2004-12-08 上海新傲科技有限公司 绝缘体上硅的衬底上混合结构栅介质材料的制备方法
US7399666B2 (en) * 2005-02-15 2008-07-15 Micron Technology, Inc. Atomic layer deposition of Zr3N4/ZrO2 films as gate dielectrics

Also Published As

Publication number Publication date
CN102044442A (zh) 2011-05-04

Similar Documents

Publication Publication Date Title
KR101928147B1 (ko) 원자층 성막 방법 및 그 구조체
CN102104042B (zh) 一种半导体器件
US8222099B2 (en) Semiconductor device and method of manufacturing the same
CN102893375B (zh) 高k金属栅极叠层
CN102064133B (zh) 一种制造半导体器件的方法
US20130075833A1 (en) Multi-layer scavenging metal gate stack for ultra-thin interfacial dielctric layer
CN101930979B (zh) 控制器件阈值电压的CMOSFETs结构及其制造方法
CN102044442B (zh) 一种改善高介电常数栅介质界面特性的方法
US8624325B2 (en) Semiconductor device and method of manufacturing the same
WO2013138316A1 (en) Use of band edge gate metals as source drain contacts
CN102237398A (zh) 半导体结构及其形成方法
US11245022B2 (en) Integrated dipole flow for transistor
KR20220069104A (ko) P-fet용 p-타입 쌍극자
US8940599B2 (en) Scaled equivalent oxide thickness for field effect transistor devices
KR102641774B1 (ko) 반도체 디바이스 내의 콘택트 구조체
CN101599436A (zh) 用于mos器件的金属栅极结构及其制作方法
Wong et al. Thermal annealing, interface reaction, and lanthanum-based sub-nanometer EOT gate dielectrics
CN109817585B (zh) 金属氧化物半导体器件及其制造方法
JP2008311661A (ja) 半導体素子及びそのゲート形成方法
Yamaguchi et al. Formation of HfSiON/SiO/sub 2//Si-substrate gate stack with low leakage current for high-performance high-/spl kappa/MISFETs
TWI846875B (zh) 電晶體的積體偶極流
WO2023225138A1 (en) Barrier layer for preventing aluminum diffusion
김태우 Study on Al2O3 MOSCAP and Optimization of Atomic Layer Deposited High-k Oxides for AlGaN/GaN MOSHEMT
WO2023158688A1 (en) Integrated dipole region for transistor
CN115832024A (zh) 用于制造半导体器件的方法和半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant