CN118073188B - 多功能栅介质层结构、具有其的半导体器件及制备方法 - Google Patents

多功能栅介质层结构、具有其的半导体器件及制备方法 Download PDF

Info

Publication number
CN118073188B
CN118073188B CN202410464969.8A CN202410464969A CN118073188B CN 118073188 B CN118073188 B CN 118073188B CN 202410464969 A CN202410464969 A CN 202410464969A CN 118073188 B CN118073188 B CN 118073188B
Authority
CN
China
Prior art keywords
gas
precursor
oxidizing gas
introducing
reaction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410464969.8A
Other languages
English (en)
Other versions
CN118073188A (zh
Inventor
张威威
王良栋
宋维聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Betone Semiconductor Energy Technology Co ltd
Original Assignee
Shanghai Betone Semiconductor Energy Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Betone Semiconductor Energy Technology Co ltd filed Critical Shanghai Betone Semiconductor Energy Technology Co ltd
Priority to CN202410464969.8A priority Critical patent/CN118073188B/zh
Publication of CN118073188A publication Critical patent/CN118073188A/zh
Application granted granted Critical
Publication of CN118073188B publication Critical patent/CN118073188B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种多功能栅介质层结构及制备方法,以及具有其的半导体器件。制备方法包括步骤:S1:将衬底置于ALD反应腔,并使腔内温度保持在150℃‑350℃,压力保持在0.1 Torr‑0.65 Torr;S2:通入第一工艺气体,之后通入第一氧化性气体,以生成作为下界面区域的氧化物薄膜;S3:通入第二工艺气体,之后通入第二氧化性气体,以生成作为中间区域的金属氧化物薄膜;S4:通入第三工艺气体,之后通入第三氧化性气体,以生成作为上界面区域的金属氧化物薄膜,第一、第二和第三工艺气体含有A的前驱体、B的前驱体和C的前驱体,下界面区域、中间区域及上界面区域构成所述多功能栅介质层结构。本发明可以缩减芯片制造流程,提高生产效率,且可以提升工艺的应用灵活性。

Description

多功能栅介质层结构、具有其的半导体器件及制备方法
技术领域
本发明涉及集成电路制造技术领域,特别是涉及一种多功能栅介质层结构及其制备方法,以及一种具有该多功能栅介质层结构的半导体器件。
背景技术
随着CMOS器件线宽的不断缩小,晶体管的一个关键指标:栅极厚度也在不断缩小。以Intel公司的产品为例,90 nm 时代实际应用的栅氧厚度最低达到了1.2 nm,45nm 时代更是需要低至 1 nm 以下的栅氧厚度。不过栅氧厚度是不能无限缩小的,因为2 nm 厚度以下的SiO2 不再是理想的绝缘体,会出现明显的隧穿泄露,而且泄露现象将随栅氧厚度减小呈指数级上升,1 nm 以下的泄露就会大到无法接受的程度。
所以在45 nm 及以下,各企业相继启用高介电常数的物质替代 SiO2 作为栅介质层的High-k工艺。目前所采用的 High-k 材料主要为 HfO2, 其介电常数为 25,相比于Si高了 6 倍左右,所以同样电压、同样电场强度的情况下,介电层厚度可以大 6 倍,这样就大大减小了栅极漏电流。然而由于 High-k 材料的特殊性质,在使用HfO2栅极介质层时,往往还需要界面层和覆盖层的配合。在高k介质和Si基底之间加入SiO2/SiON作为界面缓冲层,可以进一步改善电子迁移率。界面层还有助于界面的稳定性和器件的可靠性。但界面层的存在也有不利的一面,它使得栅极介质层的整体(由低k值的SiO2/SiON和高k值的HfO2族介质构成)k值降低,由此导致EOT(Effective oxide thickness,等效氧化层厚度)的降低,所以必须严格控制它的厚度。覆盖层的作用则是改善Vt的调节。因为多晶硅栅极可以通过不同的掺杂实现(P型和N型),金属栅极则需要找到适合PMOS和NMOS的具有不同功函数的金属材料。不幸的是,大多数栅极金属材料在经过源/漏高温热处理后,功函数都会漂移到带隙中间,导致失去Vt调节的功用。所以对于先栅极工艺,通常采用功函数位于带隙中间的金属(如TiN),通过在高k介质上(或下)沉积不同的覆盖层来调节Vt。对NMOS,覆盖层需要采用含有更加电正性原子的材料(例如La2O3),而对PMOS,覆盖层需要采用含有更加电负性原子的材料(例如Al2O3)。在高温热处理后,覆盖层会与高k介质/界面层发生互混,在高k介质/界面层的界面上形成偶极子,由此起到Vt调节的作用。
然而,采用界面层和覆盖层对工艺的整合也是一个挑战,因为这不仅增加了工艺步骤,而且需要在PMOS和NMOS上分别沉积不同的厚度仅为1nm左右的覆盖层,去除的同时又不能对高k介质造成损伤,这是十分困难的。此外,由于界面层和覆盖层的厚度需要严格的控制,这增加了工艺难度并且容易对器件的电性能产生不利影响(例如因膜厚不均导致器件阈值电压漂移)。
应该注意,上面对技术背景的介绍只是为了方便对本发明的技术方案进行清楚、完整的说明,并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本发明的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种多功能栅介质层结构及其制备方法,以及具有该多功能栅介质层结构的半导体器件,用于解决现有的高K栅介质层需要配合使用界面层和金属材质的覆盖层,不同结构层基于不同的工艺制造,导致栅极整体厚度增大,工艺难度增加,且对器件电性能产生不利影响等问题。
为实现上述目的及其他相关目的,本发明提供一种多功能栅介质层结构的制备方法,包括步骤:
S1:将衬底置于ALD反应腔,并使腔内温度保持在150℃-350℃,压力保持在0.1Torr -0.65 Torr;
S2:向ALD反应腔内通入第一时长的第一工艺气体,第一工艺气体含有元素A的前驱体、元素B的前驱体和元素C的前驱体,之后通入第一氧化性气体,以使氧化性气体和前驱体反应生成作为下界面区域的氧化物薄膜;
S3:向同一ALD反应腔内通入第二时长的第二工艺气体,第二工艺气体含有元素A的前驱体、元素B的前驱体和元素C的前驱体,之后通入第二氧化性气体,以使氧化性气体和前驱体反应生成作为中间区域的金属氧化物薄膜;
S4:向同一ALD反应腔内通入第三时长的第三工艺气体,第三工艺气体含有元素A的前驱体、元素B的前驱体和元素C的前驱体,之后通入第三氧化性气体,以使氧化性气体和前驱体反应生成作为上界面区域的金属氧化物薄膜,下界面区域、中间区域及上界面区域构成所述多功能栅介质层结构;
其中,元素A的对应氧化物具有钝化效应,元素B的对应氧化物具有高k特性,元素C的对应氧化物具有Vt 调节功能;且第一工艺气体中,元素A的摩尔百分比最大;第二工艺气体中,元素B的摩尔百分比最大;第三工艺气体中,元素C的摩尔百分比最大。
可选地,所述制备方法包括如下条件中的若干个:
1)步骤S2中,通入第一时长的第一工艺气体后,再通入清洁气体吹扫腔体,以去除衬底表面多余的前驱体,之后再通入第一氧化性气体,反应后再通入清洁气体吹扫腔体,以去除多余的氧化剂和反应副产物;
2)步骤S3中,通入第二时长的第二工艺气体后,再通入清洁气体吹扫,以去除衬底表面多余的前驱体,之后再通入第二氧化性气体,反应后再通入清洁气体吹扫腔体,去除多余的氧化剂和反应副产物;
3)步骤S4中,通入第三时长的第三工艺气体后,再通入清洁气体吹扫,以去除衬底表面多余的前驱体,之后再通入第三氧化性气体,反应后再通入清洁气体吹扫腔体,去除多余的氧化剂和反应副产物;
4)第一氧化性气体、第二氧化性气体和第三氧化性气体包含H2O2、H2O、O2、O3和O2等离子体中的若干种,且第一氧化性气体、第二氧化性气体和第三氧化性气体中的氧化剂流量为100sccm-1000 sccm;
5)第一时长、第二时长和第三时长为0.05-3s。
更可选地,所述制备方法包括如下条件中的若干个:
1)第一氧化性气体、第二氧化性气体和第三氧化性气体的通入时长为0.05-5s;
2)步骤S2、S3和S4中,各个阶段通入的清洁气体的流量为100sccm-1000 sccm,吹扫时间为2s-10s。
A元素为Al,B元素选自Hf、Zr、La和Ce的若干种,C元素选自Ti和La中的若干种。
第一工艺气体、第二工艺气体和第三工艺气体中均含有前驱体TMA、TEMAHf和 La(fAMD)3。
可选地,下界面区域的厚度为0.5-1nm,中间区域的厚度为1nm-2nm,上界面区域的厚度为1nm-2nm。
可选地,步骤S2至S4中,通过调节载气流量,以调节各工艺气体中含有的不同元素的摩尔百分比。
可选地,第一工艺气体中,元素A的摩尔百分比为元素B和元素C的5倍以上,第二工艺气体中,元素B的摩尔百分比为元素A和元素C的5倍以上,第三工艺气体中,元素C的摩尔百分比为元素A和B的5倍以上。
本发明还提供一种多功能栅介质层结构,所述多功能栅介质层结构采用如上述任一方案中所述的制备方法制备而成。
本发明还提供一种半导体器件,所述半导体器件具有如上述任一方案中所述的多功能栅介质层结构。
如上所述,本发明提供多功能栅介质层结构,具有其的半导体器件及制备方法,具有以下有益效果:本发明经改善的工艺流程设计,可以在同一沉积工艺中沉积单层栅介质膜层来实现传统High-k制程中需要3层薄膜(界面层、High-k以及金属覆盖层)才能达到的功能,因此可以缩减芯片制造流程,提高生产效率。且该沉积工艺流程可以与其他工艺很好地兼容,因而可以提升该工艺的应用灵活性。例如本实施例的多功能栅介质层结构的制备方法可以用于逻辑电路后栅工艺,例如可以用于各种平面栅、沟槽栅、环栅结构的栅介质层。同时本申请还可以用于构建薄膜晶体管的氧化物沟道材料来提高电子迁移率,或用于GaN HEMT器件high-k & 钝化层来提高电子迁移率,缓解电流崩塌效应。
附图说明
图1显示为本发明提供的多功能栅介质层结构的制备方法的一例示性流程图。
图2显示为执行本发明提供的多功能介质栅结构的制备方法的工艺气路图。
图3显示为本发明提供的多功能栅介质层结构的制备方法的一例示性工序图。
图4显示为本发明的实施例中制备的下界面区域的薄膜的生长特性图。
图5显示为本发明的实施例中制备的中间区域的薄膜的生长特性图。
图6显示为本发明的实施例中制备的上界面区域的薄膜的生长特性图。
图7显示为实施例9制备的薄膜的厚度分布图,图中不同深度的灰度代表不同的膜厚,灰度深度差异越大表示膜厚差异越大。
图8显示为本发明的实施例中制备的下界面区域的薄膜含有的元素比例图。
图9显示为本发明的实施例中制备的中间区域的薄膜含有的元素比例图。
图10显示为本发明的实施例中制备的上界面区域的薄膜含有的元素比例图。
图11显示为本发明的实施例中进行迷你马拉松测试的结果图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。如在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外,当一层被称为在两层“之间”时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。
在本发明的上下文中,所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。为使图示尽量简洁,各附图中并未对所有的结构全部标示。
现有的高K介质层的制备方法通常为,在去除衬底表面的自然氧化物后,先采用ISSG(in—situ steam generation,原位水汽生成)方法生长界面层,然后利用ALD工艺在界面层上沉积一层 High-k 材料作为电介质层,之后再利用PVD工艺在电介质层上沉积一层金属材质的覆盖层。可以看到,现有的高K介质层制备需要将衬底在不同设备之间转移以沉积不同的材料层,不仅工艺流程复杂,而且各材料层的厚度控制难度很大,导致生产成本上升,以及容易因膜厚不均等导致器件不良。对此,本案发明人经长期研究,提出了一种改善方案。
具体地,本发明提供一种多功能栅介质层结构的制备方法,其主要流程如图1所示,接下来将结合附图进行详细说明。
首先执行步骤S1:将衬底置于ALD反应腔,并使腔内温度保持在150℃-350℃,压力保持在0.1 Torr -0.65 Torr。
具体地,衬底的类型由制备的多功能栅介质层结构的用途,或者说由待制备的器件类型而定。比如衬底可以是硅、锗、锗硅、绝缘体上硅等类型的衬底,也可以是蓝宝石、碳化硅、砷化镓等化合物衬底。衬底可以为表面未制作有任何结构的裸晶圆,也可以为表面已经制作有有源区等结构的衬底,这取决于具体应用,因此此处不做具体限制。例如如果是制作逻辑器件,则衬底内可以制作有源区和漏区等结构,而本实施例制备的多功能栅介质层结构将作为栅极的介电层。
衬底在置于ALD反应腔之前,通常要进行清洁,比如通过稀释氢氟酸去除衬底表面的自然氧化物,之后用去离子水进行冲洗,再进行干燥。同样地,ALD反应腔也要进行清洗,比如用氮气进行吹扫,以确保腔室内的洁净度。
在将衬底移入腔体内后,调节设备参数,以使腔室内的温度和压力/真空度控制在所需的范围。
准备工作完成后,执行步骤S2:向ALD反应腔内通入第一时长的第一工艺气体,第一工艺气体含有元素A的前驱体、元素B的前驱体和元素C的前驱体,之后通入第一氧化性气体,以使氧化性气体和前驱体反应生成作为下界面区域的氧化物薄膜。即第一工艺气体和第一氧化性气体是以脉冲形式先后通入到反应腔中。
具体地,元素A的对应氧化物具有钝化效应,元素B的对应氧化物具有Vt 调节功能,元素C的对应氧化物具有高k特性。在一优选的示例中,A元素为Al(铝),B元素为Ti和La(镧)中的一种或两种(优选一种,比如La),C元素为Hf(铪)、Zr(锆)、La(镧)和Ce(铈)中的一种或两种以上(优选一种,比如Hf),尤其推荐元素A为Al+元素B为La+元素C为Hf的组合。即氧化铝作为下界面区域薄膜,利用氧化铝具有优异的钝化性能,可帮助改善界面缺陷,提高薄膜性能。而氧化镧则作为上界面区域薄膜,其内建偶极子场能够调整器件的Vt,而不受金属功函数的影响,因此可以替代现有技术中的金属覆盖层。氧化铪则具有很高的介电常数,作为中间区域薄膜,有助于提升器件的介电性能。同时氧化铪与氧化铝的配合使用,有助于避免器件Vt调节性能的下降。此外,这几种元素的氧化物不会影响各自的晶态结构,有助于确保薄膜的热性能。通过调节这三种元素的摩尔百分比含量,使得各区域的膜层具有不同的效用,由此可以满足不同的需求。比如本实施例中,第一工艺气体中,元素A的摩尔百分比最大,比如元素A的摩尔百分比为元素B和元素C的5倍以上,而B和C的百分比则优选相同。这有助于在确保上界面区域薄膜具有优异的钝化性能的同时更便于工艺的简化,同时有助于提升薄膜的热性能。比如在一些示例中,A、B和C这三种元素的摩尔百分比为8:1:1。
要将各元素的摩尔比控制在所需的程度,或者说要增加某一元素的摩尔比,其背后的逻辑在于增加其对应氧化物的生长速率,而增加生长速率的方法则有很多选择,比如提升源瓶温度、增加气体流量、增加脉冲时间、调整生长温度等等。本实施例中(包括下述的步骤S3和S4),通过调节载气流量,以调节各工艺气体中含有的不同元素的摩尔百分比。因为载气量大,会从源瓶中带出更多的前驱体,在其他条件,例如生长温度和脉冲时间一样的情况下,载气流量越大,则该元素对应氧化物的生长速率越快,自然该元素在最终形成的薄膜中所占的摩尔比在三种元素中最大。因而在本说明书中,各前驱体的载气流量比具有与各元素的摩尔比等同的意义。
第一工艺气体通入的时长(即第一时长)和氧化性气体的通入时长取决于原料组分、待沉积的膜厚以及气体流量等多种因素。且通常第一工艺气体和第一氧化性气体的通入需要经历多个循环次数才能沉积所需厚度的下界面区域。在一些示例中,第一工艺气体、第二工艺气体和第三工艺气体中均包括含铝前驱体、含铪前驱体和含镧前驱体,例如都含有前驱体TMA(三甲基铝)、TEMAHf(四(二乙基胺基铪))和/或TDMAHf(四(二甲基胺基铪)),以及La(fAMD)3(甲脒基镧),第一氧化性气体、第二氧化性气体和第三氧化性气体则可选择包含H2O2、H2O、O2、O3和O2等离子体中的若干种。此处需要特别说明的是,第一氧化性气体、第二氧化性气体和第三氧化性气体中实际包含的氧化性成分(本说明书中称之为氧化剂)可以是气态,也可以是液态(例如水),当氧化剂为液态时,则需要通过载气(例如氮气和/或氩气)进行输送,因而这些氧化性气体可以是纯氧化剂气体,也可以是包含氧化剂液体和载气的混合物。且本实施例中,第一氧化性气体、第二氧化性气体和第三氧化性气体优选具有相同的组分,比如具有较强氧化功能的O3(臭氧),或者液态水。另外,由于通入的反应气体实际上很难完全参与反应,因此在通入相应的反应气体一定的脉冲时长后,通常需要对腔体进行清洁,例如通入清洁气体对腔体进行吹扫。比如在通入第一时长的第一工艺气体后,再通入清洁气体吹扫腔体,以去除衬底表面多余的前驱体,之后再通入第一氧化性气体,反应后再通入清洁气体吹扫腔体,以去除多余的氧化剂和反应副产物。在一较佳示例中,第一时长为0.05-3s,比如为0.05,0.1,0.2,0.3,0.4,0.5……3或这区间的任意值,优选为1s-2s。第一氧化性气体的通入时长较佳地为0.05-5s,比如为0.05,0.1,0.2,0.3……5或这区间的任意值,优选为0.5s-1s。
本步骤的工艺气路图的一例示性结构可以参考图2所示。如图2所示,含有元素A的反应物A、含有元素B的反应物B和含有元素C的反应物C被置于不同的源瓶中,并通过载气(例如Ar氩气)被同时直接输送(即这三种前驱物在进入反应腔前相互不接触)至ALD反应腔中,含有这些元素的前驱物被吸附于反应腔的衬底表面,经过同样的脉冲时间后,再向反应腔中通入氮气(N2)进行吹扫,例如通入的清扫氮气的流量为100sccm-1000 sccm,吹扫时间为2s-10s,以去除衬底表面及反应腔内残余的前驱物,之后通入第一氧化性气体,比如本实施例中采用液态氧化剂(例如H2O水),则该液态氧化剂同样需要借助载气(例如同样为Ar)被输送至反应腔中,氧化剂与这些前驱物反应生成相应的氧化物,经预设的脉冲时间后,再通入清洁气体吹扫腔体,以去除多余的氧化剂和反应副产物。比如本实施例中,实际的氧化剂流量为100sccm-1000 sccm,但载气流量可以达到5000sccm。氧化性气体的通入时长,即第一氧化性气体的脉冲时间优选为0.05-5s。充分的反应后,再通入流量为100sccm-1000sccm的清洁气体,吹扫2s-10s,以进行全面的清洁。这样的过程可以循环若干周期,即反复执行充入第一工艺气体-充入清洁气体吹扫-充入第一氧化性气体-充入清洁气体吹扫这样的操作,直至形成所需厚度的薄膜。例如执行10-100个这样的循环,由此形成厚度为0.5nm-1nm的下界面区域。最终形成的薄膜,除氧元素外,元素A的摩尔占比大于元素B和C,因此可以称为富A区域。比如A元素为Al,则称为富Al区域(Al-rich)。
在一些示例中,在完成下界面区域的薄膜生长并对腔体进行清洁后,可以对薄膜进行表面处理以进一步改善薄膜的性能。例如在一些示例中,可以对薄膜进行氮化处理,比如利用低温氮气等离子体增强脉冲对薄膜进行表面氮化处理,以在薄膜表面生成薄层的氮化铝层,有助于改善薄膜的热性能,提高器件性能。在另外一些示例中,也可以在薄膜生长完成后,适当提升反应腔的温度(例如比原有的反应温度提高50℃左右,但提高后的温度不高于设备的上限温度,例如不高于350℃),温度的提升有助于原子的重构,同样可以起到改善薄膜表面缺陷的作用。提升后的温度可以作为下一步骤的薄膜生长温度,因为下一步主要生长富含元素B,例如富含铪的薄膜,适当提升的温度有助于铪氧化物的生长,且使生成的氧化铪中的杂质较少(例如温度升至280℃-310℃)。当然,若薄膜生长完成后不另外进行处理,则从简化工艺的角度考虑,不对反应腔温度进行调整。即各步骤的薄膜生长温度尽量保持大致相同,比如都在150℃-350℃的范围内。
接下来执行步骤S3,生长富含元素B的中间区域薄膜,比如富含Hf的薄膜。
具体地,本步骤中,向同一ALD反应腔内(即衬底不进行转移)通入第二时长的第二工艺气体,第二工艺气体含有元素A的前驱体、元素B的前驱体和元素C的前驱体,第二工艺气体中,元素B的摩尔百分比最大。比如本实施例中,第二工艺气体中,元素B的摩尔百分比为元素A和元素C的5倍以上,而A和C的百分比则优选相同。这有助于确保相应膜层具有优异的介电性能的同时更便于工艺的简化,同时有助于提升薄膜的热性能。比如在一些示例中,A、B和C这三种元素的摩尔百分比为1:8:1。且本实施例中,同样优选通过调节载气流量,以调节各工艺气体中含有的不同元素的摩尔百分比。即本实施例与步骤S2除各元素摩尔比不一样外,其他参数和工艺过程大体相同,其工艺气路图同样可以参考图2所示。
第二工艺气体通入的时长(即第二时长)和氧化性气体的通入时长取决于原料组分、待沉积的膜厚以及气体流量等多种因素。同样地,第二工艺气体和第二氧化性气体的通入需要经历多个循环次数才能沉积所需厚度的中间区域。在一些示例中,第二工艺气体含有前驱体TMA、TEMAHf和/或TDMAHf,以及 La(fAMD)3,第二氧化性气体则可选择H2O2、H2O、O2、O3和O2等离子体中的若干种。第二氧化性气体中实际包含的氧化性成分(本说明书中称之为氧化剂)可以是气态,也可以是液态,当氧化剂为液态时,则需要通过载气(例如氮气和/或氩气)进行输送,因而这些氧化性气体可以是纯氧化剂气体,也可以是包含氧化剂液体和载气的混合物。同样地,由于通入的反应气体实际上很难完全参与反应,因此在通入相应的反应气体一定的脉冲时长后,通常需要对反应腔体进行清洁,例如通入清洁气体对腔体进行吹扫。比如在通入第二时长的第二工艺气体后,再通入清洁气体吹扫腔体,以去除衬底表面多余的前驱体,之后再通入第二氧化性气体,反应后再通入清洁气体吹扫腔体,以去除多余的氧化剂和反应副产物。在一较佳示例中,第二时长为0.05-3s,比如为0.05,0.1,0.2,0.3,0.4,0.5……3或这区间的任意值,优选为1s-2s。第二氧化性气体的通入时长较佳地为0.05-5s,比如为0.05,0.1,0.2,0.3……5或这区间的任意值,优选为0.5s-1s。
详细的脉冲气体供应过程可以参考步骤S2中的描述,比如按步骤S2中的各项参数反复执行充入100sccm-5000 sccm的第二反应性气体0.05-3s -充入100sccm-1000 sccm的清洁气体吹扫2s-10s -充入第二氧化性气体0.05-5s(含有的氧化剂的流量为100sccm-1000 sccm)-充入100sccm-1000 sccm的清洁气体吹扫2s-10s这样的操作,以使氧化性气体和前驱体反应,并经多个循环,最终生成所需厚度的作为中间区域的金属氧化物薄膜。例如执行50-200个这样的循环,最终形成厚度为1nm-2nm的中间区域薄膜。该步骤形成的薄膜,除氧元素外,元素B的摩尔占比大于元素A和C,因此可以称为富B区域。比如B元素为Hf,则称为富Hf(Hf-rich)区域。
此外,本步骤的薄膜生长完成后,同样可以对生成的薄膜进行表面处理,例如进行氮化处理,这将不仅有助于薄膜机械性能的提升,同时有助于薄膜介电性能的进一步提升。
完成中间区域薄膜的生长后,再执行步骤S4,继续在同一ALD反应腔内通入第三时长的第三工艺气体,第三工艺气体含有元素A的前驱体、元素B的前驱体和元素C的前驱体,之后通入第三氧化性气体,以使氧化性气体和前驱体反应生成作为上界面区域的金属氧化物薄膜,下界面区域、中间区域及上界面区域构成所述多功能栅介质层结构。
具体地,本步骤使用的第三工艺气体中,元素C的摩尔百分比最大,以生长富含元素C的中间区域薄膜,比如富含La的薄膜。如本实施例中,第三工艺气体中,元素C的摩尔百分比为元素A和元素B的5倍以上,而A和B的百分比则优选相同。这有助于在确保相应膜层具有优异的Vt调节性能的同时更便于工艺的简化,同时有助于提升薄膜的热性能。比如在一些示例中,A、B和C这三种元素的摩尔百分比为1:1:8。且本实施例中,同样优选通过调节载气流量,以调节各工艺气体中含有的不同元素的摩尔百分比。即本实施例与步骤S3除各元素摩尔比不一样外,其他参数和工艺过程大体相同,其工艺气路图同样可以参考图2所示。详细的脉冲气体供应过程可以参考步骤S3中的描述,比如按步骤S3中的各项参数反复执行充入100sccm-5000 sccm的第三工艺气体0.05-3s -充入100sccm-1000 sccm的清洁气体吹扫2s-10s -充入第三氧化性气体0.05-5s(含有的氧化剂的流量为100sccm-1000 sccm)-充入100sccm-1000 sccm的清洁气体吹扫2s-10s这样的操作,以使氧化性气体和前驱体反应,并经多个循环,最终形成所需厚度的作为下界面区域的金属氧化物薄膜。例如执行50-200个这样的循环,形成厚度为1nm-2nm的下界面区域薄膜。本步骤形成的薄膜,除氧元素外,元素C的摩尔占比大于元素A和B,因此可以称为富C区域。比如C元素为La,则称为富La(La-rich)区域。
步骤S2、S3和S4的完整的工艺过程可以参考图3所示。其中,图3中比例1、比例2和比例3分别对应元素A、元素B和元素C摩尔比最大的情况。
所有的沉积步骤完成并待腔体冷却后,将沉积完成后的衬底由反应腔传出,进行下一道工艺,且经制备的多功能栅介质层结构不需经过热退火处理。
本实施例中制备的多功能栅介质层结构,各区域的薄膜至少包含上述A、B和C三类元素,通过调节各个区域的元素比例和厚度来满足界面层和覆盖层的需求。由于各区域的薄膜都是在同一ALD反应腔中连续沉积,且除元素比例不同外,反应物基本相同,因而生成的各区域薄膜不会出现分层现象,其从外观上仍是一个单膜层结构。
本发明经改善的工艺流程设计,可以在同一沉积腔室的同一沉积工艺中沉积单层栅介质膜层(即该多功能栅介质层结构的制备过程,包括其中提及的氮化处理都是在同一ALD反应腔中进行)来实现传统High-k制程中需要3层薄膜(界面层、High-k以及金属覆盖层)才能达到的功能,因此可以缩减芯片制造流程,提高生产效率。且该沉积工艺流程可以与其他工艺很好地兼容,因而可以提升该工艺的应用灵活性。例如本实施例的多功能栅介质层结构的制备方法可以用于逻辑电路后栅工艺,例如可以用于各种平面栅、沟槽栅、环栅结构的栅介质层。同时本申请还可以用于构建薄膜晶体管的氧化物沟道材料来提高电子迁移率,或用于GaN HEMT器件high-k & 钝化层来提高电子迁移率,缓解电流崩塌效应。
本发明还提供一种多功能栅介质层结构,所述多功能栅介质层结构采用如上述任一方案中所述的制备方法制备而成。从上述制备过程来看,所述功能栅介质层结构自下而上包括下界面区域薄膜、中间区域薄膜和上界面区域薄膜,这几个区域的薄膜之间并没有明显的分层。下界面区域、中间区域和上界面区域中均含有A、B和C这三种元素的氧化物。其中,元素A的对应氧化物具有钝化效应,元素B的对应氧化物具有高k特性,元素C的对应氧化物具有Vt 调节功能。比如A元素为Al(铝),B元素为Hf(铪)、Zr(锆)、La(镧)和Ce(铈)中的一种或两种以上(优选一种,比如Hf),C元素为Ti和La(镧)中的一种或两种(优选一种,比如La),尤其推荐元素A为Al+元素B为Hf+元素C为La的组合。
本发明提供的多功能栅介质层结构,制备工艺简单,有助于提高生产效率,降低生产成本。此外该结构具有优异的电学性能,因而其功能多样。比如其可以用于各种平面栅、沟槽栅、环栅结构的栅介质层。还可以用于构建薄膜晶体管的氧化物沟道材料来提高迁移率,或用于GaN HEMT器件high-k & 钝化层来提高迁移率,缓解电流崩塌效应。
对所述多功能栅介质层结构的更多介绍,还请参考前述其制备过程,出于简洁的目的不赘述。
本发明还提供一种半导体器件,所述半导体器件具有如上述任一方案中所述的多功能栅介质层结构。
根据所述多功能栅介质层结构的具体应用不同,所述半导体器件可以为不同类型。例如所述半导体器件可以是一种逻辑器件,则该多功能栅介质层结构作为栅介质层。该半导体器件也可以是一种GaN HEMT器件,则该多功能栅介质层结构可作为器件的钝化层,有助于提高电子迁移率,缓解电流崩塌效应。由于各种类型的器件结构为本领域技术人员所熟知,本实施例中并不严格限定器件类型,因此对其结构也不做详细展开。由于使用本发明的方案,使得本发明提供的半导体器件,其生产成本和器件性能可以得到进一步提升。
为使本发明的技术方案和优点更加突出,下面结合具体实施例对本发明的方案做进一步说明。
实施例1
1、首先将反应腔内温度设定在270℃,并等待2h,以使反应腔室内温度达到稳定的状态,在此过程中腔室内持续通入流量为2000 sccm的氮气(N2)吹扫气体,用来保持反应腔室内的洁净度;随后将反应腔室抽真空至一定真空度,并将12吋晶圆传输进反应腔室内并使其保持在工艺位置预热60s,以确保晶圆表面温度达到所设定的工艺温度(270℃),随后再对反应腔室抽真空至0.65Torr,压力稳定后进行下一步沉积反应。
2、按照载气流量比例为8/1/1的设定向ALD反应腔内通入含有前驱体TMA &TEMAHf & La(fAMD)3的工艺气体,沉积下界面区域薄膜,载气采用Ar,TMA & TEMAHf & La(fAMD)3的工艺气体流量分别设定为800/100/100 sccm,通入时间为 1.5s。
3、向反应腔内通入清洁气体吹扫腔体,去除晶圆表面多余的前驱体,清洁气体为N2,流量设定为1000 sccm,吹扫时间设定为8s。
4、向反应腔内通入含有O3的工艺气体,使其与前述已经通入的前驱体反应,生成金属氧化物薄膜,含有氧化剂的氧化性气体流量设定为5000sccm,通入时间设定为0.5s。
5、向反应腔内通入清洁气体吹扫腔体,去除多余的氧化剂和反应副产物,清洁气体为N2,流量设定为1000 sccm,吹扫时间设定为8s。
6、循环上述2-5 步骤50次。
7、将沉积完成后的晶圆由反应腔传出,测试薄膜厚度。
实施例2
1、首先将反应腔内温度设定在270℃并等待2h,以使反应腔室内温度达到稳定的状态,在此过程中腔室内持续通入流量为2000 sccm的氮气(N2)吹扫气体,用来保持反应腔室内的洁净度;随后将反应腔室抽真空至一定真空度,并将12吋晶圆传输进反应腔室内并使其保持在工艺位置预热60s,以确保晶圆表面温度达到所设定的工艺温度(270℃),随后再对反应腔室抽真空至0.65Torr,压力稳定后进行下一步沉积反应。
2、按照载气流量比例为8/1/1的设定向ALD反应腔内通入含有前驱体TMA &TEMAHf & La(fAMD)3的工艺气体,沉积High-k下界面区域薄膜,载气采用Ar,TMA & TEMAHf& La(fAMD)3的工艺气体流量分别设定为800/100/100 sccm,通入时间为 1.5s。
3、向反应腔内通入清洁气体吹扫腔体,去除晶圆表面多余的前驱体,清洁气体为N2,流量设定为1000 sccm,吹扫时间设定为8s。
4、向反应腔内通入含有O3的工艺气体,使其与前述已经通入的前驱体反应,生成金属氧化物薄膜,氧化性气体设定为5000sccm,通入时间设定为0.5s。
5、向反应腔内通入清洁气体吹扫腔体,去除多余的氧化剂和反应副产物,清洁气体为N2,流量设定为1000 sccm,吹扫时间设定为8s。
6、循环上述2-5步骤100次。
7、将沉积完成后的晶圆由反应腔传出,测试薄膜厚度。
实施例3
1、首先将反应腔内温度设定在270℃并等待2h,以使反应腔室内温度达到稳定的状态,在此过程中腔室内持续通入流量为2000 sccm的氮气(N2)吹扫气体,用来保持反应腔室内的洁净度;随后将反应腔室抽真空至一定真空度,并将12吋晶圆传输进反应腔室内并使其保持在工艺位置预热60s,以确保晶圆表面温度达到所设定的工艺温度(270℃),随后再对反应腔室抽真空至0.65Torr,压力稳定后进行下一步沉积反应。
2、按照载气流量比例为8/1/1的设定向ALD反应腔内通入含有前驱体TMA &TEMAHf & La(fAMD)3的工艺气体,沉积High-k下界面区域薄膜,载气采用Ar,TMA & TEMAHf& La(fAMD)3的工艺气体流量分别设定为800/100/100 sccm,通入时间为 1.5s。
3、向反应腔内通入清洁气体吹扫腔体,去除晶圆表面多余的前驱体,清洁气体为N2,流量设定为1000 sccm,吹扫时间设定为8s。
4、向反应腔内通入含有O3的工艺气体,使其与前述已经通入的前驱体反应,生成金属氧化物薄膜,氧化性气体设定为5000sccm,通入时间设定为0.5s。
5、向反应腔内通入清洁气体吹扫腔体,去除多余的氧化剂和反应副产物,清洁气体为N2,流量设定为1000 sccm,吹扫时间设定为8s。
6、循环上述2-5步骤200次。
7、将沉积完成后的晶圆由反应腔传出,测试薄膜厚度。
结合实施例1-3厚度测试结果可知,所设置的Al-rich区域薄膜沉积参数可以保证膜层的稳定生长,且薄膜的生长过程符合ALD 生长特性,富Al区域薄膜厚度与ALD循环次数的关系可以参考图4所示,可以看到其镀率为0.91A/Cycle。
实施例4
1、首先将反应腔内温度设定在270℃并等待2h,以使反应腔室内温度达到稳定的状态,在此过程中腔室内持续通入流量为2000 sccm的氮气(N2)吹扫气体,用来保持反应腔室内的洁净度;随后将反应腔室抽真空至一定真空度,并将12吋晶圆传输进反应腔室内并使其保持在工艺位置预热60s,以确保晶圆表面温度达到所设定的工艺温度(270℃),随后再对反应腔室抽真空至0.65Torr,压力稳定后进行下一步沉积反应。
2、按照载气流量比例为1/8/1的设定向ALD反应腔内通入含有前驱体TMA &TEMAHf & La(fAMD)3的工艺气体,沉积High-k中间区域,载气采用Ar,TMA & TEMAHf & La(fAMD)3的工艺气体流量分别设定为100/800/100 sccm,通入时间为 1.5s。
3、向反应腔内通入清洁气体吹扫腔体,去除晶圆表面多余的前驱体,清洁气体为N2,流量设定为1000 sccm,吹扫时间设定为8s。
4、向反应腔内通入含有O3的工艺气体,使其与前述已经通入的前驱体反应,生成金属氧化物薄膜,氧化性气体设定为5000sccm,通入时间设定为0.5s。
5、向反应腔内通入清洁气体吹扫腔体,去除多余的氧化剂和反应副产物,清洁气体为N2,流量设定为1000 sccm,吹扫时间设定为8s。
6、循环上述2-5步骤50次。
7、将沉积完成后的晶圆由反应腔传出,测试薄膜厚度。
实施例5
1、首先将反应腔内温度设定在270℃并等待2h,以使反应腔室内温度达到稳定的状态,在此过程中腔室内持续通入流量为2000 sccm的氮气(N2)吹扫气体,用来保持反应腔室内的洁净度;随后将反应腔室抽真空至一定真空度,并将12吋晶圆传输进反应腔室内并使其保持在工艺位置预热60s,以确保晶圆表面温度达到所设定的工艺温度(270℃),随后再对反应腔室抽真空至0.65Torr,压力稳定后进行下一步沉积反应。
2、按照载气流量比例为1/8/1的设定向ALD反应腔内通入含有前驱体TMA &TEMAHf & La(fAMD)3的工艺气体,沉积High-k中间区域,载气采用Ar,TMA & TEMAHf & La(fAMD)3的工艺气体流量分别设定为100/800/100 sccm,通入时间为 1.5s。
3、向反应腔内通入清洁气体吹扫腔体,去除晶圆表面多余的前驱体,清洁气体为N2,流量设定在1000 sccm,吹扫时间设定为8s。
4、向反应腔内通入含有O3的工艺气体,使其与前述已经通入的前驱体反应,生成金属氧化物薄膜,氧化性气体设定为5000sccm,通入时间设定为0.5s。
5、向反应腔内通入清洁气体吹扫腔体,去除多余的氧化剂和反应副产物,清洁气体为N2,流量设定为1000 sccm,吹扫时间设定为8s。
6、循环上述2-5步骤100次。
7、将沉积完成后的晶圆由反应腔传出,测试薄膜厚度。
实施例6
1、首先将反应腔内温度设定在270℃并等待2h,以使反应腔室内温度达到稳定的状态,在此过程中腔室内持续通入流量为2000 sccm的氮气(N2)吹扫气体,用来保持反应腔室内的洁净度;随后将反应腔室抽真空至一定真空度,并将12吋晶圆传输进反应腔室内并使其保持在工艺位置预热60s,以确保晶圆表面温度达到所设定的工艺温度(270℃),随后再对反应腔室抽真空至0.65Torr,压力稳定后进行下一步沉积反应。
2、按照载气流量比例为1/8/1的设定向ALD反应腔内通入含有前驱体TMA &TEMAHf & La(fAMD)3的工艺气体,沉积High-k中间区域,载气采用Ar,TMA & TEMAHf & La(fAMD)3的工艺气体流量分别设定为100/800/100 sccm,通入时间为 1.5s。
3、向反应腔内通入清洁气体吹扫腔体,去除晶圆表面多余的前驱体,清洁气体为N2,流量设定在1000 sccm,吹扫时间设定为8s。
4、向反应腔内通入含有O3的工艺气体,使其与前述已经通入的前驱体反应,生成金属氧化物薄膜,氧化性气体设定为5000sccm,通入时间设定为0.5s。
5、向反应腔内通入清洁气体吹扫腔体,去除多余的氧化剂和反应副产物,清洁气体为N2,流量设定为1000 sccm,吹扫时间设定为8s。
6、循环上述2-5步骤200次。
7、将沉积完成后的晶圆由反应腔传出,测试薄膜厚度。
结合实施例1-3厚度测试结果可知,所设置的Hf-rich 区域薄膜沉积参数可以保证膜层的稳定生长,且薄膜的生长过程符合ALD 生长特性,富Hf区域薄膜厚度与ALD循环次数的关系可参考图5所述,可以看到其镀率为0.86A/Cycle。
实施例7
1、首先将反应腔内温度设定在270℃并等待2h,以使反应腔室内温度达到稳定的状态,在此过程中腔室内持续通入流量为2000 sccm的氮气(N2)吹扫气体,用来保持反应腔室内的洁净度;随后将反应腔室抽真空至一定真空度,并将12吋晶圆传输进反应腔室内并使其保持在工艺位置预热60s,以确保晶圆表面温度达到所设定的工艺温度(270℃),随后再对反应腔室抽真空至0.65Torr,压力稳定后进行下一步沉积反应。
2、按照载气流量比例为1/1/8的设定向ALD反应腔内通入含有前驱体TMA &TEMAHf & La(fAMD)3的工艺气体,沉积High-k上界面区域,载气采用Ar,TMA & TEMAHf &La(fAMD)3的工艺气体流量分别设定为100/100/800 sccm,通入时间为 1.5s。
3、向反应腔内通入清洁气体吹扫腔体,去除晶圆表面多余的前驱体,清洁气体为N2,流量设定在1000 sccm,吹扫时间设定为8s。
4、向反应腔内通入含有O3的工艺气体,使其与前述已经通入的前驱体反应,生成金属氧化物薄膜,氧化性气体设定为5000sccm,通入时间设定为0.5s。
5、向反应腔内通入清洁气体吹扫腔体,去除多余的氧化剂和反应副产物,清洁气体为N2,流量设定为1000 sccm,吹扫时间设定为8s。
6、循环上述2-5步骤50次。
7、将沉积完成后的晶圆由反应腔传出,测试薄膜厚度。
实施例8
1、首先将反应腔内温度设定在270℃并等待2h,以使反应腔室内温度达到稳定的状态,在此过程中腔室内持续通入流量为2000 sccm的氮气(N2)吹扫气体,用来保持反应腔室内的洁净度;随后将反应腔室抽真空至一定真空度,并将12吋晶圆传输进反应腔室内并使其保持在工艺位置预热60s,以确保晶圆表面温度达到所设定的工艺温度(270℃),随后再对反应腔室抽真空至0.65Torr,压力稳定后进行下一步沉积反应。
2、按照载气流量比例为1/1/8的设定向ALD反应腔内通入含有前驱体TMA &TEMAHf & La(fAMD)3的工艺气体,沉积High-k上界面区域薄膜,载气采用Ar,TMA & TEMAHf& La(fAMD)3的工艺气体流量分别设定为100/100/800 sccm,通入时间为 1.5s。
3、向反应腔内通入清洁气体吹扫腔体,去除晶圆表面多余的前驱体,清洁气体为N2,流量设定在1000 sccm,吹扫时间设定为8s。
4、向反应腔内通入含有O3的工艺气体,使其与前述已经通入的前驱体反应,生成金属氧化物薄膜,氧化性气体设定为5000sccm,通入时间设定为0.5s。
5、向反应腔内通入清洁气体吹扫腔体,去除多余的氧化剂和反应副产物,清洁气体为N2,流量设定为1000 sccm,吹扫时间设定为8s。
6、循环上述2-5步骤100次。
7、将沉积完成后的晶圆由反应腔传出,测试薄膜厚度。
实施例9
1、首先将反应腔内温度设定在270℃并等待2h,以使反应腔室内温度达到稳定的状态,在此过程中腔室内持续通入流量为2000 sccm的氮气(N2)吹扫气体,用来保持反应腔室内的洁净度;随后将反应腔室抽真空至一定真空度,并将12吋晶圆传输进反应腔室内并使其保持在工艺位置预热60s,以确保晶圆表面温度达到所设定的工艺温度(270℃),随后再对反应腔室抽真空至0.65Torr,压力稳定后进行下一步沉积反应。
2、按照载气流量比例为1/1/8的设定向ALD反应腔内通入含有前驱体TMA &TEMAHf & La(fAMD)3的工艺气体,沉积High-k上界面区域,载气采用Ar,TMA & TEMAHf &La(fAMD)3的工艺气体流量分别设定为100/100/800 sccm,通入时间为 1.5s。
3、向反应腔内通入清洁气体吹扫腔体,去除晶圆表面多余的前驱体,清洁气体为N2,流量设定在1000 sccm,吹扫时间设定为8s。
4、向反应腔内通入含有O3的工艺气体,使其与前述已经通入的前驱体反应,生成金属氧化物薄膜,氧化性气体设定为5000sccm,通入时间设定为0.5s。
5、向反应腔内通入清洁气体吹扫腔体,去除多余的氧化剂和反应副产物,清洁气体为N2,流量设定为1000 sccm,吹扫时间设定为8s。
6、循环上述2-5步骤200次。
7、将沉积完成后的晶圆由反应腔传出,测试薄膜厚度。
结合实施例7-9的薄膜厚度测试结果可知,所设置的La-rich 区域薄膜沉积参数可以保证膜层的稳定生长,且薄膜的生长过程复合ALD 生长特性,富La区域薄膜厚度与ALD循环次数的关系可以参考图6所示,可以看到其镀率约为0.95A/Cycle。
实施例10 沉积完整的多功能栅介质层结构薄膜
1、首先将反应腔内温度设定在270℃并等待2h,以使反应腔室内温度达到稳定的状态,在此过程中腔室内持续通入流量为2000 sccm的氮气(N2)吹扫气体,用来保持反应腔室内的洁净度;随后将反应腔室抽真空至一定真空度,并将12吋晶圆传输进反应腔室内并使其保持在工艺位置预热60s,以确保晶圆表面温度达到所设定的工艺温度(270℃),随后再对反应腔室抽真空至0.65Torr,压力稳定后进行下一步沉积反应。
2、按照载气流量比例为8/1/1的设定向ALD反应腔内通入含有前驱体TMA &TEMAHf & La(fAMD)3的工艺气体,沉积High-k下界面区域薄膜,载气采用Ar,TMA & TEMAHf& La(fAMD)3的工艺气体流量分别设定为800/100/100 sccm,通入时间为 1.5s。
3、向反应腔内通入清洁气体吹扫腔体,去除晶圆表面多余的前驱体,清洁气体为N2,流量设定为1000 sccm,吹扫时间设定为8s。
4、向反应腔内通入含有O3的工艺气体,使其与前述已经通入的前驱体反应,生成金属氧化物薄膜,氧化性气体设定为5000sccm,通入时间设定为0.5s。
5、向反应腔内通入清洁气体吹扫腔体,去除多余的氧化剂和反应副产物,清洁气体为N2,流量设定为1000 sccm,吹扫时间设定为8s。
6、循环上述2-5步骤11次,沉积目标厚度1nm。
7、更改步骤2工艺气体TMA & TEMAHf & La(fAMD)3的比例至1/8/1,流量设定为100/800/100 sccm,通入时间在 1.5s,在步骤6的基础上开始沉积High-k中间区域,重复上述2-5步骤24次,沉积薄膜厚度目标为2nm。
8、更改步骤2工艺气体TMA & TEMAHf & La(fAMD)3的比例至1/1/8,流量设定为100/100/800 sccm,在步骤7的基础上沉积High-k上界面区域,重复步骤 2-5过程22次,沉积薄膜厚度目标为2nm。
9、将沉积完成后的晶圆由反应腔传出,测试薄膜厚度、均匀性,并分析其元素成分。膜厚及均匀性的测试结果可以参考图7所示,元素成分分析结果可以参考图8至图10所示。
测试结果表明,所制备的多功能栅介质层结构的薄膜厚度符合预期,膜层均匀性优异。元素分析采用XPS(X射线光电子能谱技术)。数据表明其内部元素分布呈现出:下界面区域薄膜Al-rich,中间区域薄膜Hf-rich,上界面区域薄膜La-rich的规律,与设计预期相符合。
图11显示为进行迷你马拉松测试,以验证工艺稳定性的结果。测试结果表明,不同工艺批次的膜厚能够保持在控制限以内,这说明本案所开发的工艺具有优良的稳定性。
需要特别说明的是,上述实施例仅为实际实验数据中的一小部分,实际上发明人为对方案进行全面验证,所做的实验数量远不止如此。且实验过程中调整的参数也不止于循环次数,还包括腔体温度、压力、脉冲&净化时间等参数。相对而言,在满足本发明公开的参数的情况下,其实验结果表现出与上述内容基本相同的情况,出于简洁的目的,对相关实验过程及结果不一一展示。
综上可知,本发明提供的多功能栅介质层结构的制备方法经改善的工艺流程设计,可以在同一沉积工艺中沉积单层栅介质膜层来实现传统High-k制程中需要3层薄膜(界面层、High-k以及金属覆盖层)才能达到的功能,因此可以缩减芯片制造流程,提高生产效率。且该沉积工艺流程可以与其他工艺很好地兼容,因而可以提升该工艺的应用灵活性。例如本实施例的多功能栅介质层结构的制备方法可以用于逻辑电路后栅工艺,例如可以用于各种平面栅、沟槽栅、环栅结构的栅介质层。同时本申请还可以用于构建薄膜晶体管的氧化物沟道材料来提高电子迁移率,或用于GaN HEMT器件high-k & 钝化层来提高电子迁移率,缓解电流崩塌效应。基于本发明制备的多功能栅介质层结构及半导体器件,其生产成本可以有效降低,而器件性能可以显著提升。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种多功能栅介质层结构的制备方法,其特征在于,包括步骤:
S1:将衬底置于ALD反应腔,并使腔内温度保持在150℃-350℃,压力保持在0.1Torr -0.65 Torr;
S2:向ALD反应腔内通入第一时长的第一工艺气体,第一工艺气体含有元素A的前驱体、元素B的前驱体和元素C的前驱体,之后通入第一氧化性气体,以使氧化性气体和前驱体反应生成作为下界面区域的氧化物薄膜;
S3:向同一ALD反应腔内通入第二时长的第二工艺气体,第二工艺气体含有元素A的前驱体、元素B的前驱体和元素C的前驱体,之后通入第二氧化性气体,以使氧化性气体和前驱体反应生成作为中间区域的金属氧化物薄膜;
S4:向同一ALD反应腔内通入第三时长的第三工艺气体,第三工艺气体含有元素A的前驱体、元素B的前驱体和元素C的前驱体,之后通入第三氧化性气体,以使氧化性气体和前驱体反应生成作为上界面区域的金属氧化物薄膜,下界面区域、中间区域及上界面区域构成所述多功能栅介质层结构;
其中,元素A的对应氧化物具有钝化效应,元素B的对应氧化物具有高k特性,元素C的对应氧化物具有Vt调节功能;且第一工艺气体中,元素A的摩尔百分比为元素B和元素C的5倍以上,第二工艺气体中,元素B的摩尔百分比为元素A和元素C的5倍以上,第三工艺气体中,元素C的摩尔百分比为元素A和B的5倍以上。
2.根据权利要求1所述的制备方法,其特征在于,所述制备方法包括如下条件中的若干个:
步骤S2中,通入第一时长的第一工艺气体后,再通入清洁气体吹扫腔体,以去除衬底表面多余的前驱体,之后再通入第一氧化性气体,反应后再通入清洁气体吹扫腔体,以去除多余的氧化剂和反应副产物;
步骤S3中,通入第二时长的第二工艺气体后,再通入清洁气体吹扫,以去除衬底表面多余的前驱体,之后再通入第二氧化性气体,反应后再通入清洁气体吹扫腔体,去除多余的氧化剂和反应副产物;
步骤S4中,通入第三时长的第三工艺气体后,再通入清洁气体吹扫,以去除衬底表面多余的前驱体,之后再通入第三氧化性气体,反应后再通入清洁气体吹扫腔体,去除多余的氧化剂和反应副产物;
第一氧化性气体、第二氧化性气体和第三氧化性气体包含H2O2、H2O、O2、O3和O2等离子体中的若干种,且第一氧化性气体、第二氧化性气体和第三氧化性气体中的氧化剂流量为100sccm-1000 sccm;
第一时长、第二时长和第三时长为0.05-3s。
3.根据权利要求2所述的制备方法,其特征在于,所述制备方法包括如下条件中的若干个:
第一氧化性气体、第二氧化性气体和第三氧化性气体的通入时长为0.05-5s;
步骤S2、S3和S4中,各个阶段通入的清洁气体的流量为100sccm-1000 sccm,吹扫时间为2s-10s。
4.根据权利要求1所述的制备方法,其特征在于:A元素为Al,B元素选自Hf、Zr、La和Ce的若干种,C元素选自Ti和La中的若干种。
5.根据权利要求4所述的制备方法,其特征在于:第一工艺气体、第二工艺气体和第三工艺气体中均含有前驱体TMA、TEMAHf和La(fAMD)3。
6.根据权利要求1所述的制备方法,其特征在于,下界面区域的厚度为0.5-1nm,中间区域的厚度为1nm-2nm,上界面区域的厚度为1nm-2nm。
7.根据权利要求1所述的制备方法,其特征在于,步骤S2至S4中,通过调节载气流量,以调节各工艺气体中含有的不同元素的摩尔百分比。
8.一种多功能栅介质层结构,其特征在于,所述多功能栅介质层结构采用如权利要求1至7任一项所述的制备方法制备而成。
9.一种半导体器件,其特征在于,所述半导体器件具有如权利要求8所述的多功能栅介质层结构。
CN202410464969.8A 2024-04-18 2024-04-18 多功能栅介质层结构、具有其的半导体器件及制备方法 Active CN118073188B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410464969.8A CN118073188B (zh) 2024-04-18 2024-04-18 多功能栅介质层结构、具有其的半导体器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410464969.8A CN118073188B (zh) 2024-04-18 2024-04-18 多功能栅介质层结构、具有其的半导体器件及制备方法

Publications (2)

Publication Number Publication Date
CN118073188A CN118073188A (zh) 2024-05-24
CN118073188B true CN118073188B (zh) 2024-07-02

Family

ID=91111177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410464969.8A Active CN118073188B (zh) 2024-04-18 2024-04-18 多功能栅介质层结构、具有其的半导体器件及制备方法

Country Status (1)

Country Link
CN (1) CN118073188B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044442A (zh) * 2009-10-14 2011-05-04 中国科学院微电子研究所 一种改善高介电常数栅介质界面特性的方法
CN102299156A (zh) * 2010-06-28 2011-12-28 中国科学院微电子研究所 一种半导体器件及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100550641B1 (ko) * 2003-11-22 2006-02-09 주식회사 하이닉스반도체 산화하프늄과 산화알루미늄이 혼합된 유전막 및 그 제조방법
US7772073B2 (en) * 2007-09-28 2010-08-10 Tokyo Electron Limited Semiconductor device containing a buried threshold voltage adjustment layer and method of forming
CN102136428B (zh) * 2011-01-25 2012-07-25 北京大学 一种锗基肖特基n型场效应晶体管的制备方法
CN104377236B (zh) * 2013-08-16 2017-08-29 中国科学院微电子研究所 一种栅堆叠及其制造方法
KR102128450B1 (ko) * 2013-11-12 2020-06-30 에스케이하이닉스 주식회사 트랜지스터의 문턱전압조절을 위한 방법 및 게이트구조물
CN113809012B (zh) * 2020-06-12 2024-02-09 长鑫存储技术有限公司 半导体器件及其制造方法
US20230120117A1 (en) * 2021-10-15 2023-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Nanostructure Field-Effect Transistor Device and Method of Forming

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044442A (zh) * 2009-10-14 2011-05-04 中国科学院微电子研究所 一种改善高介电常数栅介质界面特性的方法
CN102299156A (zh) * 2010-06-28 2011-12-28 中国科学院微电子研究所 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN118073188A (zh) 2024-05-24

Similar Documents

Publication Publication Date Title
TWI757322B (zh) 用於鈍化半導體表面之方法及相關系統
US9236245B2 (en) ZrA1ON films
US9711373B2 (en) Method of fabricating a gate dielectric for high-k metal gate devices
TWI624060B (zh) 具有鎢閘極電極的半導體裝置及其製造方法
US7473994B2 (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
JP4681886B2 (ja) 半導体装置
US20040191997A1 (en) Method for manufacturing semiconductor device
US20150140838A1 (en) Two Step Deposition of High-k Gate Dielectric Materials
US20130043545A1 (en) Semiconductor device having high-k gate dielectric layer and manufacturing method thereof
US20230245925A1 (en) Method of tuning film properties of metal nitride using plasma
US7397094B2 (en) Semiconductor device and manufacturing method thereof
US8580034B2 (en) Low-temperature dielectric formation for devices with strained germanium-containing channels
WO2004107451A1 (ja) Mis型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
CN118073188B (zh) 多功能栅介质层结构、具有其的半导体器件及制备方法
CN110993603A (zh) 半导体结构及其形成方法
US11955332B2 (en) Treatments to enhance material structures
CN107689393B (zh) 一种半导体器件及其制造方法
US20140246758A1 (en) Nitrogen-containing oxide film and method of forming the same
JP2023538535A (ja) 半導体デバイス用の、選択された分極を有する誘電体材料を形成する方法
US20120196433A1 (en) Method of manufacturing a semiconductor device
TWI568877B (zh) 周期式薄膜沉積方法、半導體製造方法及半導體裝置
KR100791197B1 (ko) 유전체막의 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치
KR102553773B1 (ko) 반도체 디바이스에 구조를 형성하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant