JP4681886B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4681886B2
JP4681886B2 JP2004567105A JP2004567105A JP4681886B2 JP 4681886 B2 JP4681886 B2 JP 4681886B2 JP 2004567105 A JP2004567105 A JP 2004567105A JP 2004567105 A JP2004567105 A JP 2004567105A JP 4681886 B2 JP4681886 B2 JP 4681886B2
Authority
JP
Japan
Prior art keywords
film
hfo
heat treatment
dielectric film
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004567105A
Other languages
English (en)
Other versions
JPWO2004066376A1 (ja
Inventor
石琴 肖
隆之 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2004066376A1 publication Critical patent/JPWO2004066376A1/ja
Application granted granted Critical
Publication of JP4681886B2 publication Critical patent/JP4681886B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Description

本発明は一般に半導体装置に係り、特に金属酸化物あるいは金属シリケートよりなる高誘電体絶縁膜（いわゆるhigh-K誘電体膜）を有する半導体装置およびその製造方法に関する。
超高速動作が要求されるＣＭＯＳ−ＬＳＩなどの半導体集積回路装置では、半導体集積回路装置を構成する電界効果型トランジスタ（ＭＯＳＦＥＴ）が非常に短いゲート長を有することが要求されており、このためＭＯＳＦＥＴの微細化に対して多大の努力がなされている。
このように微細化されたＭＯＳＦＥＴでは、スケーリング則による要請からゲート絶縁膜の膜厚に対しても制限が加えられ、例えばゲート絶縁膜の膜厚を酸化膜厚換算で２．５ｎｍ程度以下に減少させることが求められている。
従来より、ゲート絶縁膜として、一般にリーク電流特性が良好で界面準位密度の低いシリコン酸化膜が使用されている。しかしシリコン酸化膜よりなる従来のゲート絶縁膜では、ゲート絶縁膜の物理膜厚の減少に伴い直接トンネル電流が増加してしまい、このためゲート絶縁膜の膜厚が上記の値よりもさらに減少すると、トンネル電流によるゲートリーク電流が大きな問題になる。ゲートリーク電流が増大すると、例えばゲートオフ時において実質的なリーク電流が生じ、半導体装置の回路が正常に動作しない、あるいは消費電力が増加する等の問題が生じてしまう。
そこで上記の問題を解消するため、ゲート絶縁膜の材料として高い誘電率を有する金属酸化物や金属シリケートなどの高誘電体膜（以下、high-K誘電体膜と称する）を使用することが検討されている。
従来より、このようなhigh-K誘電体膜は２００〜６００℃の基板温度においてＭＯＣＶＤ法あるいは原子層ＣＶＤ（ＡＬＤ）法に形成されている。ＡＬＤ法ではhigh-K膜を構成する金属元素を含む原料化合物を原料ガスの形で供給して被処理基板表面に原料化合物分子を吸着させ、さらにこれをH2Oなどの酸化ガスにより酸化させることにより、high-K誘電体膜を１原子層ずつ成長させることができる。このような低温での成膜技術により、一様な膜厚の、優れたモフォロジーを有するhigh-K誘電体膜の成長が可能になっている。またＭＯＣＶＤ法によっても、同様に一様な膜厚のhigh-K誘電体膜が得られる。
一方、半導体装置の製造工程には、このようなhigh-K誘電体膜の成膜工程のみならず、複数回にわたり行われるイオン注入工程が含まれており、このようなイオン注入工程においては半導体基板中の素子領域に導入された不純物元素を活性化させるために１０００℃前後、典型的には１０５０℃の温度での急速熱処理工程が欠かせない。
従って、high-K誘電体膜よりなるゲート絶縁膜を有する半導体装置においてhigh-K誘電体ゲート絶縁膜は、このような高温熱処理を施された後の状態においても優れた電気特性を維持する必要がある。
またゲート絶縁膜中に固定電荷や界面準位などの欠陥が含まれていた場合、キャリアがこれら固定電荷あるいは界面準位にトラップされ、フラットバンド電圧のシフト、あるいは閾値特性の変化などの問題が生じてしまう。また、これらの欠陥を介したリーク電流も大きく、半導体装置の信頼性が低下してしまう。従って、high-K誘電体ゲート絶縁膜においても、従来の熱酸化膜と同様に、膜中に固定電荷や界面準位が含まれないことが要求される。
特開平１１−１７７０５７号公報 特開２００１−１５２３３９号公報
しかし、低温のＭＯＣＶＤ法あるいはＡＬＤ法で形成されたhigh-K誘電体膜はアモルファス膜であり、一見すると優れたモフォロジーを有していても、膜中には実際には様々な欠陥が含まれている。特に酸化剤としてＨ2Ｏを使ったＡＬＤ法により形成した場合には、膜は多量のＯＨ基を含むことが多い。
そこで、本発明の発明者は本発明の基礎となる研究において、このように膜中に多量の欠陥を含むアモルファス状態のhigh-K誘電体膜に対して実際の半導体装置の製造工程で不純物元素の活性化に使われる条件で熱処理を行ない、特性の変化を調査した。
図１Ａは、本発明の発明者が前記本発明の基礎となる研究において、ＡＬＤ法により形成したＨｆＯ2膜の断面ＴＥＭ像を示す。
図１Ａを参照するに、ＨｆＯ2膜は厚さが１ｎｍの界面酸化膜（熱酸化膜）を形成されたシリコン基板上に、３００℃の基板温度においてＨｆＣｌ4ガスとＨ2Ｏガスとを、図２に示すように窒素ガスによるパージ工程を間に設けながら繰り返し供給することにより、３．０ｎｍの膜厚に形成されており、平坦な表面で特徴付けられる一様な膜厚を有するのがわかる。
一方図１Ｂは、図１ＡのＨｆＯ2膜をいったん窒素雰囲気中、７００℃で熱処理し、さらにこれに１０５０℃で１０秒間熱処理を行った場合の膜の断面ＴＥＭ像を示す。
図１Ｂを参照するに、このような高温での熱処理の結果、シリコン基板上においてＨｆＯ2膜には顕著な凝集が生じており、図１Ａに見られた一様な膜厚で連続的に延在するＨｆＯ2膜のモフォロジーは失われていることがわかる。また、これに伴い、図１Ｂの構造では、後で説明するようにリーク電流が大幅に増大する。これは図１ＡのＨｆＯ2膜が、先にも述べたように一見すると優れたモフォロジーを有していても、実際には膜中に多量の欠陥を含んでいるためで、熱処理が行われるとこのような欠陥を介した原子の大規模な移動が生じることを示している。このような膜は、高速半導体装置のゲート絶縁膜として使うことはできない。
なお、図１Ａ，１ＢのＴＥＭ像において、前記シリコン基板は格子像が見えているのに注意すべきである。
そこで、本発明は上記の課題を解決した新規で有用な誘電体膜の形成方法を提供することを概括的課題とする。
本発明のより具体的な課題は、基板表面に高温での熱処理に対して安定なhigh-K誘電体膜を形成する方法を提供することにある。
本発明は、
基板と、
前記基板上に形成されたhigh-K誘電体ゲート絶縁膜と、
前記high-K誘電体ゲート絶縁膜上に形成されたゲート電極と、
前記基板中、前記ゲート電極の両側に形成された一対の拡散領域とを備えた半導体装置であって、
前記high-K誘電体ゲート絶縁膜は、ＨｆＯ 2 層とＳｉＯＮ分子層とを３回以上繰り返し積層した構造を有することを特徴とする半導体装置を提供する。
本発明によれば、high-K誘電体膜をゲート絶縁膜として使う半導体装置の製造工程において、前記high-K誘電体膜の形成を複数回に分けて行ない、前記複数回の形成工程の各々において窒素雰囲気中で改質処理を行うことにより、high-K誘電体膜中にhigh-K膜を構成する原子が平衡位置に移動し、膜中の欠陥が解消される。その結果、このようなhigh-K誘電体膜をゲート電極に使った半導体装置の製造工程においてhigh-K誘電体膜の形成後イオン注入工程を行ない、さらにイオン注入工程により基板中に導入された不純物元素を高温で活性化する活性化熱処理工程を行った場合でも、活性化熱処理に対して安定なhigh-K誘電体膜が得られる。特に前記改質処理工程を、酸素を添加した窒素雰囲気中での熱処理工程により行うことにより、半導体基板とhigh-K誘電体膜との界面を安定化させることができ、またhigh-K誘電体膜中における酸素欠損の発生を抑制することができる。またhigh-K誘電体膜の膜中にＳｉとＯとＮとを繰り返し導入することにより、高温熱処理に対する安定性がさらに向上すると同時に、リーク電流が低減する。また、このように膜中にＳｉとＯとＮとを導入されたhigh-K誘電体膜は、ゲート電極中に含まれるＢ（ボロン）などの不純物元素の拡散を効果的に阻止することができる。さらに前記改質処理工程をプラズマ処理により行うことも可能である。
本発明のその他の課題および特徴は、以下に図面を参照しながら行う好ましい実施例の詳細な説明より明らかとなろう。
［第１実施例］
図３（Ａ）〜３（Ｄ）は、本発明の第１実施例による誘電体膜の形成方法を示す。
図３（Ａ）を参照するに、シリコン基板１１表面には、厚さが１ｎｍ程度の界面酸化膜１２を介してＨｆＯ2膜などのhigh-K誘電体膜１３が、ＡＬＤ法あるいはＭＯＣＶＤ法により、２〜３原子層の膜厚に対応する約０．６ｎｍの膜厚に形成される。
例えば前記high-K誘電体膜１３をＡＬＤ法により形成する場合には、図３（Ａ）の工程において基板温度を３００℃に設定し、図４の「段階１」に示すように、ＨｆＣｌ4などの気相原料とＨ2Ｏなどの反応剤とを交互に、間に窒素ガスによるパージ工程を設けながら気相反応装置中に供給する。かかる工程により、前記シリコン基板１１の表面、より正確には前記界面酸化膜１２の表面には、最初にＨｆＣｌ4分子が化学吸着し、この化学吸着したＨｆＣｌ4分子をＨ2Ｏガスにより酸化することにより、前記２〜３原子層分の膜厚のＨｆＯ2膜１３が形成される。ただし図４は、本実施例において使われるプロセスシーケンスを示す図である。図３（Ａ）の工程、すなわち図４の段階１の工程では、このようなＨｆＣｌ4分子の化学吸着と酸化処理とを１１回程度繰り返すことにより前記ＨｆＯ2膜が、先に説明したように２〜３原子層の膜厚に対応する約０．６ｎｍの膜厚で形成される。
このようにして図３（Ａ）の工程で形成されたhigh-K誘電体膜１３は、図４のプロセスシーケンスにおける「段階２」に対応する図３（Ｂ）の工程において窒素雰囲気中、６００〜７００℃の温度で１５秒間熱処理され、その結果、前記ＨｆＯ2膜１３中の欠陥が解消され、また応力が緩和される。さらにこのような熱処理により、アモルファス状態のＨｆＯ2膜が結晶化する。このような図３（Ｂ）の工程の熱処理は、例えば図３（Ａ）の工程の後、被処理基板をＡＬＤ装置から取り出し、真空雰囲気の基板搬送室を介して別処理室に移動させることで容易に実行することができる。
次に本実施例ではこのようにして結晶化されたＨｆＯ2膜上に、図４のプロセスシーケンスにおける「段階３」に対応する図３（Ｃ）の工程において再びＨｆＯ2膜を堆積するＡＬＤ処理工程を行ない、前記ＨｆＯ2膜１３を成長させ、さらに図４のプロセスシーケンスにおける「段階４」に対応する図３（Ｄ）の工程において先に堆積しているＨｆＯ2膜１３を再び６００〜７００℃の温度で１５秒間熱処理し、前記ＨｆＯ2膜１３の改質処理を行う。
さらに図３（Ｃ）および図３（Ｄ）の工程を図中に矢印で示すように必要な回数だけ繰り返すことにより、図５に示すように前記シリコン基板１１上にＳｉＯ2界面酸化膜１２を介して厚さが約３．０ｎｍの膜厚のＨｆＯ2膜が形成された構造が得られる。
図６は、このようにして得られた図５の構造を、シリコン基板中にイオン注入工程により導入された不純物元素を活性化するのに従来使われている１０５０℃の温度で１０秒間熱処理した後の状態を示すＴＥＭ像である。
図６よりわかるように、ＨｆＯ2膜１３は、このような高温熱処理の後でも平坦なモフォロジーを維持しており、図１Ｂに示したような凝集は生じていないことがわかる。図６のＴＥＭ像においても、シリコン基板１１の格子像が解像されていることに注意すべきである。
図７は、本実施例でhigh-K誘電体膜の形成に使われる成膜装置の概略的構成を示す。
図７を参照するに、成膜装置はロボット搬送機構（図示せず）を備えた真空搬送室２１により互いに結合されたロードロック室２１と、図３（Ａ）あるいは３（Ｃ）の工程を実行するＡＬＤ装置を備えた堆積室２２と、図３（Ｂ）あるいは３（Ｄ）の工程を実行する改質処理室２３とを備えており、ロードロック室２１を介して導入された被処理基板は前記堆積室２２に送られた後、前記堆積室２２と改質処理室２３との間を必要に応じて往復し、最後に前記ロードロック室２１に戻される。
このような構成の成膜装置を使うことにより、図３（Ａ）〜３（Ｄ）に示す工程を、被処理基板を大気に曝露することなく、連続して必要な回数だけ繰り返すことができる。
本実施例においては、前記改質処理室２３として５００〜８００℃、好ましくは６００〜７００℃の温度に保持され、窒素ガスを供給されて窒素雰囲気中にて基板を熱処理する熱処理炉が使われる。このような熱処理炉では、雰囲気中の酸素濃度を抑制することが可能で、実質的に無酸素雰囲気中での熱処理が可能になる。また、必要に応じて図中に破線で示したように酸素ガスを供給し、雰囲気中の酸素分圧を制御することも可能である。
［第２実施例］
ところで図６のＴＥＭ像では、ＳｉＯ2界面酸化膜１２の一部に欠陥が生じており、この欠陥に対応してシリコン基板１１中に反応層ないし遷移層が形成されているのが観察される。
この遷移層の組成は現在のところ不明であるが、これは図３（Ｂ）あるいは図３（Ｄ）における実質的に酸素を含まない窒素雰囲気中での熱処理の際に、非常に薄い界面酸化膜１２の一部が還元されてしまい、その結果形成されたＳｉとＨｆＯ2膜１３中のＨｆとが反応してシリサイドが形成されている可能性がある。
これに対し図８は、図７の改質処理室２３において図９に示すプラズマ窒化処理装置３０を使い、図３（Ｂ）あるいは図３（Ｄ）の改質処理を前記プラズマ窒化処理装置３０中において６５０℃の温度で行ない、その際に処理雰囲気中に少量の酸素ガスを添加した場合に得られた試料のＴＥＭ像を示す。ただし図示の構造は、得られた試料を、さらに１０５０℃で１０秒間、高温熱処理した後の状態のものである。
図９を参照するに、プラズマ窒化処理装置３０は排気ポート３１Ａと被処理基板Ｗを保持する基板保持台３１Ｂとを備えた処理容器３１を有し、前記処理容器３１には窒素ガスと酸素ガスとを供給され、これを１３．５６ＭＨｚのＲＦ波で励起して窒素ラジカルおよび酸素ラジカルを形成するリモートプラズマ源３２が設けられている。また前記リモートプラズマ源３２おいては、ＨｅガスあるいはＡｒガスなどの希ガスをプラズマガスとして供給してもよい。このようなリモートプラズマ処理装置を使うことにより、プラズマに伴う荷電粒子がhigh-K誘電体膜中に取り込まれるのが効果的に抑制できる。
図９の装置では、被処理基板Ｗ上のＨｆＯ2膜などのhigh-K誘電体膜が、前記リモートプラズマ源３２により形成された窒素ラジカルあるいは酸素ラジカルに曝露され、その結果、前記ＨｆＯ2膜の表面に窒素原子あるいは酸素原子が導入される。
再び図８を参照するに、本実施例においては図３（Ｂ）あるいは図３（Ｄ）の改質処理の際に雰囲気中に酸素を添加することにより、シリコン基板１１と界面酸化膜１２との界面が安定し、先の図６に見られたような欠陥は生じていないことがわかる。
図８の構造では、このように改質処理の際に雰囲気中に酸素が含まれるため、前記高温熱処理後に前記ＳｉＯ2界面酸化膜１２の膜厚が１．７５ｎｍまで増大している。しかし、このような界面酸化膜１２の増膜は、図９の装置を使った改質処理の際に酸素分圧を適切に制御することにより、最小限に、すなわち前記ＳｉＯ2界面酸化膜１２の増膜が生じないように抑制することが可能である。
本実施例では、このようにプラズマ窒化処理装置３０により活性なラジカルを発生させ、このようなラジカルを使って改質処理を行うため、６５０℃以下の低温での改質処理が可能となる。このように低温において改質処理を行った場合には、改質処理に伴うhigh-K誘電体膜１３のvacancy
dangling bond をなくし、結晶化した膜中における結晶粒界の形成が抑制できる。
［第３実施例］
図１０は、このようにしてシリコン基板上に形成されたhigh-K誘電体膜をキャパシタ絶縁膜としたＭＯＳダイオード１０の構成を示す。ただし図１０中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図１０を参照するに、本実施例では前記シリコン基板１１としてｎ型シリコン基板を使い、さらに前記ＨｆＯ2膜１３上に径が２００μｍの白金電極１４を形成している。
図１０中、前記ＭＯＳダイオード１０を構成するＳｉＯ2界面酸化膜１２およびＨｆＯ2膜１３は、図１Ａに対応する堆積直後の状態において、それぞれ１ｎｍおよび３ｎｍの膜厚を有している。
図１１は、このようにして形成されたＭＯＳダイオード１０のリーク電流特性を示す。ただし図１１中、（１）は前記ＨｆＯ2膜１３を二回のＡＬＣＶＤ堆積工程に分けて形成し、各々の堆積工程において窒素雰囲気中、７００℃で熱処理を行った構造についてのリーク電流特性を、また（２）は前記（１）の構造を１０５０℃，１０秒間、高温熱処理した後のリーク電流特性を示す。さらに（３）は前記ＨｆＯ2膜１３をＡＬＤ法により１１サイクルに分けて形成し、各々の堆積サイクルにおいて窒素雰囲気中、７００℃で熱処理を行った場合のリーク電流特性を示す。ただし図１１中、縦軸はリーク電流を、横軸は前記電極１４への印加電圧を示す。
図１１を参照するに、前記ＨｆＯ2膜１３を二回に分けて形成した試料では、前記高温熱処理の結果、リーク電流は（１）から（２）へと大きく増大しているのがわかる。これに対し、前記ＨｆＯ2膜１３を１１回に分けて形成した試料では、前記高温熱処理を行ってもリーク電流は大して変化せず、むしろ（３）から（４）へと多少減少しているのがわかる。
このように、図１１はＨｆＯ2などのhigh-K誘電体膜１３を形成する際に、必ずしもＡＬＤ法に限定されるわけではないが、膜形成を複数回に分けて行ない、その都度、前記改質処理を行うことにより、high-K誘電体膜１３のリーク電流特性を向上させることができること、および膜形成の際の繰り返しサイクルを増大させることにより、さらなる膜質の向上が得られることを示している。
図１２Ａおよび１２Ｂは、図１０のＭＯＳダイオードの製造の際に、前記改質処理の雰囲気を様々に変化させた場合における、得られたＭＯＳダイオードの容量特性（Ｃ−Ｖ特性）を示す。ただし図１２ＡはこのようなＭＯＳダイオードに対して１０５０℃、１０秒間の高温熱処理を行う前の特性を、図１２Ｂは前記高温熱処理を行った後の特性を示す。
図１２Ａ，１２Ｂを参照するに、（１）は先の図１Ａの例に対応して前記ＨｆＯ2膜１３を図２のＡＬＤ法により約３ｎｍの厚さに成膜し、これに対し成膜後１０５０℃、１０秒間の高温熱処理を行った後では、リーク電流は測定不能になっているのがわかる。これは、ＨｆＯ2膜中に、図１Ｂに示す凝集が生じていることを示している。
また図１２Ａ，１２Ｂにおいて（２）は前記ＨｆＯ2膜１３を図４に示すように０．６ｎｍずつ３回に分けて形成し、その際、前記改質処理をＮＨ3雰囲気中で行った例を示すが、この場合にも、１０５０℃、１０秒間の高温熱処理後においては測定されるキャパシタンスはゼロであり、強還元性のＮＨ3雰囲気によりＨｆＯ2膜１３中に酸素欠損が生じたものと考えられる。
これに対し、（３）は前記ＨｆＯ2膜１３を図４のプロセスシーケンスに従って０．６ｎｍずつ３回に分けて形成し、その際、前記改質処理をＮＯ雰囲気中で行った場合を示す。この場合には、ＭＯＳダイオードは１０５０℃、１０秒間の熱処理の後でも、熱処理前とほとんど変わらないキャパシタンスを有しているのがわかる。
さらに図１２Ａ，１２Ｂにおいて（４）は前記ＨｆＯ2膜１３を図４のプロセスシーケンスに従って０．６ｎｍずつ３回に分けて形成し、その際、前記改質処理を先に図９で説明したリモートプラズマ窒化処理装置により実行した場合を示す。この場合には、ＭＯＳダイオードのキャパシタンスは、改質処理後、さらに増大しているのがわかる。
さらに図１２Ｂ中、（５）は、前記ＨｆＯ2膜１３を図４のプロセスシーケンスに従って０．６ｎｍずつ３回に分けて形成し、前記改質処理を窒素雰囲気中で行った場合の結果を示す。
先にも説明したように、本発明によれば、high-K誘電体膜の形成を可能な限り多数回に分けて行ない、その都度改質処理を行うことで高温での安定性に優れ、また電気特性の優れたhigh-K誘電体膜が得られるが、図１２Ａ，１２Ｂの結果は、このようなhigh-K誘電体膜の形成を複数回に分けて行う際、回数を３回以上とすれば、実際上十分な膜質のhigh-K誘電体膜が得られる場合があることを示している。
図１３は、図３（Ａ）〜３（Ｄ）の工程において前記ＨｆＯ2膜１３の改質処理を窒素雰囲気中の熱処理により行う場合の熱処理温度と、得られたＨｆＯ2膜１３の平均膜厚との関係を、１０５０℃、１０秒間の高温熱処理の前後で比較して示す。
図１３を参照するに、改質処理温度が８００℃を超えると前記高温熱処理前の平均膜厚がやや増大し、改質処理の際に先に図１Ｂで説明したＨｆＯ2膜の凝集が生じていることが示唆される。一方、前記改質処理を熱処理により行う場合には、処理温度が５００℃未満の場合には改質処理後の平均膜厚が大きく増大しており、効果的な改質処理を行うことができないことがわかる。
これに対し、前記改質処理の温度を５００℃以上、８００℃未満とすると、前記高温熱処理前後での平均膜厚の変化はほとんどなく、当所の平坦なモフォロジーが維持されることがわかる。このうち、特に６００〜７００℃の範囲が平均膜厚変化の観点からは好ましいことが結論される。
［第４実施例］
図１４は、本発明の第４実施例で使われる改質処理装置４０の構成を示す。ただし図１４中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図１４を参照するに、改質処理装置４０では処理容器３１中に前記リモートプラズマ窒化処理装置３２から窒素ラジカルあるいは酸素ラジカルが導入される外に、ライン３３からＳｉＨ4などのシリコン化合物ガスが導入され、前記被処理基板Ｗ表面に形成されたhigh-K誘電体膜などの表面を改質する。
図１４の改質処理装置４０を図７の処理室２３に使うことにより、例えば図３（Ｂ）あるいは図３（Ｄ）の工程において前記ＨｆＯ2膜１３の表面にＳｉ−Ｏ−Ｎ結合を有する層が形成され、膜１３の高温熱処理に対する安定性が著しく改善される。
図１５，１６は、このような改質処理を６５０℃の温度で行うことにより形成されたＨｆＯ2膜の構造を概略的に示す。
図１５を参照するに、このようにして得られたＨｆＯ2膜中には、図３Ａ〜３Ｄの工程に対応して、図１６に示すＨｆＯ2層とＳｉＯＮ層とが繰り返し形成されおり、図示の例では、ＨｆＯ2の２分子層の上下に一対のＳｉＯＮ分子層が形成されている。
このような構造を図１５に示すように繰り返し形成することにより、膜中にＮ−Ｓｉ−Ｏ結合を含んだhigh-K誘電体膜を形成することが可能である。このような膜中にＮ−Ｓｉ−Ｏ結合を含んだhigh-K誘電体膜では、膜中の原子の移動がＳｉＯＮ層によりピニングされるため高温熱処理に対して特に安定であり、またゲート電極からのＢ（ボロン）等の拡散に対して優れた耐性が得られる。
図１７は、図１０のＭＯＳダイオードにおいてこのようにしてリモートプラズマ処理により膜中にＳｉ−Ｎ結合を導入された厚さが３ｎｍのＨｆＯ2膜を使った場合の容量（Ｃ−Ｖ）特性を、１００ＭＨｚおよび１ＧＨｚの周波数で測定した結果を示す。
図１７を参照するに、（１），（３）は比較例であり、（１）は図２に示すＡＬＤ法により３ｎｍの膜厚に形成されたＨｆＯ2膜１３を、膜形成後、窒素雰囲気中、７００℃で熱処理した場合の周波数１００ｋＨｚにおけるＣ−Ｖ特性を、（３）は同じＨｆＯ2膜１３を有するＭＯＳダイオードの周波数１ＭＨｚにおけるＣ−Ｖ特性を示す。すなわち（１）および（３）では、１０５０℃、１０秒間の高温熱処理は行っていない。
これに対し、（２）は３ｎｍのＨｆＯ2膜１３を図４のプロセスシーケンスに従って０．６ｎｍずつ３回に分けて形成し、各々の膜形成ごとに前記改質処理をリモートプラズマ窒化処理によりＳｉ，ＯおよびＮを膜中に導入することで行ない、さらに得られたＨｆＯ2膜を１０５０℃で１０秒間高温熱処理した場合の、周波数１００ｋＨｚにおけるＣ−Ｖ特性を示す。さらに（４）は同じＨｆＯ2膜１３を有するＭＯＳダイオードの、周波数１ＭＨｚにおけるＣ−Ｖ特性を示す。
図１７より分かるように、周波数が１００ｋＨｚの場合には（２）の特性は（１）の特性と略同じであるのに対し、周波数が１ＭＨｚの場合には、１０５０℃での高温熱処理を行った（４）の特性の方が、これを行っていない（３）の特性よりも優ることがわかる。これは、（２），（４）の場合、膜中にＨｆＯ2膜１３の比誘電率を低下させる可能性のあるＳｉＯＮ層を含んでいるにもかかわらず、かかる構成では膜中の欠陥が解消されるため、特に高温熱処理を施された場合に欠陥の多い（１）あるいは（３）のＨｆＯ2膜を凌ぐ電気特性が得られることを示している。
図１８は、図１７の（１）あるいは（３）のＭＯＳダイオードと（２）あるいは（４）のＭＯＳダイオードとでリーク電流を比較して示す。ただし図１８中◆は図１０のＭＯＳダイオードにおいて、図２のＡＬＤ法により厚さが３ｎｍに形成されたＨｆＯ2膜を窒素雰囲気中、７００℃で熱処理しただけの場合のリーク電流を、□は図４のプロセスシーケンスにおいて、前記改質処理を図１４のリモートプラズマ窒化処理装置により行うことで膜中にＮ，Ｏ，Ｓｉを導入し、さらにこのようにして改質されたＨｆＯ2膜を１０５０℃で１０秒間、高温熱処理した場合のリーク電流を示す。
図１８よりわかるように、ＨｆＯ2膜の形成を複数回に分けて行ない、さらにこれを高温熱処理した場合の方が、リーク電流特性が改善されているのがわかる。
先にも説明したように、本実施例においても、このようにプラズマ窒化処理装置４０により活性なラジカルを発生させ、このようなラジカルを使って改質処理を行うため、６５０℃以下の低温での改質処理が可能となる。このように低温において改質処理を行った場合には、改質処理に伴うhigh-K誘電体膜１３の結晶化を抑制でき、結晶化した膜中における結晶粒界の形成が抑制できる。その結果、かかる結晶粒界に沿って形成されるリーク電流路を遮断することができる。
その際、本実施例では高誘電体膜中に単体ではアモルファス膜を形成するＳｉＯＮ成分を導入することにより、不純物活性化処理で使われる高温熱処理を行った後においてもhigh-K誘電体膜の結晶化を抑制でき、粒界形成に伴うリーク電流路の形成や界面準位などの欠陥の形成を抑制することができる。
［第５実施例］
図１９Ａ〜１９Ｆは、本発明の第５実施例による半導体装置の製造工程を示す。
図１９Ａを参照するに、ｐ型シリコン基板５１中には素子領域５１Ａを画成する素子分離領域５１Ｂが形成され、さらに図１９Ｂの工程において前記素子領域５１ＡにＡｓあるいはＰをイオン注入することにより、チャネルドープ領域５１ａが形成される。
さらに図１９Ｃの工程において図１９Ｂの構造上に前記界面酸化膜１２に対応して厚さが約１ｎｍの熱酸化膜を一様に形成した後、その上に図４のプロセスシーケンスに従ってＨｆＯ2などのhigh-K誘電体膜を３ｎｍ程度の厚さに形成することにより、ゲート絶縁膜５２を形成する。
さらに図１９Ｄの工程において前記ゲート絶縁膜５２上にポリシリコン膜を一様に堆積し、これをパターニングすることにより、ポリシリコンゲート電極５３を形成する。本実施例においては、前記ポリシリコンゲート電極５３は０．１μｍ以下のゲート長を有する。
さらに図１９Ｄの工程では前記ポリシリコンゲート電極５３をマスクにＡｓあるいはＰの斜めポケット注入を行ない、さらに引き続いてエクステンション注入を行うことにより、前記素子領域５１Ａ中、前記ゲート電極５３の両側にソースエクステンション領域５１ｂおよびドレインエクステンション領域５１ｃを形成する。
さらに図１９Ｅの工程において前記ゲート電極５３の両側に側壁絶縁膜５３ａを形成した後、図１９Ｆの工程において前記ゲート電極５３および側壁絶縁膜５３ａをマスクにＡｓあるいはＰをイオン注入することにより、ソース領域５１ｄおよびドレイン領域５１ｅが形成される。
本実施例においては、図１９Ｃの工程において前記ゲート絶縁膜５２中のhigh-K誘電体膜を形成する際に、これを先に図４で説明した、間に改質工程を挟んで繰り返し行う工程により実行する。その際、段階１および段階３はＡＬＤ工程でもＭＯＣＶＤ工程でもよく、また段階２および段階３は、窒素雰囲気中の熱処理であっても、あるいは酸素を添加した窒素雰囲気中の熱処理であっても、あるいはプラズマ窒化処理であっても、酸素を添加したプラズマ窒化処理であっても、さらにはＳｉＨ4などのＳｉ化合物および酸素を添加したプラズマ窒化処理であってもよい。
前記ゲート絶縁膜５２をこのようにして形成することにより、前記ゲート絶縁膜５２中のhigh-K誘電体膜は熱処理に対する耐性が向上し、前記ソースエクステンション領域５１ａ、ドレインエクステンション領域５１ｂ、ソース領域５１ｄおよびドレイン領域５１ｅに注入されたＡｓやＰなどの不純物元素を高温熱処理により活性化する際にも、膜の凝集などの欠陥形成が生じることがない。またこのようにして形成されたゲート絶縁膜５２では、少ないリーク電流および優れたＣ−Ｖ特性で特徴づけられる、優れた電気特性が、前記高温熱活性化処理の後においても維持される。
なお、以上の説明ではＨｆＯ2膜はＡＬＤ法により形成しているが、これをＭＯＣＶＤ法で形成することも可能である。この場合には、有機金属原料としてＴＤＥＡＨ、ＴＤＭＡＨ等を使うことができる。またＨｆＯ2膜をＡＬＤ法により形成する際の原料も、ＨｆＣｌ4に限定されるものではなく、ＴＤＭＡＨ等を使用可能である。
さらに本発明ではhigh-K誘電体膜はＨｆＯ2膜に限定されるものではなく、ＺｒＯ2膜、Ａｌ2Ｏ3膜、Ｔａ2Ｏ5，Ｙ2Ｏ3などの金属酸化物あるいは遷移金属酸化物、さらには希土類酸化物、ＨｆＳｉＯ4，ＺｒＳｉＯ4膜など遷移金属や希土類金属のシリケート、さらにはこれらのアルミネートを使うことができる。
また先に図７ではhigh-K誘電体膜の形成と改質処理とを枚葉式処理装置を使い、別々の処理室において基板を移動させながら行う例を説明したが、前記high-K誘電体膜の形成と改質処理とは、同一の処理装置中において、処理ガスを切替ながら行うことも可能である。
また本発明では前記改質処理工程は、窒素ガスに酸素、ＮＯ，Ｏ3，ＳｉＨ4，Ｓｉ2Ｈ6，ＮＨ3，Ｈ2，Ｈｅのいずれかを添加した雰囲気で行うことも可能である。
さらに以上の説明ではhigh-K誘電体膜を高速半導体装置のゲート絶縁膜に使う例を説明したが、本発明はhigh-K誘電体膜をキャパシタ絶縁膜として使うＤＲＡＭの製造にも適用可能である。
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、本発明の要旨内において様々な変形・変更が可能である。
本発明によれば、high-K誘電体膜をゲート絶縁膜として使う半導体装置の製造工程において、前記high-K誘電体膜の形成を複数回に分けて行ない、前記複数回の形成工程の各々において窒素雰囲気中で改質処理を行うことにより、high-K誘電体膜中の応力が小さくなり、膜中の欠陥が解消される。その結果、このようなhigh-K誘電体膜をゲート電極に使った半導体装置の製造工程においてhigh-K誘電体膜の形成後に実行される、イオン注入工程により基板中に導入された不純物元素の高温での活性化熱処理工程に対して安定なhigh-K誘電体膜が得られる。特に前記改質処理工程を、酸素を添加した窒素雰囲気中での熱処理工程により行うことにより、半導体基板とhigh-K誘電体膜との界面を安定化させることができ、またhigh-K誘電体膜中における酸素欠損の発生を抑制することができる。またhigh-K誘電体膜の膜中にＳｉとＯとＮとを繰り返し導入することにより、高温熱処理に対する安定性がさらに向上すると同時に、リーク電流が低減する。また、このように膜中にＳｉとＯとＮとを導入されたhigh-K誘電体膜は、ゲート電極中に含まれるＢ（ボロン）などの不純物元素の拡散を効果的に阻止することができる。さらに前記改質処理工程をプラズマ処理により行うことも可能である。
従来の方法で形成されたhigh-K誘電体膜およびその問題点を説明する図（その１）である。 従来の方法で形成されたhigh-K誘電体膜およびその問題点を説明する図（その２）である。 従来のＡＬＤプロセスシーケンスを示す図である。 本発明の第１実施例による誘電体膜の形成方法を説明する図である。 本発明の第１実施例で使われるＡＬＤプロセスシーケンスを示す図である。 本発明の第１実施例により形成されたhigh-K誘電体膜を示す図である。 図５のhigh-K誘電体膜の、高温熱処理した後の状態を示す図である。 本発明の第１実施例で使われる枚葉式処理装置の構成を示す図である。 本発明の第２実施例により形成されたhigh-K誘電体膜の、高温熱処理した後の状態を示す図である。 本発明の第２実施例で使われる膜改質装置の構成を示す図である。 本発明の第３実施例によるＭＯＳダイオードの構成を示す図である。 図１０のＭＯＳダイオードのリーク電流特性を示す図である。 図１０のＭＯＳダイオードのＣ−Ｖ特性を、高温熱処理のそれぞれ前および後の状態について示す図（その１）である。 図１０のＭＯＳダイオードのＣ−Ｖ特性を、高温熱処理のそれぞれ前および後の状態について示す図（その２）である。 改質処理時の温度と得られるhigh-K誘電体膜の平均膜厚との関係を示す図である。 本発明の第４実施例において使われる膜改質処理装置の構成を示す図である。 本発明の第４実施例において得られるhigh-K誘電体膜の概略的構造を示す図である。 本発明の第４実施例において得られるhigh-K誘電体膜の概略的構造を示す図である。 図１０のＭＯＳダイオードにおいてhigh-K誘電体膜を本発明の第４実施例に従って形成した場合のＣ−Ｖ特性を示す図である。 図１０のＭＯＳダイオードにおいてhigh-K誘電体膜を本発明の第４実施例に従って形成した場合のリーク電流特性を示す図である。 本発明の第５実施例による半導体装置の製造工程を示す図（その１）である。 本発明の第５実施例による半導体装置の製造工程を示す図（その２）である。 本発明の第５実施例による半導体装置の製造工程を示す図（その３）である。 本発明の第５実施例による半導体装置の製造工程を示す図（その４）である。 本発明の第５実施例による半導体装置の製造工程を示す図（その５）である。 本発明の第５実施例による半導体装置の製造工程を示す図（その６）である。

Claims (1)

  1. 基板と、
    前記基板上に形成されたhigh-K誘電体ゲート絶縁膜と、
    前記high-K誘電体ゲート絶縁膜上に形成されたゲート電極と、
    前記基板中、前記ゲート電極の両側に形成された一対の拡散領域とを備えた半導体装置であって、
    前記high-K誘電体ゲート絶縁膜は、ＨｆＯ 2 層とＳｉＯＮ分子層とを３回以上繰り返し積層した構造を有することを特徴とする半導体装置。
JP2004567105A 2003-01-17 2003-01-17 半導体装置 Expired - Fee Related JP4681886B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/000369 WO2004066376A1 (ja) 2003-01-17 2003-01-17 誘電体膜の形成方法

Publications (2)

Publication Number Publication Date
JPWO2004066376A1 JPWO2004066376A1 (ja) 2006-05-18
JP4681886B2 true JP4681886B2 (ja) 2011-05-11

Family

ID=32750554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004567105A Expired - Fee Related JP4681886B2 (ja) 2003-01-17 2003-01-17 半導体装置

Country Status (4)

Country Link
US (1) US7563729B2 (ja)
JP (1) JP4681886B2 (ja)
CN (1) CN100411116C (ja)
WO (1) WO2004066376A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015519471A (ja) * 2012-04-05 2015-07-09 ダイソン テクノロジー リミテッド 原子層堆積法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4564310B2 (ja) * 2004-09-01 2010-10-20 株式会社日立国際電気 半導体装置の製造方法
US7361608B2 (en) * 2004-09-30 2008-04-22 Tokyo Electron Limited Method and system for forming a feature in a high-k layer
JP2006269520A (ja) * 2005-03-22 2006-10-05 Renesas Technology Corp 半導体装置およびその製造方法
JP4522900B2 (ja) * 2005-03-30 2010-08-11 東京エレクトロン株式会社 成膜方法および記録媒体
JP4966582B2 (ja) * 2006-05-02 2012-07-04 東京エレクトロン株式会社 基板処理方法、コンピュータ可読記録媒体、基板処理装置、および基板処理システム
US7635634B2 (en) * 2007-04-16 2009-12-22 Infineon Technologies Ag Dielectric apparatus and associated methods
US20090047796A1 (en) * 2007-08-13 2009-02-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method of Manufacturing a Dielectric Layer having Plural High-K Films
WO2009093171A1 (en) * 2008-01-23 2009-07-30 Nxp B.V. Improved phase control in hf- or zr-based high-k oxides
US8524616B2 (en) * 2008-11-12 2013-09-03 Microchip Technology Incorporated Method of nonstoichiometric CVD dielectric film surface passivation for film roughness control
US8492247B2 (en) 2010-08-17 2013-07-23 International Business Machines Corporation Programmable FETs using Vt-shift effect and methods of manufacture
JP2012104569A (ja) * 2010-11-08 2012-05-31 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US8633119B2 (en) * 2011-05-10 2014-01-21 Applied Materials, Inc. Methods for manufacturing high dielectric constant films
US8633114B2 (en) 2011-05-10 2014-01-21 Applied Materials, Inc. Methods for manufacturing high dielectric constant films
JP2013058559A (ja) * 2011-09-07 2013-03-28 Tokyo Electron Ltd 半導体装置の製造方法及び基板処理システム
US9099461B2 (en) 2012-06-07 2015-08-04 International Business Machines Corporation Method of manufacturing scaled equivalent oxide thickness gate stacks in semiconductor devices and related design structure
CN102703880B (zh) * 2012-06-12 2014-01-15 浙江大学 利用原子层沉积制备高精度光学宽带抗反射多层膜的方法
TW201408810A (zh) * 2012-07-12 2014-03-01 Applied Materials Inc 用於沉積貧氧金屬膜的方法
JP5447632B2 (ja) * 2012-11-29 2014-03-19 東京エレクトロン株式会社 基板処理装置
WO2017149205A1 (en) * 2016-03-04 2017-09-08 Beneq Oy A plasma etch-resistant film and a method for its fabrication
CN107694588A (zh) * 2016-08-08 2018-02-16 松下电器产业株式会社 光半导体的制造方法、光半导体和制氢装置
CN106653591A (zh) * 2016-12-12 2017-05-10 东莞市广信知识产权服务有限公司 一种在GaN表面生长高K介质的方法
CN106783976A (zh) * 2016-12-12 2017-05-31 东莞市广信知识产权服务有限公司 一种GaN沟道MOS界面结构
KR20230170095A (ko) * 2021-04-22 2023-12-18 어플라이드 머티어리얼스, 인코포레이티드 수퍼사이클 원자 층 증착에 의한 신규의 비정질 하이-k 금속 산화물 유전체들의 방법들 및 애플리케이션들

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3432997B2 (ja) * 1996-04-23 2003-08-04 株式会社東芝 半導体装置に使用する絶縁膜
JPH11177057A (ja) 1997-12-09 1999-07-02 Nec Corp 半導体装置の製造方法
US6306777B1 (en) * 1999-08-13 2001-10-23 Advanced Micro Devices, Inc. Flash memory having a treatment layer disposed between an interpoly dielectric structure and method of forming
DE10049257B4 (de) 1999-10-06 2015-05-13 Samsung Electronics Co., Ltd. Verfahren zur Dünnfilmerzeugung mittels atomarer Schichtdeposition
US6348420B1 (en) * 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
KR100367404B1 (ko) * 1999-12-31 2003-01-10 주식회사 하이닉스반도체 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
JP2001257344A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
US6984591B1 (en) 2000-04-20 2006-01-10 International Business Machines Corporation Precursor source mixtures
KR20020064624A (ko) 2001-02-02 2002-08-09 삼성전자 주식회사 반도체소자의 유전체막 및 그 제조방법
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
JP2002231903A (ja) * 2001-02-06 2002-08-16 Sanyo Electric Co Ltd 誘電体素子およびその製造方法
JP2002343790A (ja) * 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
US6960537B2 (en) * 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US6921702B2 (en) * 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
US6706581B1 (en) * 2002-10-29 2004-03-16 Taiwan Semiconductor Manufacturing Company Dual gate dielectric scheme: SiON for high performance devices and high k for low power devices
EP1570525B1 (en) 2002-12-09 2015-12-02 Imec Method for forming a dielectric stack

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015519471A (ja) * 2012-04-05 2015-07-09 ダイソン テクノロジー リミテッド 原子層堆積法

Also Published As

Publication number Publication date
WO2004066376A1 (ja) 2004-08-05
CN100411116C (zh) 2008-08-13
JPWO2004066376A1 (ja) 2006-05-18
CN1714434A (zh) 2005-12-28
US20050282400A1 (en) 2005-12-22
US7563729B2 (en) 2009-07-21

Similar Documents

Publication Publication Date Title
JP4681886B2 (ja) 半導体装置
US9502256B2 (en) ZrAION films
US8524618B2 (en) Hafnium tantalum oxide dielectrics
US8519466B2 (en) Tantalum silicon oxynitride high-K dielectrics and metal gates
US7473994B2 (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
US7510983B2 (en) Iridium/zirconium oxide structure
US20080057659A1 (en) Hafnium aluminium oxynitride high-K dielectric and metal gates
US20140264555A1 (en) Silicon on germanium
US20100006918A1 (en) Hafnium tantalum titanium oxide films
JP5050351B2 (ja) 半導体装置の製造方法
US20140246758A1 (en) Nitrogen-containing oxide film and method of forming the same
KR100791197B1 (ko) 유전체막의 형성 방법, 반도체 장치의 제조 방법 및 반도체 장치
JP4933256B2 (ja) 半導体微細構造物を形成する方法
US20080203499A1 (en) Semiconductor device having gate insulator including high-dielectric-constant materials and manufacture method of the same
JP4220991B2 (ja) 半導体装置の製造方法
KR20050061077A (ko) 반도체 장치에서 유전막 형성 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080618

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081120

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090105

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110207

R150 Certificate of patent or registration of utility model

Ref document number: 4681886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees