JP4933256B2 - 半導体微細構造物を形成する方法 - Google Patents

半導体微細構造物を形成する方法 Download PDF

Info

Publication number
JP4933256B2
JP4933256B2 JP2006522087A JP2006522087A JP4933256B2 JP 4933256 B2 JP4933256 B2 JP 4933256B2 JP 2006522087 A JP2006522087 A JP 2006522087A JP 2006522087 A JP2006522087 A JP 2006522087A JP 4933256 B2 JP4933256 B2 JP 4933256B2
Authority
JP
Japan
Prior art keywords
layer
substrate
gas
oxynitride
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006522087A
Other languages
English (en)
Other versions
JP2007500946A (ja
Inventor
オメアラ、デイビッド・エル．
ワジダ、コリー
ディップ、アンソニー
トーラー、マイケル
俊治 古川
シアー、クリステン
カレガリ、アレッサンドロ
ビューレア、フレッド
ザファー、スフィ
ゴウセブ、エブゲニ
チョウ、アンソニー
ヒギンス、ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/630,969 external-priority patent/US7235440B2/en
Priority claimed from US10/630,970 external-priority patent/US7202186B2/en
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007500946A publication Critical patent/JP2007500946A/ja
Application granted granted Critical
Publication of JP4933256B2 publication Critical patent/JP4933256B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

このＰＣＴ出願は、ともに２００３年７月３１日に出願された米国非仮出願番号１０／６３０，９６９号、および１０／６３０，９７０号の優先権に基づき、および、それに依るものであり、そして、その両方の全体の内容は、本願明細書に引用したものとする。
本発明は、半導体プロセスに関し、より詳しくは、均一な超極薄酸化物層および酸窒化物層を形成する方法に関する。
集積回路のＳｉ表面で誘電体層として、薄い酸化物（例えばＳｉＯ２）層および酸窒化物（例えばＳｉＯｘＮｙ）層は、しばしば使用される。これは、一つには、高電子移動度および低い電子トラップ密度を含む、酸化物層および酸窒化物層の優れた電気的性質の理由による。半導体トランジスタ技術は、現在、厚さ約１０〜１５オングストローム（Å）未満である従来のゲート誘電体アプリケーションに対しての酸化物および酸窒化物ゲート誘電体層を、または高誘電率材料（本明細書において、ｈｉｇｈ−ｋ材料とも称される）を有する界面層としての使用に対してのほぼ５〜７Åの薄さを必要とする。
一般的に厚さ数オングストロームの自然酸化物層は、室温および大気圧でさえ、クリーンなＳｉ表面上に容易に形成される。自然酸化物の厚さより厚い所望の厚さを有する酸化物層は、自然酸化物層を通して成長させられ得るが、しかし通常、酸化物層の厚さ均一性および品質は、全体のＳｉ基板にわたって劣っている。
別の形態として、自然酸化物（または化学的酸化物）は、新しい酸化物層を成長させる前に、Ｓｉ表面から取り除かれることができる。自然酸化物層は、例えば、希釈したフッ化水素酸（ＨＦ）を含んでいる液体浴を使用して、またはＨＦガス状態エッチングを使用して、取り除かれることができる。新しい酸化物層は、それで従来の熱酸化によってクリーンなＳｉ表面に再び成長させられることができ、しかし、最初の酸化は、すばやく進行することができ、そして劣った厚さ均一性および不十分な電気的性質をもたらすこととなり得る。トランジスタ技術において使用される超極薄（＜２０Å）酸化物層に対して、リーク電流は、トンネル電流によって支配される。
Ｓｉ−酸窒化物層は、今まで通りのＳｉ技術と互換性を持ちつつ、ＳｉＯ２ゲート酸化膜を置き換えるのに最も有望な代替材料の１つとして見られている。薄い酸窒化物層は、通常、熱処理方法によってか、またはプラズマベースの方法によって形成される。超極薄酸化物層の窒化は、酸窒化物層の形成をもたらし、酸化物層で直面するさまざまな限界を軽減することを示している。改善は、硼素浸透に対する増加した耐性と、より低いトンネリングリーク電流および界面状態生成と、定電流条件下でのより少ない閾値電圧シフトとを含む。
酸窒化物層に対して観察される改善された誘電特性は、ＳｉＯ２／Ｓｉ表面の窒素原子が硼素浸透（ｂｏｒｏｎ ｐｅｎｅｔｒａｔｉｏｎ）に対してバリアとして働き、ＳｉＯ２／Ｓｉ界面の歪み（ｓｔｒａｉｎ）を低下させることができるという事実にあると考えられる。
方法は、ゲート誘電体アプリケーション、およびｈｉｇｈ−ｋ材料の下の誘電界面層のような他のアプリケーションに対する超極薄酸化物層を形成するために提供される。方法は、超極薄酸化物層をもたらす基板の自己制限的酸化を達成するように、低いプロセス圧力（および／または酸素含有ガスの低分圧）を利用する。
本発明の一方の実施形態では、被処理基板は、クリーンであり得て、初期の誘電体層がない状態であり得る。基板の自己制限的酸化は、基板上の超極薄酸化物層の形成をもたらす。
本発明の他方の実施形態では、被処理基板は、酸化物層と、酸窒化物層と、窒化物層と、ｈｉｇｈ−ｋ層とのうちの少なくとも１つより形成されている初期の誘電体層を含むことができる。初期の誘電体層は、基板の自己制限的酸化で初期の誘電体層と基板との間に形成される超極薄酸化物層の成長を制御するように使用される。
方法は、ゲート誘電体アプリケーション、およびｈｉｇｈ−ｋ材料の下の誘電界面層のような他のアプリケーションに対する超極薄酸窒化物層を形成するために提供される。方法は、超極薄酸窒化物層をもたらす基板の自己制限的酸化を達成するように、窒素含有酸化ガス（ｎｉｔｒｏｇｅｎ−ｃｏｎｔａｉｎｉｎｇ ｏｘｉｄｉｚｉｎｇ ｇａｓ）と、オプションとして酸素含有ガス（ｏｘｙｇｅｎ−ｃｏｎｔａｉｎｉｎｇ ｇａｓ）との低分圧を利用する。
本発明の一方の実施形態では、被処理基板は、クリーンであり得て、初期の誘電体層がない状態であり得る。基板の自己制限的酸化は、基板上の超極薄酸窒化物層の形成をもたらす。
本発明の他方の実施形態では、被処理基板は、酸化物層と、酸窒化物層と、窒化物層とのうちの少なくとも１つより形成されている初期の誘電体層を含むことができる。初期の誘電体層は、基板の自己制限的酸化で超極薄酸窒化物層の成長を制御するように使用される。
超極薄酸化物層および酸窒化物誘電体層を形成する方法は、提供される。これらの誘電体層は、半導体微細構造物での、例えば、ゲート誘電体として、およびｈｉｇｈ−ｋ材料と、下側基板との間に位置づけられる誘電界面層としての用途を見い出す。この方法は、数オングストロームのオーダーであり得る超薄膜層を達成することが可能である。
図１Ａは、ゲート電極微細構造物の断面図を概略的に示す。集積回路の一部であり得るゲート電極微細構造物１０は、基板１００と、誘電体層１０２と、電極層１０６とを有している。基板１００は、例えば、単結晶Ｓｉまたは多結晶−Ｓｉ（ポリシリコン）のＳｉ基板であり得る。Ｓｉ基板は、多数の能動素子および／またはアイソレーション領域（図示せず）を含むことができる。Ｓｉ基板１００は、ｎ型またはｐ型であり得て、形成されるデバイスのタイプに従い、例えば、約１９５ｍｍより大きい直径を有する基板、例えば２００ｍｍ基板、３００ｍｍ基板、またはさらにより大きい基板のようなどのような直径基板からも構成されることができる。
基板１００上を覆う誘電体層１０２は、例えば、超極薄（約２０Å未満）酸化物層であり得る。「酸化物」と言う用語は、一般的に半導体アプリケーションにおいて使用される、酸素を含んだ酸化された材料を含むことに留意すべきである。このような材料は、例えば、酸化上部にＳｉＯ２誘電体層を形成するＳｉを含む。酸化物層は、酸素含有ガス、例えばＯ２、Ｏ３、Ｈ２Ｏ、および、Ｈ２Ｏ２を含むプロセスガスの存在下で、基板の熱酸化によって形成されることができる。当業者によって理解されるように、熱酸化は、他のガスの環境において行われることがあり得て、従って、記載されたガスに限られるものではない。さらに、記載されたガスがピュアな形で使用されるものに限られず、本発明の範囲内において、他のガスと混ぜ合わせられることがあり得ることは、予想される。
別の形態として、誘電体層１０２は、酸窒化物層と、窒化物層と、ｈｉｇｈ−ｋ層とのうちの少なくとも１つを更に含むことができる。ＳｉＯ２（ｋ〜３．９）のそれより高い誘電率を特徴とする誘電材料は、ｈｉｇｈ−ｋ材料と一般に称される。加えて、ｈｉｇｈ−ｋ材料は、基板の表面上で成長（例えばＳｉＯ２、ＳｉＯｘＮｙ）するよりむしろ、基板上へ堆積する誘電体材料を指すことがあり得る。ｈｉｇｈ−ｋ層は、例えば、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、ＴｉＯ２、Ａｌ２Ｏ３、およびＨｆＳｉＯの１つより選ばれることができる。従来のドープされたポリシリコンに加えて、電極層１０６は、例えば、Ｗと、Ａｌと、ＴａＮと、ＴａＳｉＮと、ＨｆＮと、ＨｆＳｉＮと、ＴｉＮと、ＴｉＳｉＮと、Ｒｅと、Ｒｕと、ＳｉＧｅとのうちの少なくとも１つより形成されていることができる。当業者によって理解されるように、本発明の範囲内で、さまざまな組合せで、他の材料は、使用されることがあり得る。
「酸窒化物」の用語は、酸素および窒素を含んでいる酸化された材料を含む。このような材料は、例えば、窒素取込み（ｎｉｔｒｏｇｅｎ−ｉｎｃｏｒｐｏｒａｔｉｏｎ）を含む酸化プロセスでＳｉＯｘＮｙを形成するＳｉ−酸窒化物を含む。酸窒化物層は、ＮＯと、Ｎ２Ｏと、ＮＨ３とのうちの少なくとも１つを含んでいる窒素含有酸化ガスを含んでいるプロセスガスを使用して、一般に形成される。例えば、高品質ＳｉＯｘＮｙ層は、Ｓｉ表面の高速熱亜酸化窒素（ｒａｐｉｄ ｔｈｅｒｍａｌ ｎｉｔｒｏｕｓ ｏｘｉｄｅ：ＲＴＮＯ）処理を使用して形成されることができる。別の形態として、酸窒化物層は、酸化物層のリモートプラズマ窒化（ＲＰＮ）を含むプラズマ窒化方法を使用して形成されることができる。
酸窒化物層中の窒素含有（濃度）および窒素分布は、デバイス性能に影響することができる。酸窒化物層は、窒素および酸素原子の等方的な分布を有することができ、あるいは、原子分布は異方的であり得る。酸化物層内の窒素取込みは、酸化物層の誘電率を増加させ、Ｓｉ表面酸化を制御し、異なる層を介した原子の拡散を防ぐためのバリア層として働くように使用される。誘電率を増加させることは、同じキャパシタンスを有する酸化物層と比較したとき、観測されるリーク電流を低下させることができる。
現在の半導体デバイスにおいて、酸化物ゲート誘電体層の１つの機能は、トランジスタ全体の電気のフローを制御することによって、電子を「ゲート」することである。ｈｉｇｈ−ｋ材料の導入とともに、これらの層は、チャネルおよび／またはゲート電極で界面準位特性を維持するように、今まで通り必要とされる可能性がある。これは、良好な電気的性質を有する界面を形成することと、制御されていないＳｉ表面酸化を防ぐことと、異なる層間の反応を低下させることと、異なる層への原子の拡散（例えばゲート電極１０６から基板１００へのドーパントの浸透）を防ぐようにバリア層として働くこととを含む。実際には、良好なデバイス性能は、誘電体層１０２の厚さを、薄くとどまるように制御することと、これによりゲート電極構造の酸化物換算膜厚（ｅｑｕｉｖａｌｅｎｔ ｏｘｉｄｅ ｔｈｉｃｋｎｅｓｓ：ＥＯＴ）を増加することを回避することとに依存する。
図１Ｂは、代わりのゲート電極微細構造物の断面図を概略的に示す。図１Ｂのゲート電極微細構造物２０は、電極層１０６と、誘電体層１０２との間の比較的厚いｈｉｇｈ−ｋ層１０４の含むことによって、図１Ａのゲート電極微細構造物と異なる。ゲート電極構造２０のｈｉｇｈ−ｋ層１０４は、誘電体層１０２より物理的に厚くなり得て、同時に必要なキャパシタンスを達成する。
図２Ａは、クリーンな基板１００の断面図を概略的に示す。クリーンな基板１００は、酸化物層を有しない基板である。クリーンな基板１００を作成するように、「汚れた（ｄｉｒｔｙ）」基板は、例えば、希釈したフッ化水素酸（ＨＦ）を含んでいる液体槽（ｌｉｑｕｉｄ ｂａｔｈ）内に置かれることによってか、あるいは、それをＨＦ気相エッチングにさらすことによって、洗浄されることができる。希釈したＨＦ液体溶液は、Ｈ２Ｏ：ＨＦ（例えば５０：１）混合物であり得る。ＨＦ洗浄工程後、基板は、酸化プロセスの前に脱イオン化（ｄｅ−ｉｏｎｉｚｅｄ：Ｄ．ｉ．）水ですすがれることができる。当業者によって理解されるように、基板のクリーニングは、単に、ＨＦ槽またはＨＦ気相エッチングの使用に限られるものではない。基板は、クリーンな基板１００を作成する多くの異なる方法で処理されることがあり得る。
一旦クリーンな基板１００が作成されると、新しい超極薄酸化物層は自己制限的プロセスによってクリーンな表面上に成長されることができ、そこにおいて、酸化物成長速度（そして、結果として生じる最終的な酸化物層厚さ）は、適切なプロセス条件を、例えばプロセスガス中および処理チャンバ内の酸素含有ガスの分圧と、基板温度とを選択することによって、慎重に制御されることができる。
図２Ｂは、本発明の実施形態に係る自己制限的プロセスによって成長させられた酸化物層の断面図を概略的に示す。酸化物層１０２Ｂは、基板１００全体に渡り均一である厚さＤ２Ｂを有する。
所望の厚さおよび厚さ均一性を有する酸化物および酸窒化物層の自己制限的成長を可能にする適切なプロセス条件は、直接的な実験および／または実験計画法（ｄｅｓｉｇｎ ｏｆ ｅｘｐｅｒｉｍｅｎｔｓ：ＤＯＥ）によって、決定されることができる。例えば、調節可能なプロセスパラメータは、時間と、温度（例えば基板温度）と、処理圧力と、プロセスガスの組成とを有することができる。本発明に関する議論の全体にわたって、酸化物層および酸窒化物層の生成への言及は、なされることになる。両方とも、本発明によって包含される。一方への言及は、特に明記しない限り、または常識もしくは当業者についての知識に反しない限り、もう一方への言及を含むべきものである。
図３は、本発明の実施形態に係る酸化物層を形成するフローチャートを示す。２００で、プロセスは、スタートされる。２０２で、基板は処理チャンバ内に配置され、必要に応じて、チャンバは排気される。処理チャンバ排気後の、有機コンタミネーションは、約１％の酸素を含んでいる環境内で約３００℃の処理チャンバ温度で、基板から効果的に取り除かれた。加えて、何回かのポンピング／パージサイクルは、不活性ガスを使用して実行された。２０４で、酸素含有ガスを含むプロセスガスは、処理チャンバ内に流される。酸素含有ガスの分圧は、約５０Ｔｏｒｒ未満であり得る。別の形態として、酸素含有ガスの分圧は、約４０Ｔｏｒｒ未満であり得る。基板温度は、約５００℃と、約１０００℃との間、例えば約７００℃であり得る。処理チャンバ圧力は、大気圧より低くあり得る。事実、処理チャンバ圧力は、約５０Ｔｏｒｒより低くあり得る。酸化物層の厚さ均一性は、基板にわたって約１Åより少ない変化とすることができる。２０６で、均一な厚さを有する酸化物層は、自己制限的酸化プロセスで基板上に形成される。酸化物層の厚さは、約１５Å未満であり得る。事実、それは、約１０Åより薄くあり得る。基板は、所望の酸化物層の形成を可能にする時間、処理され、そして２０８で、プロセスは、終了する。各々のプロセス段階２００、２０２，２０４、２０６，２０８は、単に１つのプロセスステップだけを包含することを目的とするものではない。上記のように、それとは反対で、各段階は、１つ以上の処理ステップまたは操作を包含することがあり得る。
図４Ａは、基板１００上を覆う誘電体層１０２Ｃの断面図を概略的に示す。初期の誘電体層１０２Ｃは、例えば、Ｓｉ基板１００上へ堆積されることが可能な、酸化物層（例えばＳｉＯ２）と、窒化物層（例えばＳｉＮ）と、酸窒化物層（例えばＳｉＯｘＮｙ）と、ｈｉｇｈ−ｋ層とのうちの少なくとも１つより形成されることができる。一般的に、誘電体層１０２Ｃは、厚さ数オングストロームである。
図４Ｂは、本発明の代わりの実施形態に係る自己制限的プロセスプロセスによって成長させられた酸化物層１０２Ｄの断面図を概略的に示す。図４Ａの初期の誘電体層１０２Ｃは、Ｓｉ界面で酸化物層１０２Ｄの成長を制御するように使用され、そこにおいて、酸化物層１０２Ｄの厚さは、誘電体層１０２Ｃを介してＳｉ基板１００の自己制限的酸化によって制御される。当業者によって理解されるように、初期の誘電体層１０２Ｃ自体は、自己制限的酸化プロセスによって形成されることができる。
図５Ａは、基板１００上を覆う酸化物層１０２Ｅの断面図を概略的に示す。初期の酸化物層１０２Ｅは、厚さＤ２Ｅを有し、例えば、一般的に厚さ数オングストロームで、室温および大気圧でさえ、さまざまなクリーンな基板（例えばＳｉ）の表面上に容易に形成する超極薄自然酸化物層より形成されることができる。別の形態として、超極薄酸化物層１０２Ｅは、化学的に堆積された酸化物層であり得る。初期の酸化物層１０２Ｅは、より厚い酸化物層を成長させるための開始する酸化物層を提供することができる。
図５Ｂは、本発明の代わりの実施形態に係る自己制限的プロセスによって成長させられる酸化物層１０２Ｆの断面図を概略的に示す。図５Ａの酸化物層１０２Ｅの厚さＤ２Ｅは、酸化物層１０２Ｆの厚さＤ２Ｆ未満である。さらに重要なことには、酸化物層１０２Ｆの自己制限的成長メカニズムのため、良好な厚さ均一性を有する酸化物層１０２Ｆを成長させるためには、初期の酸化物層１０２Ｅが良好な厚さ均一性を有することは、必要ではない。
図６は、本発明の代わりの実施形態に係る酸化物層を形成するフローチャートを示す。ステップ２１０で、プロセスは、スタートされる。ステップ２１２で、初期の誘電体層を含む基板は、処理チャンバ内に配置され、そしてチャンバは、排気される。ステップ２１４で、酸素含有ガスを含むプロセスガスは、処理チャンバ内に流される。ステップ２１６で、均一な厚さを有する酸化物層は、基板の自己制限的酸化で、初期の誘電体層と、基板との間に形成される。基板は、所望の酸化物層の形成を可能にする時間、処理され、そしてステップ２１８で、プロセスは、終了する。プロセスパラメータは、上記の通りであり得る。同様の結果は、観測された。
図７〜１１は、現在、とりわけ、シリコン基板１００上の薄い酸窒化物層の作成を議論するために、頼りとなる。基板１００上の薄い酸窒化物層を作成する１つの出発点は、図２Ａ中で示したクリーンな基板１００のような、最初はクリーンな基板１００である。クリーンな基板１００の作成は、上で議論されており、従って、ここでは繰り返さない。
図７は、本発明の実施形態に係る自己制限的プロセスによって成長させられた酸窒化物層の断面図を概略的に示す。酸窒化物層１０２Ｇは、基板１００の表面全体にわたって均一である十分に制御された厚さＤ２Ｇを有する。超極薄酸窒化物層は、自己制限的プロセスによってクリーンな基板１００上に成長させられることができ、そこにおいて、酸窒化物成長速度（そして、結果として生じる最終的な酸窒化物層厚さ）は、プロセス条件を、とりわけプロセスガス中および処理チャンバ内の窒素含有酸化ガスの分圧と、基板温度とを選択することによって慎重に制御される。
自己制限的プロセスにおいて、プロセスガスは、ＮＯと、Ｎ２Ｏと、ＮＨ３とのうちの少なくとも１つを含んでいる窒素含有酸化ガスを含むことができる。加えて、プロセスガスは、また、酸素含有ガス（例えば、Ｏ２と、Ｏ３と、Ｈ２Ｏと、Ｈ２Ｏ２とのうちの少なくとも１つ）を含むことができる。酸窒化物層の形成後、酸窒化物層は、例えば、Ｎ２ＯまたはＯ２を含むプロセスガスを使用してポストアニール（後加熱）されることができる。別の形態として、酸窒化物層は、Ｎ２と、ＮＯと、Ｎ２Ｏと、ＮＨ３とのうちの少なくとも１つを含むプロセスガスを使用してプラズマ窒化プロセスで後処理されることができる。当業者によって理解されるように、他の窒素含有ガスは、本発明の範囲内で、使用されることがあり得る。さらに、他のプロセスは、本発明の範囲内で、酸窒化物層を形成するように、層をアニールするように、または、望ましい方法で層に別の処理をするように使用されることがあり得る。
所望の厚さおよび厚さ均一性を有する酸窒化物層の自己制限的成長を可能にする適切なプロセス条件は、直接的な実験および／または実験計画法（ＤＯＥ）によって決定されることができる。例えば、他のパラメータの中で、調節可能なプロセスパラメータは、時間と、温度（例えば基板温度）と、処理圧力と、プロセスガスの組成とを含むことができる。
図８は、本発明の実施形態に係る酸窒化物層を形成するフローチャートを示す。８００で、プロセスは、スタートされる。８０２で、基板は、処理チャンバ内に配置され、そして、チャンバは、排気される。８０４で、窒素含有酸化ガス（例えばＮＯ、Ｎ２Ｏ、またはＮＨ３）およびオプションとして酸素含有ガス（例えばＯ２、Ｏ３、Ｈ２Ｏ、およびＨ２Ｏ２）を含むプロセスガスは、処理チャンバ内に導入される。８０６で、酸窒化物層は、自己制限的酸化プロセスで基板上に形成される。基板は、所望の酸窒化物層の形成を可能にする時間、処理され、そして、８０８で、プロセスは、終了する。当業者によって理解されるように、図８のフローチャートにおける各々のステップまたは段階は、１つ以上の分離したステップおよび／または操作を包含することがあり得る。したがって、８００と，８０２と、８０４と，８０６と、８０８との単に５つのステップだけの説明は、単に５つのステップまたは段階だけに限られていると理解されるべきでない。さらに、各々の代表的なステップまたは段階である８００と、８０２と，８０４と，８０６と，８０８とは、単一のプロセスだけに限られていると理解されるべきでない。
図９Ａは、基板１００上を覆う酸化物層１０２Ｈの断面図を概略的に示す。初期の酸化物層１０２Ｈは、厚さＤ２Ｈを有し、例えば、一般的に厚さ数オングストロームで、室温および大気圧でさえ、さまざまなクリーンな基板（例えばＳｉ）の表面上に容易に形成され得る超極薄自然酸化物層であり得る。別の形態として、初期の酸化物層１０２Ｈは、自己制限的酸化プロセスによって形成される化学的に堆積された酸化物層であり得る。初期の酸化物層１０２Ｈは、良好な厚み制御および厚さ均一性を有するより厚い酸窒化物層を成長させるための開始する成長層を提供することができる。
図９Ｂは、本発明の代わりの実施形態に係る自己制限的プロセスによって成長させられる酸窒化物層の断面図を概略的に示す。図９Ａの酸化物層１０２Ｈの厚さＤ２Ｈは、酸窒化物層１０２Ｉの厚さＤ２Ｉより薄い。重要なことには、酸窒化物層１０２Ｉの自己制限的成長メカニズムのため、良好な厚さ均一性を有する酸窒化物層１０２Ｉを成長させるために、初期の酸化物層１０２Ｈが良好な厚さ均一性を有することは、必要でない。
図１０Ａは、基板１００上を覆う誘電体層１０２Ｊの断面図を概略的に示す。初期の誘電体層１０２Ｊは、例えば、厚さ数オングストローム（Ｄ２Ｊ）の、酸窒化物層または窒化物層であり得る。図１０Ｂは、本発明の他の実施形態に係る自己制限的プロセスによって成長させられた酸窒化物層１０２Ｋの断面図を概略的に示す。図１０Ａの初期の酸窒化物または窒化物層１０２Ｊは、Ｓｉ界面で酸窒化物層１０２Ｋの成長を制御するように使用され、そこにおいて、酸窒化物層１０２Ｋの厚さＤ２Ｋは、誘電体層１０２Ｊを介して基板１００の自己制限的反応によって制御される。結果として生じる酸窒化物層１０２Ｋは、基板１００と誘電体層１０２Ｊとの酸化種の反応から、酸化された材料を含む。初期の誘電体層１０２Ｊは、それ自体、自己制限的酸化プロセスで形成されることができる。
図１１は、本発明の代わりの実施形態に係る酸窒化物層を形成するフローチャートを示す。１１１０で、プロセスは、スタートされる。１１１２で、初期の誘電体層を含む基板は、処理チャンバ内に配置され、そして、チャンバは、排気される。初期の誘電体層は、酸化物層と、酸窒化物層と、窒化物層とのうちの少なくとも１つより形成されていることができる。窒化物層は、例えば、ＳｉＮｘ材料の堆積またはＳｉ層の窒化を使用して形成されるＳｉＮｘ層より形成されることができる。１１１４で、窒素含有酸化ガスと、オプションとして酸素含有ガスとを含むプロセスガスは、処理チャンバ内に導入される。１１１６で、酸窒化物層は、基板の自己制限的酸化で形成される。基板は、所望の酸窒化物層の形成を可能にする時間、処理され、そして１１１８で、プロセスは、終了する。
図１２Ａは、本発明の他の実施形態に係る自己制限的プロセスによって成長させられた酸化物層に対する、酸化物厚さ対酸化時間を示す。図５Ａに示される基板１００上を覆う酸化物層１０２Ｅに類似して、図１２Ａの開始の２００ｍｍＳｉ基板（ウェーハ）は、厚さ約１０Åの化学的酸化物層を含んでいた。化学的酸化物層を含んでいるＳｉ基板の自己制限的酸化は、低圧条件下で、３〜８０分間、実行された。酸化プロセスは、約３：１のＮ２：Ｏ２ガス混合を含むプロセスガスと、約８Ｔｏｒｒの処理チャンバ圧力と、約７００℃の基板温度とを利用した。典型的なガスフローは、１００枚のウェーハのバッチサイズに対するバッチ型処理チャンバ内に約３ｓｌｍのＮ２と、約１ｓｌｍのＯ２とであった。
図１２Ａの酸化カーブは、エリプソメトリおよび１．４６の屈折率を使用して基板上の９ポイント（下側のカーブ）および４９ポイント（上側のカーブ）で測定された平均酸化物厚さを示す。酸化物成長がこれらのプロセス条件に対して約１５Åの酸化物厚さで飽和することは、図１２Ａから明白である。各測定された酸化時間（３、１０、４５、８０分）での、酸化物層厚さは、全４９測定ポイントに対して約１Å未満での変化であった。
図１２Ｂは、本発明の他の実施形態に係る自己制限的プロセスによって成長させられた酸化物層に対する酸化物均一性対酸化時間を示す。９ポイントおよび４９ポイント測定に対する酸化物厚さ均一性は、％３−シグマの値として示され、全体にわたる傾向は、酸化物層がより厚くなるにつれて、Ｓｉ基板全体にわたって改善された酸化物厚さ均一性を示す。図１２Ａおよび図１２Ｂの中で示された超極薄酸化物層（〜１５Å）に対して得られた電気測定値は、ゲート電極微細構造物（図１Ｂを参照）のｈｉｇｈ−ｋ層の下の界面層として使用されるときに、良好な電気的性質を示した。
ドライ酸化プロセスの基本的なメカニズムは、既存の酸化物層を介した酸化種の拡散、そして酸化物／基板界面での基板と酸化種の反応である。自己制限的酸化プロセスにおいて、酸化物層の厚さが増加するにつれて、酸化速度は、減少する。これは、酸化物／基板界面への既存の酸化物層を介した酸化種の束縛拡散による可能性がある。自己制限的酸化の特性を達成するために、酸化雰囲気は、基板上に酸化バリアを形成する。
数学的用語において、フィック（Ｆｉｃｋ’ｓ）の法則（Ｊ＝−ＤｘｄＣ／ｄｘ）は、物質定数拡散係数（Ｄ）を有し、層厚さ（ｄｘ）の変化に対する濃度（ＤＣ）の変化の比率による、層を介したマスフラックス（Ｊ）の依存性を記載する。酸化雰囲気の分圧は、順番に、酸化ポテンシャル（自己制限された酸化）の限界である固定されたマスフラックスを与えられた層の最終的な厚さ決定する濃度勾配コンポーネントを制御するように使用される。自己制限的酸化の特性を達成するために、酸化雰囲気が基板上に酸化バリアを形成することは、重要である。図１２Ａにおいて、８０分の自己制限されたプロセスの最後の３０分間、単に約０．５Åだけの追加の酸化物成長が、観測され、自己制限的プロセスが、より均一な酸化物層の厚さをもたらす。
図１２Ａおよび図１２Ｂに示される自己制限的酸化プロセスにおいて、相対的に薄い酸化物層を含む基板領域において、酸化物層が、その酸化物層がより薄い領域では、より急速に成長することが観測される。これは、初期の酸化物層が均一であるかどうかに関係なく、酸化物層の厚さが全体の基板を通じてより均一である酸化物層の形成をもたらす。図１２Ａおよび図１２Ｂにおいて観測される遅い酸化物成長速度は、長い酸化／アニール時間を許容し、そして、飽和し、完全に酸化し、安定な酸化物層が形成されたとき、バルクおよび界面トラップを取り除くことによって、結果として生じる酸化物層の電気的な品質を改善すると思われている。
自己制限的酸化プロセスにおいて、酸化物成長速度（そして、結果として生じる最終的な酸化物層厚さ）は、プロセスガス内の、および処理チャンバ内の酸素分圧を減少させること／増やすことによって、低下されること／増加されることがあり得る。加えて、酸化物成長速度は、基板温度を低下させること／高くさせることによって、低下されること／増加されることがあり得る。
酸窒化物層を形成する自己制限的酸化プロセスにおいて、酸窒化物成長速度（そして、結果として生じる最終的な酸窒化物層厚さ）は、処理チャンバ内の窒素含有酸化ガスの分圧を減少させること／増やすことによって、低下されること／増加されることがあり得る。窒素含有酸化ガスの低分圧は、薄い酸窒化物層の制御された成長を可能とする。窒素含有酸化ガスの分圧は、例えば、約１０Ｔｏｒｒ未満であり得る。代わりの実施形態では、窒素含有酸化ガスの分圧は、約５Ｔｏｒｒ未満であり得る。加えて、酸窒化物層の成長速度は、基板温度を低下させること／高くさせることによって、低下されること／増加されることがあり得る。処理チャンバの圧力は、大気圧未満であり得る。別の形態として、処理チャンバ圧力は、約５０Ｔｏｒｒ未満であり得る。
図１２Ａおよび図１２Ｂに示される酸化データは、厚さ数オングストロームの酸化物層を含んでいる基板から、優れた均一性を有する厚さ約１５Åの酸化物層を再現的に成長することが可能であることを示す。初期の酸化物厚さが所望の最終的な酸化物または酸窒化物厚さよりも薄い場合に限り、初期の酸化物層（例えば化学的であるか自然酸化物）を含む基板で開始する能力は、クリーンな基板上に新しい酸化物層または酸窒化物層を成長する前にされる初期の酸化物層を剥離する必要性を取り去ることができる。
半導体トランジスタ技術は、現在、従来のゲート誘電体アプリケーション（図１Ａ）に対しては厚さ約１０−１５Å未満の、またはｈｉｇｈ−ｋ材料（図１Ｂ）を有する誘電体界面層としての使用に対しては約５〜７Å程度の薄さの酸化物層および酸窒化物層を必要とする。初期の酸化物層より薄い（＜１０Å）超極薄酸化物層の形成は、より薄い酸化物層を成長させる前に、初期の酸化物層の少なくとも一部の除去を必要とすることができる。
図１２Ａおよび図１２Ｂに記載されている上述のプロセス例において、プロセスガスは、Ｏ２ガスおよびＮ２不活性ガスを含んでいた。別の形態として、不活性ガスは、Ａｒと、Ｈｅと、Ｎｅと、Ｋｒと、Ｘｅとのうちの少なくとも１つを含むことができる。不活性ガスのプロセス化学への追加は、例えば、プロセスガスを希釈するように、または（単一の、もしくは複数の）プロセスガス分圧を調整するようになされる。酸化プロセスのパラメータースペースは、例えば、約５０Ｔｏｒｒ未満のチャンバ圧力と、約２０００ｓｃｃｍ未満のプロセスガス流量と、約１０００ｓｃｃｍ未満の不活性ガス流量と、約５００℃から約１０００℃までの基板温度とを利用することができる。基板温度は、酸化プロセスの間、保持された一定値であり得て、あるいは、基板温度は、プロセスの間、傾斜をつけられることができる。
酸窒化物層を形成する自己制限的酸化プロセスにおいて、酸窒化物成長速度（そして、結果として生じる最終的な酸窒化物層厚さ）は、処理チャンバ内の窒素含有酸化ガスの分圧を減少させること／増やすことによって、低下されること／増加されることがあり得る。窒素含有酸化ガスの低分圧は、薄い酸窒化物層の制御された成長を可能とする。窒素含有酸化ガスの分圧は、例えば、約１０Ｔｏｒｒ未満であり得る。代わりの実施形態では、窒素含有酸化ガスの分圧は、約５Ｔｏｒｒ未満であり得る。加えて、酸窒化物層の成長速度は、基板温度を低下させること／増やすことによって、低下されること／増加されることがあり得る。処理チャンバの圧力は、大気圧未満であり得る。別の形態として、処理チャンバ圧力は、約５０Ｔｏｒｒ未満であり得る。
図１２Ａおよび図１２Ｂに記載されている上述したプロセス例において、プロセスガスは、Ｏ２ガスおよびＮ２不活性ガスを含んでいた。酸窒化物層を成長させるような自己制限的プロセスにおいて、プロセスガス中の窒素含有酸化ガスは、例えば、ＮＯと、Ｎ２Ｏと、ＮＨ３とのうちの少なくとも１つを含むことができる。加えて、プロセスガスは、酸素含有ガス（例えばＯ２と、Ｏ３と、Ｈ２Ｏと、Ｈ２Ｏ２とのうちの少なくとも１つ）を更に含むことができる。さらにまた、プロセスガスは、不活性ガスを含むことができる。不活性ガスは、Ａｒと、Ｈｅと、Ｎｅと、Ｋｒと、Ｘｅと、Ｎ２とのうちの少なくとも１つを含むことができる。不活性ガスのプロセス化学への追加は、例えば、プロセスガスを希釈するように、または（単一の、もしくは複数の）プロセスガス分圧を調整するようになされる。
酸窒化物層を形成する酸化プロセスのパラメータースペースは、例えば、約２０００ｓｃｃｍ未満のプロセスガス流量と、約１０００ｓｃｃｍ未満の不活性ガス流量と、約５００℃から約１０００℃までの基板温度とを利用することができる。例えば、基板温度は、約７００℃であり得る。窒素含有酸化ガスの分圧は、例えば、約１０Ｔｏｒｒ未満であり得る。代わりの実施形態では、窒素含有酸化ガスの分圧は、約５Ｔｏｒｒ未満であり得る。基板温度は、酸化プロセスの間、保持された一定値であり得て、あるいは、基板温度は、プロセスの間、傾斜をつけられることができる。チャンバ圧力は、大気圧より下であり得る。別の形態として、チャンバ圧力は、５０Ｔｏｒｒ未満であり得る。
超極薄酸化物層および酸窒化物層を形成する処理システムは、同時に多数の基板（ウェーハ）を処理することが可能なバッチ型処理チャンバを備えることができる。別の形態として、処理システムは、単一ウエハ処理チャンバを備えることができる。処理チャンバは、どのような直径基板であっても、例えば約１９５ｍｍより大きい直径を有する基板、２００ｍｍ基板、３００ｍｍ基板、またはより大きい基板でさえ処理できる。バッチ型処理チャンバは、自己制限的プロセスに対し長い処理時間を許容できるという、単一ウエハ処理チャンバを超える利点を提供することができる。
図１３は、酸化物層および酸窒化物層を形成する処理システムの簡略化されたブロック図を示す。バッチ型処理システム３００は、処理チャンバ３０２と、ガス注入システム３０４と、排気システム３０６と、プロセスモニタシステム３０８と、コントローラ３１０とを備えている。ガス注入システム３０４は、パージすることと、クリーニングすることと、１枚以上の基板３１４を処理することとのために、プロセスガスを導入するように使用される。複数の基板３１４は、処理チャンバ３０２内へロードされることができ、そして基板ホルダ３１２を使用して処理されることができる。バッチ型処理システム内で実行される自己制限的酸化プロセスは、基板ホルダ３１２を使用して多数のタイトに積み重ねられた被処理基板を許容することができ、このことにより高いウェーハスループットをもたらすことができる。
自己制限的プロセスを実行するときに、ウェーハ酸化が発生する温度以下で処理チャンバ３０２内に被処理ウェーハをロードすることは有利であり得る。本発明に係る典型的なプロセスは、約３００℃の温度であって、約１％の酸素を含んだ周囲雰囲気を備えたバッチ型処理チャンバ内に被処理ウェーハをロードすることを含んだ。これらのプロセス条件は、基板３１４から有機コンタミネーションを取り除くことに効果的であった。加えて、いくつかのポンプ／パージサイクルは、不活性ガスを使用して実行された。
次に、処理チャンバ温度および処理チャンバ圧力は、非平衡性条件下で基板酸化を回避するために、不活性雰囲気の所望の値に調整された。プロセス温度が到達されたときに、基板３１４は、所望の酸化物または酸窒化物層の形成をもたらす時間、プロセスガスにさらされた。酸化プロセス終了後、処理チャンバ３０２は、排気され、そして不活性ガスでパージされ、そして基板は、処理チャンバ３０２から取り出された。
処理システム３００の入力と通信し、アクティブにし、また処理システム３００からの出力をモニターするのに十分な制御電圧を生成することが可能なコントローラ３１０によって、プロセスは、制御されることができる。さらに、コントローラ３１０は、処理チャンバ３０２と、ガス注入システム３０４と、プロセスモニタシステム３０８と、真空排気システム３０６とに組み合わせられることができ、およびそれらと情報を交換することができる。例えば、コントローラ３１０のメモリに保存されたプログラムは、保存されたプロセスレシピ通りに処理システム３００の前述のコンポーネントを制御するように利用されることができる。コントローラ３１０の１つの実施例は、テキサス州ダラスのデル社から入手可能であるＤＥＬＬ ＰＲＥＣＩＳＩＯＮ ＷＯＲＫＳＴＡＴＩＯＮ ６１０（登録商標）である。
リアルタイムプロセスモニタリングは、プロセスの間、プロセスモニタシステム３０８を使用することにより、実施されることができる。例えば、質量スペクトロスコピー（ｍａｓｓ ｓｐｅｃｔｒｏｓｃｏｐｙ：ＭＳ）は、プロセス環境のガスの化学種の質的および定量的解析を提供することができる。ＭＳを使用してモニタされ得るプロセスパラメータは、ガスフローと、ガス圧と、ガス種の比率と、ガス純度とを含む。これらのパラメータは、先のプロセス結果と、酸化物層または酸窒化物層のさまざまな物理的性質とに関連していることができる。
本発明のさまざまな修正および変更が本発明の実施において使用され得ることは、理解されるべきである。従って、添付の請求の範囲内であって、本発明がここに特に記載されているより他のやり方で実施されることがあり得ることを理解されるものである。
ゲート電極微細構造物の断面図を概略的に示す図である。 代わりのゲート電極微細構造物の断面図を概略的に示す図である。 クリーンな基板の断面図を概略的に示す図である。 本発明の実施形態に係る自己制限的プロセスによって成長させられた酸化物層の断面図を概略的に示す図である。 本発明の実施形態に係る酸化物層を形成するフローチャートを示す図である。 基板上を覆う誘電体層の断面図を概略的に示す図である。 本発明の他の実施形態に係る自己制限的プロセスによって成長させられた酸化物層の断面図を概略的に示す図である。 基板上を覆う酸化物層の断面図を概略的に示す図である。 本発明の他の実施形態に係る自己制限的プロセスによって成長させられた酸化物層の断面図を概略的に示す図である。 本発明の他の実施形態に係る酸化物層を形成するフローチャートを示す図である。 本発明の実施形態に係る自己制限的プロセスによって成長させられた酸窒化物層の断面図を概略的に示す図である。 本発明の実施形態に係る酸窒化物層を形成するフローチャートを示す図である。 基板上を覆う酸化物層の断面図を概略的に示す図である。 本発明の代わりの実施形態に係る自己制限的プロセスによって成長させられた酸窒化物層の断面図を概略的に示す図である。 基板上を覆う誘電体層の断面図を概略的に示す図である。 本発明の代わりの実施形態に係る自己制限的プロセスによって成長させられた酸窒化物層の断面図を概略的に示す図である。 本発明の代わりの実施形態に係る酸窒化物層を形成するフローチャートを示す図である。 本発明の他の実施形態に係る自己制限的プロセスによって成長させられた酸化物層に対する、酸化物の厚さ対酸化時間を示す図である。 本発明の他の実施形態に係る自己制限的プロセスによって成長させられた酸化物層に対する、酸化物均一性対酸化時間を示す図である。 酸化物層および酸窒化物層を形成する処理システムの簡略化されたブロック図を示す図である。

Claims (23)

  1. 半導体微細構造物を形成する方法であって、
    バッチ型処理システムの処理チャンバ内に複数の基板を配置することと、
    この処理チャンバ内に窒素含有酸化ガスを含むプロセスガスを流すことと、
    酸窒化物層を前記複数の基板上に、前記酸窒化物層が自己制限的な厚さに達するまで実行される自己制限的な熱酸化プロセスで形成することと、
    前記酸窒化物層上にｈｉｇｈ−ｋ層を堆積させることとから基本的に成り、
    前記処理チャンバ内の前記窒素含有酸化ガスの分圧が、１０Ｔｏｒｒ未満である方法。
  2. 前記酸窒化物層の厚さは、１５Å未満である請求項１に記載の方法。
  3. 前記酸窒化物層の厚さは、１０Å未満である請求項１に記載の方法。
  4. 前記酸窒化物層の厚さ均一性は、前記基板にわたって１Åより少なく変化する請求項１に記載の方法。
  5. 前記基板の直径は、１９５ｍｍより大きくあり得る請求項１に記載の方法。
  6. 前記処理チャンバ内の窒素含有酸化ガスの分圧は、５Ｔｏｒｒ未満である請求項１に記載の方法。
  7. 前記窒素含有酸化ガスは、ＮＯと、Ｎ２Ｏと、ＮＨ３とのうちの少なくとも１つのを含んでいる請求項１に記載の方法。
  8. 前記プロセスガスは、酸素含有ガスを更に含んでいる請求項１に記載の方法。
  9. 前記酸素含有ガスは、Ｏ２と、Ｏ３と、Ｈ２Ｏと、Ｈ２Ｏ２とのうちの少なくとも１つを含んでいる請求項８に記載の方法。
  10. 前記プロセスガスは、不活性ガスを更に含んでいる請求項１に記載の方法。
  11. 前記不活性ガスは、Ａｒと、Ｈｅと、Ｎｅと、Ｋｒと、Ｘｅと、Ｎ２とのうちの少なくとも１つを含んでいる請求項１０に記載の方法。
  12. 前記基板の温度は、５００℃と、１０００℃との間である請求項１に記載の方法。
  13. 前記基板の温度は、７００℃である請求項１に記載の方法。
  14. 前記基板は、Ｓｉより形成され、前記酸窒化物層は、ＳｉＯｘＮｙより形成されている請求項１に記載の方法。
  15. 前記酸窒化物層をプラズマ窒化プロセスにさらすことを更に具備する請求項１に記載の方法。
  16. 前記プラズマ窒化プロセスは、Ｎ２と、ＮＯと、Ｎ２Ｏと、ＮＨ３とのうちの少なくとも１つを含むプロセスガスを利用する請求項１５に記載の方法。
  17. Ｎ２ＯおよびＯ２の少なくとも１つを含むプロセスガスを使用して酸窒化物層をポストアニールすることを更に具備する請求項１に記載の方法。
  18. 前記配置することは、初期の誘電体層を含んでいる基板を配置することを備えている請求項１に記載の方法。
  19. 前記初期の誘電体層は、自己制限的酸化プロセスで形成されている請求項１８に記載の方法。
  20. 前記初期の誘電体層は、酸化物層と、酸窒化物層と、窒化物層とのうちの少なくとも１つより形成されている請求項１８に記載の方法。
  21. 前記酸化物層はＳｉＯ２より形成され、前記酸窒化物層は、ＳｉＯｘＮｙより形成され、前記窒化物層は、ＳｉＮｘより形成されている請求項２０に記載の方法。
  22. 前記処理チャンバ内の圧力は、大気圧より低い請求項１に記載の方法。
  23. 前記処理チャンバ内の圧力は、５０Ｔｏｒｒ未満である請求項２２に記載の方法。
JP2006522087A 2003-07-31 2004-07-30 半導体微細構造物を形成する方法 Expired - Fee Related JP4933256B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10/630,969 US7235440B2 (en) 2003-07-31 2003-07-31 Formation of ultra-thin oxide layers by self-limiting interfacial oxidation
US10/630,969 2003-07-31
US10/630,970 2003-07-31
US10/630,970 US7202186B2 (en) 2003-07-31 2003-07-31 Method of forming uniform ultra-thin oxynitride layers
PCT/US2004/024595 WO2005013348A2 (en) 2003-07-31 2004-07-30 Formation of ultra-thin oxide and oxynitride layers by self-limiting interfacial oxidation

Publications (2)

Publication Number Publication Date
JP2007500946A JP2007500946A (ja) 2007-01-18
JP4933256B2 true JP4933256B2 (ja) 2012-05-16

Family

ID=34119218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006522087A Expired - Fee Related JP4933256B2 (ja) 2003-07-31 2004-07-30 半導体微細構造物を形成する方法

Country Status (2)

Country Link
JP (1) JP4933256B2 (ja)
WO (1) WO2005013348A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060151846A1 (en) * 2005-01-13 2006-07-13 International Business Machines Corporation Method of forming HfSiN metal for n-FET applications
US7402472B2 (en) * 2005-02-25 2008-07-22 Freescale Semiconductor, Inc. Method of making a nitrided gate dielectric
US7534731B2 (en) * 2007-03-30 2009-05-19 Tokyo Electron Limited Method for growing a thin oxynitride film on a substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176867A (ja) * 1999-12-17 2001-06-29 Natl Inst Of Advanced Industrial Science & Technology Meti シリコン酸化膜の形成方法
JP2003069011A (ja) * 2001-08-27 2003-03-07 Hitachi Ltd 半導体装置とその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3121122B2 (ja) * 1992-06-26 2000-12-25 東京エレクトロン株式会社 熱処理方法
JPH11307526A (ja) * 1998-04-24 1999-11-05 Nec Corp 酸化膜の作製方法
US20020102859A1 (en) * 2001-01-31 2002-08-01 Yoo Woo Sik Method for ultra thin film formation
US6495436B2 (en) * 2001-02-09 2002-12-17 Micron Technology, Inc. Formation of metal oxide gate dielectric

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176867A (ja) * 1999-12-17 2001-06-29 Natl Inst Of Advanced Industrial Science & Technology Meti シリコン酸化膜の形成方法
JP2003069011A (ja) * 2001-08-27 2003-03-07 Hitachi Ltd 半導体装置とその製造方法

Also Published As

Publication number Publication date
WO2005013348A3 (en) 2005-09-22
WO2005013348A2 (en) 2005-02-10
JP2007500946A (ja) 2007-01-18

Similar Documents

Publication Publication Date Title
TWI464802B (zh) 藉由化學氣相沉積之低溫介電膜形成
US6806145B2 (en) Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
JP4895803B2 (ja) 誘電体膜及びゲートスタックの形成方法並びに誘電体膜の処理方法
JP4949837B2 (ja) 微細構造物を形成する方法
JP4681886B2 (ja) 半導体装置
US20150132938A1 (en) Methods and Systems for Forming Reliable Gate Stack on Semiconductors
JP2010505281A (ja) 欠陥パシベーションのための高ｋゲート積層構造に対するフッ素プラズマ処理
KR101078498B1 (ko) 절연체 박막의 제조 방법
US20150140838A1 (en) Two Step Deposition of High-k Gate Dielectric Materials
TW201017767A (en) Post oxidation annealing of low temperature thermal or plasma based oxidation
JP4372021B2 (ja) 半導体装置の製造方法
JP4584356B2 (ja) 基板処理方法、基板処理装置、ｍｏｓ−ｆｅｔの製造方法、不揮発メモリの製造方法、およびコンピュータ読み取り可能な記録媒体
US7235440B2 (en) Formation of ultra-thin oxide layers by self-limiting interfacial oxidation
JP4933256B2 (ja) 半導体微細構造物を形成する方法
US7202186B2 (en) Method of forming uniform ultra-thin oxynitride layers
US6649537B1 (en) Intermittent pulsed oxidation process
WO2022187299A1 (en) Treatments to improve device performance
JP5039396B2 (ja) 半導体装置の製造方法
US20210193468A1 (en) Treatments To Improve Device Performance
JP2005079563A (ja) 電子デバイスの製造方法
TWI232893B (en) Method for forming metal oxide layer by nitric acid oxidation
KR20220061894A (ko) 재료 구조들을 강화하기 위한 처리들
JP2006093240A (ja) 成膜方法
KR20040086495A (ko) 반도체 장치의 제조 방법 및 반도체 장치 및 반도체 제조장치
EP1425785A2 (en) Method of fabricating a gate stack at low temperature

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees