JP4895803B2 - 誘電体膜及びゲートスタックの形成方法並びに誘電体膜の処理方法 - Google Patents

誘電体膜及びゲートスタックの形成方法並びに誘電体膜の処理方法 Download PDF

Info

Publication number
JP4895803B2
JP4895803B2 JP2006503373A JP2006503373A JP4895803B2 JP 4895803 B2 JP4895803 B2 JP 4895803B2 JP 2006503373 A JP2006503373 A JP 2006503373A JP 2006503373 A JP2006503373 A JP 2006503373A JP 4895803 B2 JP4895803 B2 JP 4895803B2
Authority
JP
Japan
Prior art keywords
dielectric film
nitrogen
forming
film
annealing process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006503373A
Other languages
English (en)
Other versions
JP2006518551A (ja
Inventor
プラヴィン ケー． ナルワンカー，
ガリー マイナー，
アラウド レパート，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2006518551A publication Critical patent/JP2006518551A/ja
Application granted granted Critical
Publication of JP4895803B2 publication Critical patent/JP4895803B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

関連出願
[0001]本出願は、２００３年２月４日出願の米国仮特許第６０/４４５,２８１号に関し、その利益を主張し、その開示内容は本明細書に全体で援用されている。
背景
１）．分野
[0002]本発明は、一般的には、半導体製造の分野に関する。更に詳細には、本発明は、オキシ窒化ケイ素（ＳｉＯＮ又はＳｉＯxＮy）ゲート誘電体を形成するとともに急速加熱プロセス（ＲＴＰ）を用いてゲートスタックにそれを集積化する方法に関する。
２）．関連技術の説明
[0003]集積回路は、トランジスタ、キャパシタ、抵抗のような、文字通り何百万といった能動デバイスや受動デバイスから作られる。トランジスタ１００は、一般的には、ソース１０２、ドレイン１０４、ゲートスタック１０６を含んでいる。ゲートスタック（図１）は、誘電体１１０（典型的には、二酸化シリコン（ＳｉＯ2）で製造）を成長させた最上部上の基板１０８（例えば、典型的にはシリコンで製造）からなり、これは電極１１２（多結晶シリコンのような導電材料で製造）で覆われている。
[0004]更にコンピュータ電力を供給するために、デバイスの形を縮小させることによってトランジスタの大きさを小さくする傾向がある。ムーアの法則によるスケーリングには、トランジスタの速度を増加させるために、ゲート駆動電流が増加しなければならないことが必要である。ゲートキャパシタンス（Ｃox）を増加させることによって、式（１）で示されるゲート駆動電流を増加させることができ、（式（２）で示されるように）誘電体の厚さ（ｄ）を減少させるか又は既存のＳｉＯ2誘電体（ｋ＝３.９）より誘電率（ｋ）が高い誘電体を用いることによって増加させることができる。
Figure 0004895803
（式中、Ｉpは駆動電流；μはキャリア移動度、Ｌｇはゲート長、Ｃoxはゲートキャパシタンス、Ｖppは開放電圧；ＶTHは閾値電圧；ｋは誘電率、ｄは誘電体の厚さ、Ａはデバイス面積である。）
[0006]複雑な集積化や材料の取扱いの問題を避けるために、デバイス製造業者は誘電体の厚さをできる限り減少させることによってデバイスパラメータを縮小したい。しかしながら、２０オングストローム未満にＳｉＯ2の厚さを減少させることにより、トンネル電流の増加のためにゲート信頼性が悪くなり、基板へのホウ素の浸透が増加し、非常に薄い酸化物のプロセス制御が悪くなる。理論では、更に高いｋゲート誘電体を用いるという代案は非常に魅力的に思われるが、下に横たわっているＳｉ基板やポリシリコンゲート電極との物質適合性はＳｉＯ2を供給するものと適合させることができない。更に、ＳｉＯ2を用いると、ゲート誘電体として希土類酸化物を導入する場合に扱われるに違いない汚染問題を処理する多くの物質が取り除かれる。
[0007]０.１μｍテクノロジーノード以降までＳｉＯ2を拡張させる際に直面する難題は、（１）Ｐ＋ホウ素（Ｂ）がゲートオキサイドへのゲート電極や下に横たわるＳｉ基板をドープしたＰＭＯＳデバイスのようなトランジスタにおけるホウ素浸透を含んでいる。また、（２）ゲートオキサイドの厚さの減少に伴うゲートリーケージ電流の増加を含んでいる。
[0008]オキシ窒化ケイ素（ＳｉＯxＮy或いはＳｉＯＮ）を形成するＳｉＯ2層の窒化物形成は、ＳｉＯ2誘電体を０.１μｍデバイス世代に小さくする有望な候補として発展してきた。誘電体膜に窒素を注入すると、ホウ素が遮断されるとともにゲート誘電体の誘電率が増加する。誘電率の増加は、より厚い誘電体が純粋なＳｉＯ2に対して用いることができることを意味し、それ故、ゲートリーケージ電流が減少する。超薄（例えば、１２オングストローム）ゲート誘電体として上記難題を克服するのに効果的である窒素（Ｎ）ドーピングの場合、ゲート誘電体の上面で窒素濃度プロファイルのピークを有する誘電体膜中の高い（≧５％）全窒素濃度を有することが不可欠である。
[0009]伝統的に、熱プロセスは1回に複数のウエハ（５-１００枚）を処理する炉で行われてきた。炉は大容積であり、この莫大な容積を排気することは困難である。このことは、たいていの熱プロセスの成長速度がプロセス圧力の低下とともに減速するという事実によって、大気圧（７６０Ｔｏｒｒ）又はわずかに大気圧（＞５００Ｔｏｒｒ）未満で通常行われている熱プロセスがもたらされたことと結びついた。
[0010]熱的に成長したオキシ窒化ケイ素は、０.２μｍから０.１３μｍへのデバイス世代の数年間ゲート絶縁層として用いられてきた。デバイス技術が０.２μｍから０.１μｍに進歩するにつれて、ゲートオキサイドは＞２５オングストロームから＜１２オングストロームに薄くされてきた。従って、ホウ素を遮断するとともにゲートリーケージ電流を減少させるために、膜中の窒素量は＜３％から５-１０％に増加されなければならない。一酸化窒素（ＮＯ）や亜酸化窒素（Ｎ2Ｏ）がオキシ窒化物ゲート誘電体を成長させる場合、オキシ窒化物が成長するにつれて、Ｎが誘電体膜に同時に取込まれる。それ故、窒素が膜に均等に分配される。既存のＳｉＯ2層を高温でアニールすることによりオキシ窒化ケイ素を形成するためにＮＯ又はＮ2Ｏが用いられる場合には、窒素がＳｉ‐基板/酸化物インタフェースでＳｉＯＮを成長させることによって取込まれた。従って、窒素がインタフェースに取込まれる。後者の場合（＜２％）における窒素量は、前者の場合（４−５％）より少ない。
[0011]Ｎ2Ｏで直接成長したオキシ窒化ケイ素、又はＮ2Ｏを含むＳｉＯ2膜をアニールすることによって形成されたオキシ窒化ケイ素は、更に高度な（０.２μｍ）技術世代デバイスの最良の候補であった。膜中＜２％の窒素が＞２５オングストローム厚ゲート誘電体によるデバイス性能を高めるために十分であった。０.１３μｍにデバイス技術が発展してきたので、ドープされていないＳｉＯ2と比べてリーケージ電流を減少させ且つホウ素が更に薄い誘電体を通って基板に拡散するのを防止するために、膜中の窒素はＮＯ直接成長又はＮＯアニールを用いることによって＜２％から４‐５％に増加しなければならなかった。これらのどちらか１つの技術により取込まれた窒素量は不十分であり、窒素濃度プロファイルは、ＳｉＯＮを前に説明した０.１μｍデバイス世代に拡張するのに不適当である。プロセス圧力を低くすると、膜への窒素取込みの速度が低下するだけであり、従って、窒化物形成プロセスが高圧で実施され続けた。
[0012]最近では、プラズマ窒化物形成がゲートオキサイドを窒化するために（窒素を取込むために）用いられてきた。この技術によって、ポリゲート/酸化物インタフェースに高窒素濃度が生じ、酸化物誘電体へのホウ素浸透が防止される。同時に、酸化物誘電体のバルクは、プラズマ窒化物形成プロセス中に会合されていない窒素で軽くドープされ、開始酸化物上の電気的な酸化物の厚さ（ＥＯＴ）が減少する。プラズマ窒化物形成プロセスは、特に金属汚染やデバイスに対してプラズマ損傷を引き起こし得るプラズマハードウェアを必要とし、フロントエンド処理に最適化された従来の熱処理ハードウェアに比べて維持することが難しい。プラズマ窒化物形成が現在直面している難題は、デバイスパラメータである電気的な酸化物の厚さ（ＥＯＴ）の＜１１オングストロームまでの縮小、移動度の低下、高性能適用の超薄膜誘電体（開始酸化物＜１０オングストローム）による駆動電流（Ｉｄｓａｔ）の減少である。
[0013]最近に採用された他の選択肢は、熱アンモニア（ＮＨ3）アニールであり、５％を超える窒素を取込むことが証明され、あるプロセス条件下でインタフェースより誘電体の表面で窒素濃度が高くなり得る。しかしながら、この化学は、種々の理由でＮＯ又はＮ2Ｏ化学反応ほど一般的でなかった。Ｏ2又は水蒸気（Ｈ2Ｏ）の不純物はｐｐｍレベルでさえ膜中の窒素取込みを妨げることがあり、一貫性のない結果も与えることがあるので、ＮＨ3化学は熱窒化物形成のための炉を用いた場合に生産価値があった。ウエハ装填中の炉処理の場合、大量の空気と水蒸気が炉に入り、かなりの量の時間が除去に取られ、炉のエッジから中心にウエハの膜に一貫しない窒素取込みが生じる。ＮＯやＮ2Ｏ化学と異なり、ＮＨ3アニールによって、ホットエレクトロンが生じる誘電体内への水素取込みが生じ、デバイスの信頼性の問題が生じる。オキシ窒化ケイ素膜中の水素が、不活性（Ｎ2又はＡｒ）又はＯ2周囲において短時間高温でポスト窒化形成アニールすることによって排除し得ることが示された。
[0014]急速加熱処理（ＲＴＰ）の出現とクラスタタイプツールにおける他の処理チャンバによる集積化とともに、膜がＯ2又はＨ2Ｏ不純物を含まずに制御された雰囲気において効果的に窒化することができ、膜中の水素がＲＴＰアニールによって取り除くことができるので、ＮＨ3プロセスが生産価値のあるものになってきた。しかしながら、インタフェースピークの問題は未だに残ったままである。既存の技術においては、塩基酸化物ＳｉＯ2膜（単一ウエハＲＴＰチャンバ又は炉で成長させた）は、高温（＞８５０℃）、大気圧（７６０Ｔｏｒｒ）又は大気圧未満（＞５００Ｔｏｒｒ）で、純粋なＮＨ3又はＮＨ3と不活性ガス（Ｎ2又はＡｒ）の混合物のいずれかを含有する雰囲気に供される。しかしながら、これにより開始ＳｉＯ2膜内に窒素の二頂分布が生じ、第一窒素ピークがオキシ窒化ケイ素面（又は時々ポリシリコンキャップ/オキシ窒化ケイ素インタフェース）に、第二ピークがオキシ窒化ケイ素/基板インタフェースにあることが見出された。このような二頂分布は、１００Ｔｏｒｒ程度の反応圧力でさえ見出された。第一ピークは、ホウ素遮断や誘電率の増加のようなデバイスに良好な電気的性質を与える原因となり、それによって同様の電気的な厚さの開始酸化物に比べてデバイスのリーケージ電流が減少する。もう一方の第二ピークはゲートスタックに不十分なインタフェース特性を与え、結果として閾値電圧移動が大きくなり、トランジスタの電荷キャリアの移動度が低下する。
[0015]ＮＨ3によるゲートオキサイドの熱窒化物形成速度論について、８０‐１００オングストロームのゲートオキサイドを研究した。０.１μｍデバイステクノロジーノード以降において有効であるオキシ窒化ケイ素誘電体膜の場合、厚さは低リーケージ電流トランジスタデバイスにおいて＜２５オングストローム、高性能トランジスタにおいて＜１２オングストロームでなければならない。オキシ窒化ケイ素形成に現在用いられる高圧ＮＨ3プロセスは、オキシ窒化ケイ素/基板インタフェースで高窒素濃度を生じ、結果としてデバイス性能が悪くなり、０.１μｍテクノロジー以降このプロセスの縮小を制限している。
概要
[0016]ＳｉＯ2のような誘電体膜に窒素を取込む現在の方法は、ＮＨ3による超薄膜オキシ窒化シリコン（ＳｉＯＮ又はＳｉＯxＮy）膜を形成するとともに高性能と低リーケージ電流適用双方の０.１μｍデバイスの先進技術ノード以降での使用に縮小するためにゲートスタックへ集積化するのに有効ではない。以下から明らかなように、本発明の実施形態は当該技術において長期の要求や要望を満たしている。
[0017]本発明の態様によれば、誘電体膜を形成する方法は、窒化物形成ガスと急速加熱アニールプロセスを用いて窒素を誘電体膜に取込むことを含んでいる。約１０Ｔｏｒｒ以下の超低圧は、急速加熱アニールプロセスに用いられる。
[0018]本発明の他の態様によれば、ゲートスタックを形成する方法は、基板上に二酸化シリコン膜を形成することを含んでいる。その後、窒素が急速加熱アニールプロセスと窒化ガスを用いて二酸化シリコン膜に取込まれ、ここで、急速加熱アニールプロセスは約１０Ｔｏｒｒで起こる。窒素が取込まれた後、二酸化シリコン膜はオキシ窒化ケイ素膜となる。急速加熱アニールプロセスは、約５％以上の窒素濃度を有するオキシ窒化ケイ素膜を形成するのに十分な時間二酸化シリコン膜に取込むべき窒素の窒化ガスで続けられる。キャップ層がオキシ窒化ケイ素上に形成される。
[0019]本発明の他の態様によれば、ゲートスタックを形成する方法は、窒化物形成ガスと急速加熱アニールプロセスを用いて二酸化シリコン膜に窒素を取込むことを含んでいる。約１０Ｔｏｒｒ以下の超低圧は、急速加熱アニールに用いられる。誘電体膜に窒素を取込むとオキシ窒化ケイ素膜が形成する。オキシ窒化ケイ素を形成するのに十分な量の窒素が二酸化シリコン膜に取込まれた後、オキシ窒化ケイ素膜はポストアニールされる。
[0020]本発明の実施形態は例として示され、添付の図面に限定されず、同様の符号は同じ要素を意味する。
[0021]表１は、二酸化シリコン膜に窒素を取込む種々の方法を比較する表である。
Figure 0004895803
詳細な説明
[0028]本発明の実施形態は、アンモニアと超低処理圧（例えば、約１０Ｔｏｒｒ以下）による急速加熱アニールプロセスを用いて、ＳｉＯＮ又はＳｉＯxＮyのような窒素を含む誘電体膜を形成する新規な方法を含んでいる。以下の説明においては、説明のための多くの個々の詳細が本発明の十分な理解を与えるために示されている。しかしながら、本発明がこれらの個々の詳細を含まずに実施することができることは当業者に明らかである。他の例においては、個々の装置構造及び方法は本発明を不明瞭にしないように記載されていない。以下の説明と図面は本発明の例示であり、本発明を制限するものとして解釈すべきでない。
[0029]一実施形態においては、本明細書においてＲＴＡ−ＮＨ3と呼ぶ急速アニールプロセスとＮＨ3の存在とを用いてオキシ窒化ケイ素誘電体膜を形成する方法を提供する。オキシ窒化ケイ素膜を形成するための処理圧は、超低圧（約１０Ｔｏｒｒ以下）である。更に、処理圧力を変化させると、オキシ窒化ケイ素膜における窒素の量と分布のテイラリングが可能になる。
[0030]他の実施形態においては、ＲＴＡ−ＮＨ3プロセスを用いて形成されたオキシ窒化ケイ素膜（ＳｉＯＮ膜又はＳｉＯxＮy膜）をトランジスタを形成するためのゲートスタックに集積化する方法を提供する。
[0031]一実施形態においては、二酸化シリコン（ＳｉＯ2）膜がその上に形成された基板は、急速加熱アニール（ＲＴＡ）プロセスを実施するように構成された単一ウエハ急速加熱アニール（ＲＴＰ）チャンバ内でアンモニアガスに供される。基板は、半導体デバイスを製造するために当該技術において典型的に用いられる単結晶シリコンウエハ又はシリコンウエハであり得る。ＳｉＯ2膜の厚さは、一実施形態において約３０オングストローム未満であってもよい。一実施形態においては、ＲＴＰチャンバへのアンモニアガスフローは、約１００ｓｃｃｍ〜５ｓｌｍの範囲にある。ガスフローが処理チャンバのサイズに依存して変化させることができることは理解されるべきである。例えば、上記ガスフローは、２００ｍｍ単一ウエハリアクタチャンバ用である。リアクタ容積の増加による３００ｍｍ単一ウエハリアクタチャンバについて、ガスフローは比例して増加することができる。一実施形態においては、処理温度は９００‐１１００℃の範囲にあり、処理圧力は約１０Ｔｏｒｒ以下、又は０.０１０Ｔｏｒｒ〜約１０Ｔｏｒｒの範囲にあることができる。プロセスは、純粋なアンモニア又はアルゴン又は窒素のような不活性ガスで希釈されたアンモニアのどちらかを用いる。結果として、ＳｉＯＮ又はＳｉＯxＮyが形成される。
[0032]一実施形態においては、アプライドマテリアルズ社で製造されたＸＥ、ＸＥ Ｐｌｕｓ又はＲａｄｉａｎｃｅのような市販で入手できる減圧ＲＴＰチャンバハードウェアが、ＲＴＡ‐ＮＨ3プロセスを実施するために用いられてＳｉＯＮ又はＳｉＯxＮy膜を形成する。このような減圧ＲＴＰチャンバは、ＲＴＡ‐ＮＨ3を用いてＳｉＯＮ又はＳｉＯxＮyの形成のために超低処理圧（例えば、１Ｔｏｒｒ以下）を与える。一実施形態においては、ターボポンプが、ＲＴＰチャンバの全圧を約０.０１０Ｔｏｒｒ（又は１０ｍＴｏｒｒ）に低下させるのに援助するために、ＲＴＰチャンバに接続又は付加することができる。
[0033]ＳｉＯＮ又はＳｉＯxＮy膜がアンモニア存在下に高圧（例えば、１００Ｔｏｒｒ）でＲＴＡによって形成される場合、飛行時間型二次イオン質量分析法（ＴＯＦ‐ＳＩＭＳ）と呼ばれる方法によって測定されるようにＳｉＯＮ又はＳｉＯxＮy膜における窒素濃度プロファイルは、窒素濃度プロファイルが図２に示されるように２つのピーク２０２と２０４を有することを示すことが見出される。第一ピーク２０４は窒素濃度が酸化物表面で高い（約４×１０21単位）ことを示し、第二ピーク２０２は、基板インタフェースで十分な量の窒素濃度（約４×１０21単位）があることを示している。
[0034]処理圧力、温度及び時間のようなプロセス条件を変えると、２つのピーク２０４と２０２の強度の比率を変化させ得ることが本発明者らによって発見された。図３Ａ‐図３Ｅに示されるように、プロセス圧はピーク２０２と２０４の強度の比率に非常に影響する。図３Ａ‐図３Ｅに示されるように、圧力が１０００℃の一定の温度で１００Ｔｏｒｒから０.２５０Ｔｏｒｒに低下するときに、基板インタフェースの第二ピーク２０２は完全に消失する。図３Ａから分かるように、ＳｉＯＮ又はＳｉＯxＮy膜が約１００Ｔｏｒｒの圧力においてＲＴＡ‐ＮＨ3を用いて形成されるときに、２つのピーク２０２とび２０４が存在する。図３Ｂにおいては、ＳｉＯＮ又はＳｉＯxＮy膜が約１０Ｔｏｒｒの圧力においてＲＴＡ‐ＮＨ3を用いて形成されるときに、ピーク２０２が低下し、基板インタフェースの窒素濃度が低下することを示している。同様に、図３Ｃ‐３Ｅに示されるように、約０.２５Ｔｏｒｒのプロセス圧でほとんど排除されるまで、ピーク２０２が低下する。
[0035]更に、超低圧（例えば、約１０Ｔｏｒｒ以下）でＳｉＯＮ又はＳｉＯxＮy膜を形成しつつ温度を増加させると、図４Ａ−４Ｃに示されるように窒素濃度ピーク２０４が高められる。例えば、図３Ｂにおいては、ＳｉＯＮ又はＳｉＯxＮy膜を形成するために用いた窒化物形成が約１０Ｔｏｒｒ、約１０００℃でＲＴＡ−ＮＨ3を用いて行われた場合、ピーク２０４は約３.２×１０21濃度単位である。図４Ｃにおいては、ＳｉＯＮ又はＳｉＯxＮy膜がを形成するために用いられる窒化物形成が、約１０Ｔｏｒｒ、約１１００℃（１００℃高い）でＲＴＡ−ＮＨ3を用いて行われた場合、ピーク２０４は約６×１０21濃度単位である。
[0036]従って、超低圧（約≦１０Ｔｏｒｒ）、高温（≧１０００−１１００℃）でＳｉＯＮ又はＳｉＯxＮy膜を形成することが最適である。第一ピーク２０４で高窒素濃度（ＳｉＯＮ又はＳｉＯxＮy膜の表面で）で、基板インタフェースで低い又はほぼ最低の窒素濃度を有すると、≦０.１μｍ先進テクノロジーノードの超薄膜ゲート誘電体の理想的なプロファイルが示される。
[0037]低圧で、ＳｉＯＮ又はＳｉＯxＮy膜における窒素濃度量は、温度を変化させることによって、或いは処理温度を一定に維持しつつプロセス時間を変化させることによっても調整することができる。例えば、同様の品質のＳｉＯＮ又はＳｉＯxＮy膜は、約１０００℃、１０Ｔｏｒｒで１０秒間、又は約１０００℃、１Ｔｏｒｒで４５秒間のどちらかのＲＴＡ−ＮＨ3プロセスを用いた６オングストロームの二酸化シリコンを窒化物形成することによって形成される。従って、一定の温度で圧力を低下させると、同等の厚さの膜で同じ窒素量を達成するために時間を増加させる必要がある。
[0038]図５は、プラズマ窒化物形成プロセスとＲＴＡ−ＮＨ3プロセスを用いて製造されたＳｉＯＮ又はＳｉＯxＮy膜の窒素濃度プロファイルを比較する図である。一実施形態においては、用いられたプラズマ窒化物形成プロセスは、当該技術で既知の脱結合プラズマ窒化物形成（ＤＰＮ）である。ＤＰＮは、窒素プラズマを生成するとともに高レベルの窒素を酸化物膜上に取込む誘導結合を用いた技術である。ＤＰＮは、酸化物/基板インタフェースで窒素が少なく、酸化物表面で窒素濃度が多いオキシ窒化ケイ素膜の形成を可能にする。ＤＰＮにおいては、例えば、ＳｉＯ2膜の表面に、ＳｉＯ2膜を分解し且つ窒素イオンをＳｉＯ2膜に結合する窒素イオンを衝突させ、ＳｉＯＮ又はＳｉＯxＮy膜を形成する。従ってＳｉＯ2膜は脱結合窒素プラズマに晒される。一実施形態においては、ＤＰＮは、流量が約１００‐２００ｓｃｃｍの範囲にあり、約３００ワットのプラズマ電力の窒素ガスの存在下に、圧力が約５‐２０ｍＴｏｒｒ又は１０Ｔｏｒｒ未満の範囲にあるチャンバで行われる。ＤＰＮプロセスパラメータは、当該技術において既知であるチャンバサイズと容積に依存して変化させることができる。ＰＤＮは、基板インタフェースで第二ピーク２０２を有しないＳｉＯＮ又はＳｉＯxＮy膜を生成する。更に、ＤＰＮとＲＴＡ‐ＮＨ3プロセスの両プロセスにおいては、ＳｉＯＮ又はＳｉＯxＮy膜は、誘電体膜の上面で窒素（Ｎy）濃度が最も高く、“ｙ”は深さが減少することによって特徴付けられる。しかしながら、ＤＰＮプロセスの窒素濃度プロファイルの尾部は、図５Ｂを‐５Ｃに示されるように超低処理圧で行われるＲＴＡ−ＮＨ3プロセスよりＳｉ基板近くに拡張されるように見える。このことは、プラズマ窒化物形成プロセスを用いて形成されたＳｉＯＮ又はＳｉＯxＮy膜よりＲＴＡ‐ＮＨ3処理を用いて形成されたＳｉＯＮ又はＳｉＯxＮy膜を組込んでいるデバイスの高駆動電流に反映される。また、ＲＴＡ‐ＮＨ3処理を用いて形成されたＳｉＯＮ又はＳｉＯxＮy膜は、会合されていない窒素がない。ＤＰＮプロセスよりＲＴＡ‐ＮＨ3プロセスの他の利点は、フロントエンドアニールとＳｉＯ2成長が開発され最適化された同様のＲＴＰリアクタを用いることである。ＲＴＰチャンバは、超低金属不純物とデバイスの多能性や信頼性に対するあらゆる影響を排除又は最少化する課題が最適化された。
[0039]一実施形態においては、ＲＴＡ−ＮＨ3処理ＳｉＯＮ又はＳｉＯxＮy膜を含有するゲートスタックは、アプライドマテリアルズ社製の集積化ＧａｔｅＳｔａｃｋ Ｃｅｎｔｕｒａのようなクラスタツールで製造され、ＳｉＯＮ又はＳｉＯxＮy膜が改善されたデバイス性能について上述したように形成されたゲートを形成するために用いられる。クラスタツールの例を図６に示す。
[0040]図６は、クラスタツール６００を示し、例えば、ロードロックチャンバ６０２と６０４、ＲＴＰチャンバ６０６、６０８、６１０、堆積チャンバ６１２（例えば、多結晶シリコン膜を堆積するための）、クールダウンチャンバ６１４のいくつかの処理チャンバを備えている。クラスタツール６００は、特定の処理チャンバの内外に基板６１８（例えば、ウエハ）を搬送するために用いられるウエハ処理ツール６１６を含んでいる。ウエハ処理ツール６１６は、典型的には処理チャンバの全てに連通することができる搬送チャンバ内にある。ロードロックチャンバ６０２と６０４は、処理すべき基板（例えば、ウエハ）を収容する。堆積チャンバ６１２は、当該技術において既知である膜又は層を形成するために使用し得る従来の化学気相堆積及び物理気相堆積であり得る。一実施形態においては、堆積チャンバ６１２は、多結晶シリコン膜又は他の電極膜を形成するように構成することができる堆積チャンバである。チャンバ６０６、６０８、６１０は、減圧又は超低圧（例えば、約１０Ｔｏｒｒ以下）で急速加熱アニールプロセス（ＲＴＡ）を動作させるように構成され得るチャンバである。チャンバ６０６、６０８、６１０のいずれか１つは、ＳｉＯＮ又はＳｉＯxＮy膜を形成するために上述したＲＴＡ−ＮＨ3プロセスを行うために使用し得る。
[0041]一実施形態においては、約４‐１５オングストロームの物理的厚さを有するＳｉＯ2誘電体膜は、クラスタツール６００（図６）のＲＴＰチャンバ６０６のような減圧ＲＴＰチャンバを用いて成長させる。ＳｉＯ2誘電体膜は、酸化プロセスである急速加熱酸化処理によって形成することができ、この場合、チャンバは基板表面を急速に加熱し乾燥させるランプを用いて酸素の存在下に酸化された層を形成する。シリコン基板（又はウエハ）の急速加熱酸化処理は、Ｏ2、Ｏ2＋Ｎ2、Ｏ2＋Ａｒ、Ｎ2Ｏ、又はＮ2Ｏ＋Ｎ2ガス混合物の存在において乾燥プロセス急速加熱酸化処理を用いて行うことができる。ガス又はガス混合物の全流量は、約１‐５ｓｌｍであり得る。或いは、シリコン基板の急速加熱酸化は、例えば、全流量が１‐１３％のＨ2による約１‐５ｓｌｍであるＯ2＋Ｈ2、Ｏ2＋Ｈ2＋Ｎ2、又はＮ2Ｏ＋Ｈ2の存在においてインサイチュ蒸気発生器（ＩＳＳＧ）のようなウェットプロセスを用いて行うことができる。一実施形態においては、ＳｉＯ2誘電体膜を形成する急速加熱アニール酸化プロセスは、約８００‐１０００℃の処理温度、約０.５‐５０Ｔｏｒｒの処理圧力で約５‐９０秒間で形成され、結果として厚さが４‐１５オングストロームの範囲にあるＳｉＯ2誘電体膜が得られる。
[0042]一実施形態においては、ＳｉＯ2誘電体膜がＲＴＰチャンバ６０６内で形成された後、基板を不活性（例えば、Ｎ2又はＡｒ）環境下で他のＲＴＰチャンバ、例えば、クラスタツール６００のＲＴＰチャンバ６０８に搬送し、搬送チャンバ圧は、ＳｉＯＮ又はＳｉＯxＮy膜を形成するために窒素をＳｉＯ2誘電体膜に取込む約１０Ｔｏｒｒ未満である。ＲＴＰチャンバ６０８は、アプライドマテリアルズ社のリアクタＸＥ、ＸＥ Ｐｌｕｓ、又はＲａｄｉｅｎｃｅのような減圧チャンバリアクタであり得る。ＲＴＰチャンバ６０８は、前述のように、ＳｉＯＮ又はＳｉＯxＮy膜を形成するためにＮＨ3、Ｎ2、又はＡｒガスの深さを測るように構成されている。一実施形態においては、ＳｉＯ2誘電体膜を有する基板は、処理チャンバ、例えば、ＲＴＰチャンバ６０８に純粋なＮＨ3又はＮＨ3＋不活性ガス（例えば、Ｎ2又はＡｒ）のフローと共に約９００‐１１００℃の高温に加熱される。チャンバの圧力は、約１０Ｔｏｒｒ以下に等しいものに低下される。この条件下で形成されたＳｉＯＮ又はＳｉＯxＮy膜は、図３Ｃ‐３Ｄに示されるものと同様のプロファイルを有する。ＳｉＯＮ又はＳｉＯxＮy膜の窒素濃度は５％以上である。ＳｉＯ2膜内の窒素ピーク濃度はＳｉＯ2膜の上面に生じる。
[0043]一実施形態においては、ＳｉＯＮ又はＳｉＯxＮy膜は、クラスタツール６００（図６）のＲＴＰチャンバ６１０のような他のＲＴＰチャンバにおいて窒化物形成後アニール（ＰＮＡ）プロセスに供される。ＰＮＡプロセス化学は、純粋なＮ2又はＯ2＋Ｎ2ガス混合物のいずれかであり得る。純粋なＮ2化学の場合には、ＰＮＡは、ＳｉＯＮ又はＳｉＯxＮy膜を形成するために用いられるＲＴＡ−ＮＨ3プロセスとして同様のＲＴＰチャンバ（例えば、ＲＴＰチャンバ６００）で行われ得る。一実施形態においては、ＰＮＡは、ＳｉＯＮ又はＳｉＯxＮy膜を有する基板を約５Ｔｏｒｒ以下の全圧で１０００‐１１００℃の高温に加熱することを含んでいる。一実施形態においては、約１ｓｌｍの純粋なＮ2ガスはＲＴＰチャンバ（例えば、ＲＴＰチャンバ６０８又は６１０）に約６０秒間流れ込む。Ｎ2フロー後、約１ｓｌｍの全流量のＯ2又はＯ2＋Ｎ2ガス混合物は、ＲＴＰチャンバに約１５秒間流れ込む。言及した流量が、具体的なリアクタ又は処理チャンバサイズ（例えば、２００ｍｍリアクタ）だけの例であることは理解されるべきである。流量は、容積の違いにより他のサイズのリアクタに比例して調整（増加又は減少）される。
[0044]一実施形態においては、ＰＮＡプロセス後、窒素含有ゲート誘電体膜（ＳｉＯＮ又はＳｉＯxＮy膜）は、多結晶シリコン膜のような導電層でキャップされる。多結晶シリコン膜は、クラスタツール６００（図６）の堆積チャンバ６１２のような堆積チャンバ内で形成することができる。このことはゲートスタックの形成を完全にする。その後、基板は、クールダウンチャンバ６１４のようなクールダウンチャンバに搬送することができ、次に、更に処理、試験又は当該技術において既知の他のプロセスのためのロードロック６１４のような貯蔵領域に搬送することができる。
[0045]ゲート誘電体膜と多結晶シリコンキャップ膜を含むゲートスタックは、前述のクラスタツール６００の他に１つの処理チャンバ又はいくつかの処理チャンバ内で形成することができることが理解されるべきである。例えば、ＳｉＯ2誘電体膜はまず１つのチャンバ内で形成することができる。その後、同じチャンバを窒化物形成プロセスを行うために超低圧で急速加熱アニール用に調節してＳｉＯＮ又はＳｉＯxＮy膜を形成する。その後、同じチャンバをＳｉＯＮ又はＳｉＯxＮy膜を行うために調整することができる。その後、多結晶シリコン膜が同様のチャンバ内でＳｉＯＮ又はＳｉＯxＮy膜上に形成される。
[0046]本明細書に記載されるゲートスタックにより形成されたトランジスタは、一実施形態においては、クラスタツール６００の使用のために連続した均一な処理環境又は周囲のために最適化性能を有する。ゲートスタックの処理は、あらゆるプロセス間を破壊せずになされる。従って、電気的酸化物の厚さの減少、漏出、又は駆動電流の点で良好な縮小が、種々のプロセス間の破壊による処理と比較して達成され得る。
[0047]表１は、従来のプロセスと本発明の例示的実施形態のプロセスを含むＳｉＯ2膜に窒素を取込む種々のプロセスを纏めたものである。表１は、本発明の例示的な実施形態を用いて窒素をＳｉＯ2膜に取込むと優れた窒素濃度プロファイルが得られることを示している。更に、上述したように、本発明の例示的実施形態は窒素濃度プロファイルをテイラリングすることを可能にし、具体的な適用に最適のＳｉＯＮ又はＳｉＯxＮy膜を達成する。
[0048]表１に示されるように、窒化物形成プロセスが混合物成長プロセスを用いたＮＯ又はＮＯ＋Ｏ2ガス混合物を用いて行われた場合、ＳｉＯＮ又はＳｉＯxＮy膜を熱的に成長させる。窒素濃度（[Ｎ]）プロファイルは、基板インタフェースでの高い窒素濃度と共にＳｉＯ2膜全体に取込まれている。窒化物形成プロセスが従来の処理を用いたＮ2Ｏアニールを用いて行われた場合、窒素はＳｉ基板−ＳｉＯ2インタフェース近くに取込まれている。更に、取込まれた窒素濃度は、０.１μｍデバイスにおいて誘電体膜へのホウ素を遮断し、リーケージ電流を減少させるのに不十分である。窒化物形成プロセスが従来の処理を用いたＮＯアニールを用いて行われた場合、窒素はＳｉ基板‐ＳｉＯ2インタフェースに取込まれ、窒素濃度がＮ2Ｏアニールと比較してわずかに高い。しかしながら、ホウ素がＳｉＯ2膜の内側にトラップされる傾向が見られ、結果としてインタフェース特性が悪く、リーケージ電流がほとんど減少しない。
[0049]窒化物形成プロセスが、現在当該技術において実施されている１００Ｔｏｒｒ以上の高圧でＮＨ3アニールプロセスを用いて行われる場合、窒素は二頂窒素濃度分布でＳｉＯ2膜内に取込まれる。前述のように、窒素濃度プロファイルは、膜表面での窒素ピークと基板‐ＳｉＯ2インタフェースでの窒素ピークを含んでいる。窒素濃度は、ＮＯアニールプロセスより高圧でのＮＨ3アニールプロセスにおいて高い。膜表面の窒素はホウ素をトラップする傾向があるが、基板ＳｉＯ2インタフェースでの窒素はインタフェース特性を悪くさせ、結果としてトランジスタにおける閾値電圧が大きくなり、また、電荷キャリアの移動度が低下する。窒化物形成がプラズマ窒化物形成を用いて行われた場合、許容しうる窒素濃度プロファイルが生じる。表面での窒素はホウ素を遮断することができる。プラズマ窒化物形成は超薄誘電体膜形成（＜１０オングストローム）を可能にするが、このような超薄膜で駆動電流が低下することがわかる。
[0050]窒化物形成プロセスが本発明の例示的実施形態の超低圧（例えば、≦１０Ｔｏｒｒ）でのＲＴＡ ＮＨ3プロセスを用いて行われた場合、窒素濃度プロファイルはＳｉＯ2膜表面で高い窒素濃度を有し、二頂分布がない。また、超低圧でのＲＴＡ‐ＮＨ3プロセスは、１１オングストローム未満まで電気的酸化物の厚さの縮小を可能にする。
[0051]アンモニア（ＮＨ3）が例示的実施形態の多くに用いられることを記載してきたが、あらゆる窒化ガス又は窒化物形成を用いることができ、アンモニアを替えることもできる。例えば、ＮＯ又はＮ2Ｏは、超低圧（例えば、約１０Ｔｏｒｒ以下）で急速加熱アニールプロセスを用いてＳｉＯＮ又はＳｉＯxＮy膜を形成するために使用し得る。従って、超低圧でＲＴＡ−ＮＨ3を用いた実施形態の特徴の議論は、超低圧でＲＴＡを用いた他の適切な窒化物質又は窒化物形成物質（例えば、ＮＯやＮ2Ｏ）を用いる窒化物形成プロセス同様に適用できる。
[0052]ある種の例示的実施形態を記載し、添付の図面で示してきたが、このような実施形態は単に例示であり、本発明を制限しないこと、また、当業者に変更が講じられてもよいので、本発明が図示された個々の構成と配置に限定されないことは理解されるべきである。
[0053]一実施形態においては、ゲートオキサイド形成から誘電体層のＮドーピングとゲート電極形成までのゲートスタック全体は、真空を破壊せずにマルチチャンバ（例えば、クラスタツール）を備えた単一ツール内で製造される。先進テクノロジーノード（≦０.１μｍ）は、ゲート誘電体として若干の酸化物膜の単層を有する。真空破壊や人の処理/妨害のない制御された周囲による単一ツール内でゲートスタックを処理すると、処理周囲への暴露やウエハの複数倍の処理からの汚染又は損傷の結果としてデバイス多能性に対するあらゆる全ての妥協が排除される。
[0054]ある種の例示的実施形態を添付の図面に記載され図示されてきたが、このような実施形態は単なる例示であり、本発明を制限するものでないこと、また、変更が当業者に講じられるので、図示され説明された個々の構成と配置に限定されないことは理解されるべきである。
図１は、例示的なトランジスタを示す図である。 図２は、オキシ窒化ケイ素膜がアンモニア（ＮＨ3）と高圧（例えば、約１００Ｔｏｒｒ以上）の存在下に急速加熱アニール（ＲＴＡ）プロセスによって形成されるときの窒素濃度プロファイルを示す図である。 図３Ａは、オキシ窒化ケイ素が膜がアンモニア（ＮＨ3）の存在下に急速加熱アニール（ＲＴＡ）プロセスによって形成されるときの窒素濃度プロファイルに対して圧力低下の影響を示す図である。 図３Ｂは、オキシ窒化ケイ素が膜がアンモニア（ＮＨ3）の存在下に急速加熱アニール（ＲＴＡ）プロセスによって形成されるときの窒素濃度プロファイルに対して圧力低下の影響を示す図である。 図３Ｃは、オキシ窒化ケイ素が膜がアンモニア（ＮＨ3）の存在下に急速加熱アニール（ＲＴＡ）プロセスによって形成されるときの窒素濃度プロファイルに対して圧力低下の影響を示す図である。 図３Ｄは、オキシ窒化ケイ素が膜がアンモニア（ＮＨ3）の存在下に急速加熱アニール（ＲＴＡ）プロセスによって形成されるときの窒素濃度プロファイルに対して圧力低下の影響を示す図である。 図３Ｅは、オキシ窒化ケイ素が膜がアンモニア（ＮＨ3）の存在下に急速加熱アニール（ＲＴＡ）プロセスによって形成されるときの窒素濃度プロファイルに対して圧力低下の影響を示す図である。 図４Ａは、オキシ窒化ケイ素膜がアンモニア（ＮＨ3）と超低圧（例えば、約１０Ｔｏｒｒ以下）の存在下に急速加熱アニール（ＲＴＡ）プロセスによって形成されるときの窒素濃度プロファイルに対する処理温度の影響を示す図である。 図４Ｂは、オキシ窒化ケイ素膜がアンモニア（ＮＨ3）と超低圧（例えば、約１０Ｔｏｒｒ以下）の存在下に急速加熱アニール（ＲＴＡ）プロセスによって形成されるときの窒素濃度プロファイルに対する処理温度の影響を示す図である。 図４Ｃは、オキシ窒化ケイ素膜がアンモニア（ＮＨ3）と超低圧（例えば、約１０Ｔｏｒｒ以下）の存在下に急速加熱アニール（ＲＴＡ）プロセスによって形成されるときの窒素濃度プロファイルに対する処理温度の影響を示す図である。 図５Ａは、プラズマ窒化物形成を用いて、また、ＮＨ3によるＲＴＡを用いることによって形成されるオキシ窒化ケイ素膜の窒素濃度プロファイルを比較する図である。 図５Ｂは、プラズマ窒化物形成を用いて、また、ＮＨ3によるＲＴＡを用いることによって形成されるオキシ窒化ケイ素膜の窒素濃度プロファイルを比較する図である。 図５Ｃは、プラズマ窒化物形成を用いて、また、ＮＨ3によるＲＴＡを用いることによって形成されるオキシ窒化ケイ素膜の窒素濃度プロファイルを比較する図である。 図６は、本発明の実施形態の一部に使用し得るクラスタツールを示す図である。
符号の説明
１００…トランジスタ、１０２…ソース、１０４…ドレイン、１０６…ゲートスタック、１０８…基板、１１０…誘電体、１１２…電極、６００…クラスタツール、６０２、６０４…ロードロックチャンバ、６０６、６０８、６１０…ＲＴＰチャンバ、６１２…堆積チャンバ、６１４…クールダウンチャンバ、６１６…ウエハ処理ツール、６１８…基板。

Claims (26)

  1. 誘電体膜の形成方法であって、
    窒化物形成ガスと急速加熱アニールプロセスを用いて窒素を誘電体膜に取込むステップであって、該急速加熱アニールプロセスでの処理温度は９００−１１００℃の範囲にあり、処理時間は１０−４５秒間であって、該急速加熱アニールプロセスに１０Ｔｏｒｒ以下の圧力が用いられる、前記ステップを含み、
    前記誘電体膜は、該誘電体膜の上面に存在する窒素濃度ピークを生じる前記窒素を含む、
    前記方法。
  2. 該誘電体膜に取込まれた該窒素の窒素濃度が５％以上である、請求項１記載の誘電体膜の形成方法。
  3. 該誘電体膜が１２オングストローム以下である、請求項１記載の誘電体膜の形成方法。
  4. 該窒化物形成ガスが、アンモニア（ＮＨ3）、一酸化窒素（ＮＯ）、及び亜酸化窒素（Ｎ2Ｏ）のいずれか１つを含んでいる、請求項１記載の誘電体膜の形成方法。
  5. 該誘電体膜が二酸化シリコン（ＳｉＯ2）である、請求項１記載の誘電体膜の形成方法。
  6. 該窒素が取込まれた後、オキシ窒化ケイ素が形成される、請求項１記載の誘電体膜の形成方法。
  7. ゲートスタックの形成方法であって、
    基板上に二酸化シリコン膜を形成するステップと、
    急速加熱アニールプロセスと窒化物形成ガスを用いて窒素を該二酸化シリコンに取込むステップであって、該急速加熱アニールプロセスでの処理温度は９００−１１００℃の範囲にあり、処理時間は１０−４５秒間であって、該急速加熱アニールプロセスが１０Ｔｏｒｒ以下で生じ、該窒素の取込みによって該基板上にオキシ窒化ケイ素膜が形成する、前記ステップと、
    該二酸化シリコン膜に取込まれるべき窒素が５％以上の窒素濃度で該オキシ窒化ケイ素を形成するのに十分な時間、窒化物形成ガスで該急速加熱アニールプロセスを続けるステップと、
    該オキシ窒化ケイ素上にキャップ層を形成するステップと、
    を含み、
    前記誘電体膜は、該誘電体膜の上面に存在する窒素濃度ピークを生じる前記窒素を含む、前記方法。
  8. 該オキシ窒化ケイ素が形成された後に、該オキシ窒化ケイ素をポストアニールプロセスに供するステップであって、該ポストアニールプロセスが１０００−１１００℃の温度で生じる、前記ステップを更に含む、請求項７記載のゲートスタックの形成方法。
  9. 該ポストアニールプロセスが、５Ｔｏｒｒ以下の圧力で生じる、請求項８記載のゲートスタックの形成方法。
  10. 誘電体膜の形成方法であって、
    窒化物形成ガスと急速加熱アニールプロセスを用いて窒素を二酸化シリコン膜に取込むステップであって、該急速加熱アニールプロセスでの処理温度は９００−１１００℃の範囲にあり、処理時間は１０−４５秒間であって、該急速加熱アニールプロセスに１０Ｔｏｒｒ以下の圧力が用いられ、
    該誘電体膜への該窒素の取込みによってオキシ窒化ケイ素膜が形成される、前記ステップと、
    十分量の窒素が該二酸化シリコン膜に取込まれた後、該オキシ窒化ケイ素膜をポストアニールするステップと、
    を含み、
    前記誘電体膜は、該誘電体膜の上面に存在する窒素濃度ピークを生じる前記窒素を含む、前記方法。
  11. 該二酸化シリコン膜に取込まれた該窒素の窒素濃度が５％以上である、請求項１０記載の誘電体膜の形成方法。
  12. 該二酸化シリコン膜が１２オングストローム以下である、請求項１０記載の誘電体膜の形成方法。
  13. 該窒化物形成ガスが、アンモニア（ＮＨ3）、一酸化窒素（ＮＯ）、及び亜酸化窒素（Ｎ2Ｏ）のいずれか１つを含んでいる、請求項１０記載の誘電体膜の形成方法。
  14. 該二酸化シリコン膜を形成するステップを更に含む、請求項１０記載の誘電体膜の形成方法。
  15. ゲートスタックの形成方法であって、
    基板をクラスタツールの第一処理チャンバに入れ、該クラスタツールが複数の処理チャンバを有するステップと、
    該第一処理チャンバ内でシリコンウエハ上に二酸化シリコン膜を形成するステップと、
    真空を破壊せずに、該基板を該第一処理チャンバから第二処理チャンバへ搬送し、該第二処理チャンバが減圧で急速加熱アニールプロセスを作動させることができるステップであって、該急速加熱アニールプロセスでの処理温度は９００−１１００℃の範囲にあり、処理時間は１０−４５秒間であって、
    該第二処理チャンバの圧力を１０Ｔｏｒｒ以下で維持しつつ該第二処理チャンバに窒化物形成ガスを導入してオキシ窒化ケイ素膜を形成するステップと、
    該二酸化シリコンに取込まれるべき窒素が５％以上の窒素濃度まで十分な時間、該窒化物形成ガスを該第二処理チャンバへ続けるステップと、
    を含み、
    前記誘電体膜は、該誘電体膜の上面に存在する窒素濃度ピークを生じる前記窒素を含む、前記方法。
  16. 該オキシ窒化ケイ素が形成された後、該基板をポストアニールプロセスに供するステップであって、該ポストアニールプロセスが１０００−１１００℃の温度で生じる、前記ステップを含む、請求項１５記載のゲートスタックの形成方法。
  17. 該ポストアニールプロセスが第三処理チャンバ内で生じる、請求項１６記載のゲートスタックの形成方法。
  18. 該ポストアニールプロセスが５Ｔｏｒｒの圧力で生じる、請求項１６記載のゲートスタックの形成方法。
  19. 誘電体膜の処理方法であって、
    該誘電体膜を窒化物形成ガスに１０Ｔｏｒｒ以下の圧力で晒すステップと、
    該誘電体膜を該窒化物形成ガスに晒している間、該誘電膜を急速加熱アニールプロセスに供して窒素を該誘電体膜に取込み、オキシ窒化ケイ素膜を形成するステップであって、該急速加熱アニールプロセスでの処理温度は９００−１１００℃の範囲にあり、処理時間は１０−４５秒間であるステップを、
    を含み、
    前記誘電体膜は、該誘電体膜の上面に存在する窒素濃度ピークを生じる前記窒素を含む、前記方法。
  20. 該窒化物形成物質が、アンモニア（ＮＨ3）、一酸化窒素（ＮＯ）、及び亜酸化窒素（Ｎ2Ｏ）のいずれか１つを含んでいる、請求項１９記載の誘電体膜の処理方法。
  21. 該誘電体膜が二酸化シリコン（ＳｉＯ2）である、請求項１９記載の誘電体膜の処理方法。
  22. 該窒素が取込まれた後、オキシ窒化ケイ素が形成される、請求項１９記載の誘電体膜の処理方法。
  23. 該オキシ窒化ケイ素が形成された後、該オキシ窒化シリコンをポストアニールプロセスに供するステップであって、該ポストアニールプロセスが１０００−１１００℃の温度で生じる、前記ステップ、
    を更に含む、請求項２２記載の誘電体膜の処理方法。
  24. 該ポストアニールプロセスが５Ｔｏｒｒ以下の圧力で生じる、請求項２３記載の誘電体膜の処理方法。
  25. 該誘電体膜を該急速加熱アニールプロセスに供することが、少なくとも５％の窒素濃度が該誘電体膜に取込まれるまで続けられる、請求項１９記載の誘電体膜の処理方法。
  26. 該オキシ窒化ケイ素膜をポストアニールプロセスに供するステップであって、所望の窒素濃度が該誘電体膜に取込まれた後、該オキシ窒化ケイ素が非窒化物形成雰囲気中でポストアニールされる、前記ステップを更に含む、請求項２０記載の誘電体膜の処理方法。
JP2006503373A 2003-02-04 2004-02-04 誘電体膜及びゲートスタックの形成方法並びに誘電体膜の処理方法 Expired - Fee Related JP4895803B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US44528103P 2003-02-04 2003-02-04
US60/445,281 2003-02-04
PCT/US2004/003442 WO2004070796A2 (en) 2003-02-04 2004-02-04 Tailoring nitrogen profile in silicon oxynitride using rapid thermal annealing with ammonia under ultra-low pressure

Publications (2)

Publication Number Publication Date
JP2006518551A JP2006518551A (ja) 2006-08-10
JP4895803B2 true JP4895803B2 (ja) 2012-03-14

Family

ID=32850981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006503373A Expired - Fee Related JP4895803B2 (ja) 2003-02-04 2004-02-04 誘電体膜及びゲートスタックの形成方法並びに誘電体膜の処理方法

Country Status (6)

Country Link
US (2) US7658973B2 (ja)
EP (1) EP1597752A2 (ja)
JP (1) JP4895803B2 (ja)
KR (1) KR101058882B1 (ja)
CN (1) CN1757098B (ja)
WO (1) WO2004070796A2 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100429753C (zh) * 2003-02-06 2008-10-29 东京毅力科创株式会社 等离子体处理方法、半导体基板以及等离子体处理装置
JP3866667B2 (ja) * 2003-02-26 2007-01-10 株式会社東芝 半導体装置の製造方法
US7429540B2 (en) * 2003-03-07 2008-09-30 Applied Materials, Inc. Silicon oxynitride gate dielectric formation using multiple annealing steps
JP2005101503A (ja) * 2003-03-26 2005-04-14 Fujitsu Ltd 半導体装置及びその製造方法
US7682988B2 (en) * 2004-08-31 2010-03-23 Texas Instruments Incorporated Thermal treatment of nitrided oxide to improve negative bias thermal instability
KR100838956B1 (ko) * 2004-11-05 2008-06-16 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법
US7927933B2 (en) * 2005-02-16 2011-04-19 Imec Method to enhance the initiation of film growth
US20070010103A1 (en) * 2005-07-11 2007-01-11 Applied Materials, Inc. Nitric oxide reoxidation for improved gate leakage reduction of sion gate dielectrics
US7737050B2 (en) * 2006-10-30 2010-06-15 International Business Machines Corporation Method of fabricating a nitrided silicon oxide gate dielectric layer
US7575986B2 (en) * 2007-08-08 2009-08-18 Applied Materials, Inc. Gate interface relaxation anneal method for wafer processing with post-implant dynamic surface annealing
KR20090036850A (ko) * 2007-10-10 2009-04-15 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 제조 방법
US8163660B2 (en) * 2008-05-15 2012-04-24 Cypress Semiconductor Corporation SONOS type stacks for nonvolatile change trap memory devices and methods to form the same
CN101621007A (zh) * 2008-07-03 2010-01-06 中芯国际集成电路制造(上海)有限公司 Sanos存储单元结构
US20110124408A1 (en) * 2008-07-30 2011-05-26 Wms Gaming Inc. Gaming System Having Time Period Based Progressives
US8173516B2 (en) * 2010-02-11 2012-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming shallow trench isolation structure
US8450221B2 (en) * 2010-08-04 2013-05-28 Texas Instruments Incorporated Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls
JP2012069709A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体記憶装置
CN102437083A (zh) * 2011-08-17 2012-05-02 上海华力微电子有限公司 一种减小高深宽比工艺填充浅沟隔离槽关键尺寸损失的方法
CN102610551A (zh) * 2011-10-13 2012-07-25 上海华力微电子有限公司 一种减少浅沟槽隔离缺陷的方法
US9099461B2 (en) 2012-06-07 2015-08-04 International Business Machines Corporation Method of manufacturing scaled equivalent oxide thickness gate stacks in semiconductor devices and related design structure
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
CN110612596B (zh) * 2017-04-13 2023-08-15 应用材料公司 用于沉积低介电常数膜的方法与设备
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10847360B2 (en) * 2017-05-25 2020-11-24 Applied Materials, Inc. High pressure treatment of silicon nitride film
JP7190450B2 (ja) 2017-06-02 2022-12-15 アプライド マテリアルズ インコーポレイテッド 炭化ホウ素ハードマスクのドライストリッピング
US10234630B2 (en) 2017-07-12 2019-03-19 Applied Materials, Inc. Method for creating a high refractive index wave guide
US10269571B2 (en) 2017-07-12 2019-04-23 Applied Materials, Inc. Methods for fabricating nanowire for semiconductor applications
US10179941B1 (en) 2017-07-14 2019-01-15 Applied Materials, Inc. Gas delivery system for high pressure processing chamber
CN111095513B (zh) 2017-08-18 2023-10-31 应用材料公司 高压高温退火腔室
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN111095524B (zh) 2017-09-12 2023-10-03 应用材料公司 用于使用保护阻挡物层制造半导体结构的设备和方法
US10643867B2 (en) 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
CN117936417A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
SG11202003438QA (en) 2017-11-16 2020-05-28 Applied Materials Inc High pressure steam anneal processing apparatus
WO2019099255A2 (en) 2017-11-17 2019-05-23 Applied Materials, Inc. Condenser system for high pressure processing system
CN111699549A (zh) 2018-01-24 2020-09-22 应用材料公司 使用高压退火的接缝弥合
WO2019173006A1 (en) 2018-03-09 2019-09-12 Applied Materials, Inc. High pressure annealing process for metal containing materials
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10566188B2 (en) 2018-05-17 2020-02-18 Applied Materials, Inc. Method to improve film stability
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
JP7179172B6 (ja) 2018-10-30 2022-12-16 アプライド マテリアルズ インコーポレイテッド 半導体用途の構造体をエッチングするための方法
KR20210077779A (ko) 2018-11-16 2021-06-25 어플라이드 머티어리얼스, 인코포레이티드 강화된 확산 프로세스를 사용한 막 증착
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
CN109627045B (zh) * 2018-12-11 2021-07-20 宁波伏尔肯科技股份有限公司 一种碳化硅陶瓷磨削后微裂纹的原位弥合方法
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0218934A (ja) * 1988-07-07 1990-01-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2000049159A (ja) * 1998-05-29 2000-02-18 Toshiba Corp 半導体装置およびその製造方法
JP2001135735A (ja) * 1999-11-08 2001-05-18 Nec Corp 不揮発性半導体装置の製造方法
JP2002502126A (ja) * 1998-02-02 2002-01-22 マイクロン・テクノロジー・インコーポレーテッド 半導体装置を形成する方法
JP2002543584A (ja) * 1999-04-22 2002-12-17 アプライド マテリアルズ インコーポレイテッド プラズマラジカルに基板を曝露する装置及び方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4333160A1 (de) 1993-09-29 1995-03-30 Siemens Ag Herstellverfahren für eine nitridierte Siliziumoxidschicht mit verringerter Temperaturbelastung
US6136654A (en) * 1996-06-07 2000-10-24 Texas Instruments Incorporated Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
US5939763A (en) * 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
FR2775120B1 (fr) * 1998-02-18 2000-04-07 France Telecom Procede de nitruration de la couche d'oxyde de grille d'un dispositif semiconducteur et dispositif obtenu
US6204142B1 (en) 1998-08-24 2001-03-20 Micron Technology, Inc. Methods to form electronic devices
JP3538081B2 (ja) * 1999-08-24 2004-06-14 松下電器産業株式会社 半導体装置の製造方法
US6323143B1 (en) 2000-03-24 2001-11-27 Taiwan Semiconductor Manufacturing Company Method for making silicon nitride-oxide ultra-thin gate insulating layers for submicrometer field effect transistors
US6552401B1 (en) * 2000-11-27 2003-04-22 Micron Technology Use of gate electrode workfunction to improve DRAM refresh
KR100389130B1 (ko) * 2001-04-25 2003-06-25 삼성전자주식회사 2비트 동작의 2트랜지스터를 구비한 불휘발성 메모리소자
US6548366B2 (en) * 2001-06-20 2003-04-15 Texas Instruments Incorporated Method of two-step annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
US6780720B2 (en) * 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0218934A (ja) * 1988-07-07 1990-01-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2002502126A (ja) * 1998-02-02 2002-01-22 マイクロン・テクノロジー・インコーポレーテッド 半導体装置を形成する方法
JP2000049159A (ja) * 1998-05-29 2000-02-18 Toshiba Corp 半導体装置およびその製造方法
JP2002543584A (ja) * 1999-04-22 2002-12-17 アプライド マテリアルズ インコーポレイテッド プラズマラジカルに基板を曝露する装置及び方法
JP2001135735A (ja) * 1999-11-08 2001-05-18 Nec Corp 不揮発性半導体装置の製造方法

Also Published As

Publication number Publication date
WO2004070796A3 (en) 2005-06-02
CN1757098B (zh) 2010-08-11
US20100090294A1 (en) 2010-04-15
US7658973B2 (en) 2010-02-09
WO2004070796A2 (en) 2004-08-19
CN1757098A (zh) 2006-04-05
KR101058882B1 (ko) 2011-08-23
KR20050096181A (ko) 2005-10-05
JP2006518551A (ja) 2006-08-10
EP1597752A2 (en) 2005-11-23
US20040248392A1 (en) 2004-12-09
WO2004070796A9 (en) 2004-11-04

Similar Documents

Publication Publication Date Title
JP4895803B2 (ja) 誘電体膜及びゲートスタックの形成方法並びに誘電体膜の処理方法
US9779946B2 (en) System and method for mitigating oxide growth in a gate dielectric
US20040175961A1 (en) Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
KR100993124B1 (ko) 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법
US7429540B2 (en) Silicon oxynitride gate dielectric formation using multiple annealing steps
KR100645306B1 (ko) 기판 처리 방법
US20050221564A1 (en) System and method for mitigating oxide growth in a gate dielectric
TW201017767A (en) Post oxidation annealing of low temperature thermal or plasma based oxidation
JP4742867B2 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置
US8163626B2 (en) Enhancing NAND flash floating gate performance

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111220

R150 Certificate of patent or registration of utility model

Ref document number: 4895803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees