CN1757098B - 利用具有氨的超低压快速热退火调节氧氮化硅的氮分布曲线 - Google Patents

利用具有氨的超低压快速热退火调节氧氮化硅的氮分布曲线 Download PDF

Info

Publication number
CN1757098B
CN1757098B CN2004800056529A CN200480005652A CN1757098B CN 1757098 B CN1757098 B CN 1757098B CN 2004800056529 A CN2004800056529 A CN 2004800056529A CN 200480005652 A CN200480005652 A CN 200480005652A CN 1757098 B CN1757098 B CN 1757098B
Authority
CN
China
Prior art keywords
nitrogen
dielectric film
thin dielectric
film
silicon oxynitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2004800056529A
Other languages
English (en)
Other versions
CN1757098A (zh
Inventor
P·K·纳万卡
G·迈纳
A·莱波特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN1757098A publication Critical patent/CN1757098A/zh
Application granted granted Critical
Publication of CN1757098B publication Critical patent/CN1757098B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种形成包括氮的电介质薄膜的方法。该方法包括利用氮化气体和快速热退火处理将氮加入到电介质薄膜中，其中用于快速热退火处理的超低压等于或小于10Torr。

Description

利用具有氨的超低压快速热退火调节氧氮化硅的氮分布曲线
相关申请
本申请涉及并要求于2003年2月4日递交的序列号为60/445,281的美国临时专利申请的利益，该申请在这里全体参考引入。
背景
1).领域
本发明一般涉及半导体加工领域。更具体地，本发明涉及形成氧氮化硅(SiON或SiOxNy)栅电介质、以及利用快速热处理工艺(RTP)将其集成为叠层栅(gate stack)的方法。
2).相关技术介绍
集成电路顾名思义是由数百万有源和无源器件组成，所述器件例如为晶体管、电容器、和电阻器。晶体管100通常包括源极102、漏极104、和叠层栅106。叠层栅(图1)由衬底108(例如，通常由硅制成)组成，衬底顶上生长有介质110(通常由二氧化硅(SiO2)制成)，介质上罩有电极112(用导电材料例如多晶硅制成)。
为了提供更强的计算能力，趋势就是缩小器件的几何尺寸从而按比例缩小晶体管。摩尔定律的比例化要求，为了增加晶体管速度必须增加栅极驱动电流(gate drive current)。栅极驱动电流由等式(1)给出，可以通过增加栅电容(Cox)来增加栅极驱动电流，而栅电容(由等式(2)示出)的增加可以通过降低介质厚度(d)、或使用介电常数(k)高于现有介质SiO2(k＝3.9)的介质来实现。
(1)ID～μ/Lg*Cox(VDD-VTH)2 ( 2 ) - - - C ox = kA d
其中ID是激励电流；μ是载流子迁移率，Lg是栅长，Cox是栅电容，VDD是开路电压，VTH是阈值电压，k是介电常数，d是电介质厚度，A是器件面积。
为了避免复杂的集成和材料处理等问题，器件制造商会通过减小电介质厚度来尽可能地比例化器件参数。然而，SiO2厚度降到
Figure DEST_PATH_GA20181812200480005652901D00011
以下就会导致很差的栅可靠性，这是由于隧道效应电流的增加、渗透到衬底中的硼的增加和对于很薄氧化物的不良工艺控制造成的。虽然理论上选择使用较高k的栅电介质是非常吸引人的，提供给SiO2的材料不能和与下面的Si衬底和多晶硅栅电极可相容的材料相匹配。另外，使用SiO2也消除了很多材料处理的污染问题，而如果使用稀土氧化物作为栅电介质就必须处理这些污染问题。
将SiO2延伸到0.1μm的技术节点和更小所遇到的挑战包括(1)在晶体管中，例如在具有P+掺杂硼(B)栅电极的PMOS器件中，硼会渗透到栅氧化物和下面的硅衬底内。和(2)减小栅氧化物厚度的同时增加栅泄漏电流。
氮化SiO2层形成氧氮化硅(SiOxNy或SiON)已经演化成一种很有希望的待选方法，以将SiO2介质缩小到0.1μm的一代器件。在电介质薄膜内引入氮会阻止硼并能增加栅电介质的介电常数。介电常数的增加意味着与纯SiO2比较可以使用较厚的介质，因而减少了栅极泄漏。因为氮(N)掺杂可以有效地避免上述在超薄(例如，12埃
Figure DEST_PATH_GA20181812200480005652901D00012
)栅电介质中存在的挑战，因此在电介质薄膜中具有高(≥5％)浓度的氮是很重要的，氮浓度分布曲线的峰值是在栅电介质的顶表面处。
传统地，热处理是在能够一次处理多个晶片(5-100)的炉中进行的。这些炉具有大容积因而难于泵出如此大的容积。这种情形和这个事实——大多数热处理的生长速度会随着处理压力的降低而减小，结合起来，从而在热处理中导致了经常以大气压(760托(Torr))和略低于大气压(＞500Torr)来进行。
从0.2μm代到0.13μm代的器件，热生长的氧氮化硅被用作栅电介质已经若干年。随着器件技术已经从0.2μm发展到0.1μm，栅氧化物已经从＞25埃减薄到＜12埃。因此，为了阻止硼并减少栅泄漏，薄膜中的氮含量必须从＜3％增加到5-10％。如果一氧化氮(NO)和一氧化二氮(N2O)用来生长氧氮化物栅电介质，随着氧氮化物的生长，N同时就进入电介质薄膜，因此氮可以均匀地分布在薄膜内。如果通过在高温下对已有的SiO2层进行退火而利用NO和N2O来形成氧氮化硅，那么氮就是通过在硅衬底/氧化物界面处生长SiON而被引入的。因此，氮在该界面处被引入。后一种情形的氮含量(＜2％)要小于前一种情形的氮含量(4-5％)。
利用N2O直接生长氧氮化硅和用N2O通过对SiO2薄膜退火而形成氧氮化硅，是用于更高代(0.2μm)技术器件的优选方法。如果用厚度＞25
Figure 10003_4
的栅电介质，薄膜中＜2％的氮就足以改善器件性能。随着技术发展到0.13μm，就必须用NO直接生长和NO退火将薄膜中的氮从＜2％增加到4-5％，从而可以相比于未掺杂的SiO2减小泄漏电流，并防止硼透过更薄的介质扩散到衬底中。通过这些技术的任一种引入的氮含量都是不足的，而且如早先解释的那样，氮浓度分布曲线也不适于将SiON延伸到0.1μm代的器件中。降低处理压力只会减小氮进入薄膜的的速度，因此继续在高压下进行氮化处理。
最近用等离子体氮化技术来氮化(将氮加入其中)栅氧化物。这种技术会在多栅极/氧化物界面处产生高浓度氮，从而防止硼渗入氧化物介质。同时，在等离子体氮化处理期间，氧化物介质整体可能被轻微地掺入未缔合的氮，从而减小了初始氧化物上的电氧化物厚度(EOT)。与针对前端处理优化的传统热处理硬件相比，等离子体氮化处理需要的等离子体硬件会引起器件的金属污染和等离子体破坏等问题，并难于维护。等离子体氮化现在面临的挑战是，为获得高性能应用用超薄的电介质(初始氧化物＜10)比例化器件参数电氧化物厚度(EOT)到＜11
Figure 10003_6
、迁移率减退、和减小驱动电流(Idsat)。
最近采取的另一个选择方案就是热氨(NH3)退火，已经证明热氨退火可以加入超过5％的氮，而且在某些工艺条件下可以在介质表面产生比界面处更高的氮含量。由于几个原因这种化学方法并不如NO和N2O化学方法流行。如果用热炉来进行热氮化，NH3化学法是有生产上的价值的，因为即便在ppm水平下O2或水气(H2O)污染会阻止氮进入薄膜或给出不一致的结果。如果是炉处理，在加载晶片的过程中会有大量的空气和水气进入炉中，而除掉这些空气和水气要用掉相当数量的时间，从而造成了从炉边到炉中心晶片薄膜中氮不一致的进入。与NO和N2O化学方法不同，NH3退火会在介质中结合入氢，导致热电子和器件可靠性问题。已经显示，氧氮化硅薄膜中的氢可以这样除去，即，在惰性(N2或Ar)或O2环境中以高温进行短时间的氮化后退火。
随着快速热处理(RTP)的出现以及它和其它处理室集成为群集型工具，NH3处理法成为生产上值得的方法，因为薄膜可以在可控制的环境下被有效地氮化而不会有O2或H2O污染，而且薄膜中的氢也可以通过RTP退火除去。然而，界面峰值问题依然存在。在现有技术中，基底氧化物SiO2薄膜(在单个晶片RTP处理室中或在炉中长成)要经受这样的环境，即，含有有纯NH3或纯NH3和惰性气体(N2或Ar)的混合物、高温(＞850℃)、大气压(760Torr)或亚大气压(＞500Torr)。然而已经观察到，这会导致在初始SiO2薄膜内的双峰分布，在氧氮化硅表面(或有时在多晶硅罩/氧氮化硅界面处)的一个氮峰值、和在氧氮化硅/衬底界面处的第二峰值。即使在反应压力低至100托(Torr)也会发现这种双峰分布。第一峰值负责赋予器件良好的电特性，例如阻止硼和增加介电常数，因此与相似电厚的初始氧化物比较减小了泄漏电流。另一方面第二峰值赋予叠层栅不良的界面特性，导致更大的阈值电压位移和晶体管中电荷载流子的迁移率减退。
已经针对80-100的栅氧化物研究了利用NH3对栅氧化物进行热氮化的动力学。对于用于0.1μm器件技术节点和更小的氧氮化硅电介质薄膜而言，在低泄漏晶体管器件中，厚度必须＜25，而且为获得高性能的晶体管厚度必须＜12
Figure 10003_9
。现在用于形成氧氮化硅的高压NH3处理会在氧氮化硅/衬底界面引起高浓度的氮，从而导致不良的器件性能，限制了利用这种工艺方法比例化到0.1μm的技术或更小。
发明内容
为获得高性能和低泄漏的应用，用NH3形成超薄氧氮化硅(SiON或SiOxNy)薄膜并集成为叠层栅来比例化以用于先进的0.1μm技术节点的器件和更小，现有的将氮加入电介质薄膜例如SiO2的方法并不是有效的。从以下可以清楚的是，本发明的实施例将满足现有技术长期存在的需要和期望。
根据本发明的一个方面，一种形成电介质薄膜的方法包括利用氮化气体和快速热退火处理将氮加入电介质薄膜内。等于或小于大约10Torr的超低压用于快速热退火处理。
根据本发明的另一个方面，一种形成叠层栅的方法包括在衬底上形成二氧化硅薄膜。然后用快速热退火处理和氮化气体将氮加入到二氧化硅薄膜中，其中快速热退火处理是在大约或小于10Torr的压力下发生的。加入氮后，二氧化硅薄膜成为氧氮化硅薄膜。用氮化气体使快速热退火处理继续一段足够长的时间，以将氮加入到二氧化硅薄膜中从而形成氧氮化硅，而且氮浓度大约等于或大于5％。在氧氮化硅上形成覆层(cap layer)。
根据本发明的另一个方面，一种形成叠层栅的方法包括利用氮化气体和快速热退火处理将氮加入到二氧化硅薄膜中。等于或小于大约10Torr的超低压用于快速热退火处理。将氮加入到电介质薄膜中形成氧氮化硅薄膜。将足量的氮加入二氧化硅薄膜形成氧氮化硅后，对氧氮化硅进行后退火处理。
附图说明
本发明的实施例由示例来阐释，并不限于附图中所图示说明的，其中相同的标记表示相同的要素，而且其中：
表1比较了将氮加入二氧化硅薄膜的各种途径；
图1示出了示例性的晶体管；
图2示出了氮浓度分布曲线，其中氧氮化硅薄膜是通过快速热退化(RTA)处理、在存在氨(NH3)的情况下、以高压(例如，大约100Torr或更高)形成的；
图3A-3E示出减小压力对氮浓度分布曲线的影响，其中氧氮化硅薄膜是通过快速热退化(RTA)处理、在存在氨(NH3)的情况下形成的；
图4A-4C示出了处理温度对氮浓度分布曲线的影响，其中氧氮化硅薄膜是通过快速热退化(RTA)处理、在存在氨(NH3)的情况下、以超低压(例如，大约小于或等于10Torr)形成的；
图5A-5C比较了利用等离子体氮化和利用具有NH3的RTA所形成的氧氮化硅薄膜的氮浓度分布曲线；和
图6示出了可以用于本发明的某些实施例的群集工具。
具体实施方式
本发明实施例包括一种形成包括氮——例如SiON或SiOxNy的电介质薄膜的方法，该方法利用具有氨和超低处理压力(例如，大约等于或小于10Torr)的快速热退火处理。在下面的描述中，为了解释起见，给出大量的具体细节以提供对本发明的透彻理解。然而，本领域普通技术人员应该清楚的是没有这些具体细节也可以实践本发明。在其它情况下，并没有描述具体的装置结构和方法以避免遮蔽本发明。下面的描述和附图是对本发明的阐释，不能解释为用于限制本发明。
在一个实施例中，提供了一种形成氧氮化硅电介质薄膜的方法，其利用存在NH3的快速热退火处理，这里称为RTA-NH3。用于形成氧氮化硅薄膜的处理压力是超低压(大约等于或小于10Torr)。另外，改变处理压力可以改变氧氮化硅薄膜中氮的数量和分布。
在另一个实施例中，提供了一种将氧氮化硅薄膜(SiON薄膜或SiOxNy薄膜)集成为叠层栅以形成晶体管的方法，其中所速氧氮化硅薄膜使用RTA-NH3工艺方法形成的。
在一个实施例中，具有形成在其上的二氧化硅(SiO2)薄膜的衬底被置于单个晶片快速热处理(RTP)室内的氨气中，该处理室被设计成能够进行快速热退火(RTA)处理。衬底可以是单晶体硅晶片或通常在本技术领域用于制造半导体器件的硅晶片。在一个实施例中SiO2薄膜可以具有小于30
Figure 10003_10
的厚度。在一个实施例中，进入RTP室的氨气流速在大约100sccm到5slm的范围。应该理解的是根据处理室的尺寸气体流速可以变化。例如上述气体流速是针对200毫米单个晶片的反应室。对于300毫米单个晶片的反应室而言，因为反应室体积的增大可以按比例增加气体流速。在一个实施例中，处理温度在900-1100℃C的范围内，处理压力大约等于或小于10Torr，或可选地，可在0.010Torr到大约10Torr的范围内。该方法利用纯氨气或被惰性气体例如氩气或氮气稀释的气体。结果会形成SiON或SiOxNy。
在一个实施例中，由应用材料有限公司制造的商用减压RTP室硬件例如XE、XE Plus或Radiance可以用来进行RTA-NH3处理以形成SiON或SiOxNy薄膜。这样的减压RTP室可以提供超低处理压力(例如，1Torr或小于10Torr)以利用RTA-NH3来形成SiON或SiOxNy薄膜。在一个实施例中，涡轮泵可以连到或加到RTP室以帮助降低RTP室的整体压力到大约0.010Torr(或10mTorr)。
已经观察到的是，当SiON或SiOxNy薄膜是由存在氨气和高压(例如，100Torr)的RTA形成的，SiON或SiOxNy薄膜中的氮浓度分布曲线表示该氮浓度分布曲线如图2中所示的那样具有两个峰值202和204，其中所述氮浓度分布曲线是由称为飞行时间二次离子质谱测定法(Time-of-Flight Secondary Ion Mass Spectrometry，TOF-SIMS)确定的。第一峰值204表示在氧化物表面氮浓度是高的(大约4×1021单位)，第二峰值202表示在衬底界面处也有相当大的氮浓度(大约2×1021单位)。
发明者发现改变处理条件例如处理压力、温度、和时间可以改变这两个峰值204和202的强度比。如图3A-3E所示，处理压力对峰值202和204的强度比具有很大的影响。如图3A-3E所示，以固定温度1000℃将压力从100Torr减到0.250Torr时，在衬底界面处的第二峰值202完全消失了。从图3A可以看出，当以大约100Torr的压力用RTA-NH3形成SiON或SiOxNy薄膜，存在两个峰值202和204。在图3B中，当以大约10Torr的压力用RTA-NH3形成SiON或SiOxNy薄膜，峰值202减小意味着在衬底界面处的氮浓度减小。类似地，如图3C-3E所示，峰值202在减小直到在大约0.25Torr的处理压力时基本被消除掉。
另外，如图4A-4C所示，以超低压(例如，大约等于或小于大约10Torr)形成SiON或SiOxNy薄膜的同时提高温度会提高表面处的氮浓度峰值204。例如，在图3B中，当用来形成SiON或SiOxNy薄膜的氮化是用大约10Torr和大约1000℃的RTA-NH3来完成的，峰值204大约为3.2X1021浓度单位。在图4C中，当用来形成SiON或SiOxNy薄膜的氮化是用大约10Torr和大约1100℃(高了100℃)的RTA-NH3来完成的，峰值204大约为6×1021浓度单位。
这样，理想地是以超低压(大约≤10Torr)和高温(≥1000-1100℃)来形成SiON或SiOxNy薄膜。在第一峰值204(在SiON或SiOxNy薄膜的表面处)处具有高氮浓度而在衬底界面具有低或基本最小的氮浓度，这种情形为超薄栅电介质提供了理想的分布以用于高级≤0.1μm的技术节点。
在低压下，SiON或SiOxNy薄膜中的氮浓度大小也可以通过改变温度、或者可选地通过保持处理温度恒定而改变处理时间来实现。例如，用大约1000℃、10Torr、10秒钟的RTA-NH3处理，或者用大约1000℃、1Torr、45秒钟的RTA-NH3处理来氮化6
Figure 10003_11
的二氧化硅可以形成同样品质的SiON或SiOxNy薄膜。这样，在恒定的温度下降低压力要求增加时间以在相等厚度的薄膜中获得同样的氮剂量。
图5比较了利用具有RTA-NH3处理的等离子体氮化来生产的SiON或SiOxNy薄膜中的氮浓度分布曲线。在一个实施例中，所用的等离子体氮化处理是现有技术中已知的去耦等离子体氮化(Decoupled PlasmaNitridation，DPN)。DPN技术利用感应耦合来产生氮等离子体并在氧化物薄膜上加入高水平氮。DPN使形成的氧氮化硅薄膜能够在氧化物/衬底界面处具有较少的氮而在氧化物表面具有较高的氮浓度。在DPN中，用氮离子来轰击表面，例如SiO2薄膜，所述氮离子打破SiO2薄膜并将氮离子结合到SiO2薄膜，从而形成SiON或SiOxNy薄膜。SiO2薄膜因此暴露于去耦氮等离子体。在一个实施例中，DPN是在这样的处理室内进行的，该处理室具有在大约5-20mTorr或低于10Torr范围内的压力、存在流速范围在大约100-200sccm的氮气和大约300瓦的等离子体功率。如现有技术中已知的那样，可以根据处理室尺寸和电介质薄膜的体积厚度来调整DPN处理参数。DPN产生的SiON或SiOxNy薄膜不会在衬底界面处有第二峰值202。另外，在两种工艺方法中，即DPN和RTA-NH3处理，SiON或SiOxNy薄膜的特点就是在电介质薄膜的顶表面处具有最大的氮浓度(Ny)，“y”随着深度减小。然而，如图5B-5C中所示，与以超低处理压力进行的RTA-NH3处理相比，用于DPN处理的氮浓度分布曲线的尾部似乎向Si衬底延伸得更近。这在下述情形中反映出来，即当器件加入了用RTA-NH3方法形成的SiON或SiOxNy薄膜，比起加入用等离子体氮化方法形成的SiON或SiOxNy薄膜的器件，其驱动电流会增加。另外，用RTA-NH3方法形成的SiON或SiOxNy薄膜也不会有未缔合的氮。与DPN方法相比，RTA-NH3方法的另一个优点是它可以利用同样的针对前端退火和SiO2生长所开发和优化的RTP反应器。RTP室是为了达到超低金属污染等问题而优化的，因此消除了或最小化了对器件完整性和可靠性的任何影响。
在一个实施例中，包括RTA-NH3处理的SiON或SiOxNy薄膜的叠层栅是由群集工具制成的，例如由应用材料有限公司生产的集成GateStack Centura，用来形成栅极，该栅极具有上述针对改进器件性能所形成的SiON或SiOxNy薄膜。图6所示为群集工具的一个实例。
图6示出一种群集工具600，其包括几个处理室，例如，加载锁定室(loadlock chamber)602和604、RTP室606、608、610、沉积室612(例如用以沉积多晶硅薄膜)、和冷却室614。群集工具600也包括晶片操纵工具616用以将衬底618(例如，晶片)送入或取出特定处理室。晶片操纵工具616通常置于传递室内，传递室与所有的处理室相通。加载锁定室602和604容纳被处理的衬底(例如，晶片)。沉积室612可以是常规的化学或物理蒸汽沉积，如本领域已知的那样可以用来形成薄膜或层。在一个实施例中，沉积室612是一种设计成能够形成多晶硅薄膜或其它电极薄膜的沉积室。室606、608、和610是被设计成能够以减压或超低压(例如，大约等于或小于10Torr)来进行快速热退火(RTA)处理的室。室606、608、和610中的任一个都可以被用来执行上述的RTA-NH3工艺以形成SiON或SiOxNy薄膜。
在一个实施例中，利用减压RTP室例如群集工具600(图6)中的RTP室606生长SiO2电介质薄膜，该薄膜的物理厚度大约为4-15
Figure 10003_12
。SiO2电介质薄膜可以由快速热氧化形成，快速热氧化是一种氧化工艺，其中处理室利用灯在存在氧的情形下快速加热和干燥衬底表面以形成氧化层。对硅衬底(或晶片)的快速热氧化可以在存在O2、O2+N2、O2+Ar、N2O、或N2O+N2气体混合物的情形下用干燥处理快速热氧化进行。气体或气体混合物可以具有大约1-5slm的总流速。可选地，对硅衬底的快速热氧化可以用湿处理方法例如现场蒸汽生成法(In-Situ SteamGeneration，ISSG)在存在O2+H2、O2+H2+N2、或N2O+H2气体的情况下进行，这些气体具有例如含1-13％H2的大约1-5slm的总流速。在一个实施例中，快速热氧化工艺形成SiO2电介质薄膜是在大约800-1000℃的处理温度、大约0.5-50Torr的处理压力下进行大约5-90秒钟形成的，产生厚度在4-15范围内的SiO2电介质薄膜。
在一个实施例中，在RTP室606中形成SiO2电介质薄膜后，衬底被传递到另一RTP室，例如群集工具600中的RTP室608，处于惰性(例如，N2或Ar)环境中而且传递室压力小于或大约为10Torr从而将氮加入到SiO2电介质薄膜中形成SiON或SiOxNy薄膜。RTP室608可以是减压室反应器例如应用材料有限公司的反应器XE、XE Plus、或Radiance。RTP室608设计成可以将NH3、N2、或Ar引入从而形成如先前讨论的SiON或SiOxNy。在一个实施例中，具有SiO2电介质薄膜的衬底被加热到大约900-1100℃的高温，并向处理室例如RTP室608通入纯NH3或NH3+惰性气体(例如，N2或Ar)。处理室内的压力降到小于或大约等于10Torr。在这种条件下形成的SiON或SiOxNy具有类似图3C-3D中所示的那些分布的氮浓度分布曲线。SiON或SiOxNy的氮浓度等于或大于5％。SiO2薄膜内的氮峰值浓度出现在SiO2薄膜的顶表面。
在一个实施例中，SiON或SiOxNy薄膜置于另一个RTP室例如群集工具600(图6)中的RTP室610，进行后氮化退火(PNA)处理。PNA方法的化学成分可以是纯N2或O2+N2气体混合物。当使用的是纯N2化学成分，PNA可以在与用来形成SiON或SiOxNy薄膜的RTA-NH3工艺相同的RTP室(例如，RTP室610)内进行。在一个实施例中，PNA包括以小于或等于大约5Torr的总压力将具有SiON或SiOxNy薄膜的衬底加热到1000-1100℃的高温。在一个实施例中，向RTP室(例如，RTP室608或610)内通入大约1slm的纯N2气大约60秒钟。接着N2流向RTP室，通入1slm的O2或O2+N2气体混合物大约15秒钟。应该理解的是，上述的流速仅仅是针对特定的反应室或处理室尺寸(例如，200毫米反应室)的实例。因为体积的不同可以为其它尺寸的反应室按比例调节(增加或减小)流速。
在一个实施例中，接着PNA处理工艺，将含氮的栅电介质(SiON或SiOxNy)薄膜罩上导电层，例如多晶硅薄膜。多晶硅薄膜可以在沉积室中形成，例如群集工具600(图6)中的沉积室612。这就完成了叠层栅的形成。然后衬底可以被传送到冷却室例如冷却室614，再被传递到储存区域例如加载锁定室614以进行进一步的测试、或其它本领域已知的工艺。
应该理解的是，除了上述的群集工具600，包括栅电介质薄膜和多晶硅覆膜的叠层栅可以在一个处理室或几个处理室中形成。例如，首先在一个室内形成SiO2电介质薄膜。然后，为快速热退火而调节同一个处理室从而以超低压进行氮化处理以形成SiON或SiOxNy薄膜。然后，调节同一个处理室以针对SiON或SiOxNy薄膜进行PNA。而且，在同一个处理室内形成SiON或SiOxNy薄膜上的多晶硅薄膜。
在一个实施例中，用这里描述的叠层栅形成的晶体管具有优化的性能，这是因为由于使用群集工具600所带来的连续一致的处理环境或周围环境。对叠层栅的处理是在没有任何处理之间中断的情况下进行的。这样，与在各种处理之间存在中断的处理相比，在减小的电氧化物厚度、泄漏、或驱动电流方面，可以获得更好的比例化。
表1概括了各种将氮加入到SiO2薄膜的处理，包括常规处理和本发明示例性实施例的处理。表1显示出，利用本发明示例性实施例将氮加到SiO2薄膜中会给出较好的氮浓度分布曲线。另外，如上述的那样，本发明的示例性实施例允许调节氮浓度分布曲线从而为特定的应用获得理想的SiON或SiOxNy薄膜。
如表1所示，当氮化处理使用NO、或NO+O2的气体混合物用混合生长工艺来进行，从而以热方式生长SiON或SiOxNy薄膜。遍及SiO2薄膜的加入氮的浓度([N])分布在衬底界面处具有高氮浓度。当氮化工艺使用N2O退火用常规工艺来进行，加入的氮会邻近Si衬底-SiO2界面。另外，加入的氮浓度不足以阻止硼进入电介质薄膜或减小0.1μm器件中的泄漏。当氮化工艺使用NO退火用常规工艺来进行，加入的氮在Si衬底-SiO2界面处的氮浓度略高于N2O退火工艺。然而，已经观察到硼易于陷入SiO2薄膜内，导致不良的界面性质，而且泄漏电流的减小并不显著。
当氮化工艺如本领域目前实施的那样，是利用等于或大于100Torr的高压NH3退火工艺进行的，加入到SiO2薄膜内的氮具有双峰氮浓度分布。如先前讨论的那样，氮浓度分布曲线包括在薄膜表面处的氮峰值和在衬底-SiO2界面处的氮峰值。以高压NH3退火处理产生的氮浓度高于NO退火处理产生的氮浓度。薄膜表面处的氮易于捕获硼，但是衬底SiO2界面处的氮会引起不良的界面性质，从而导致晶体管中较大的阈值电压位移和电荷载流子的迁移率减退。当氮化工艺使用等离子体氮化来进行的，就会产生可接受的氮浓度分布分布曲线。高氮浓度产生在SiO2薄膜的表面。表面的氮可以阻止硼。等离子体氮化可以形成超薄电介质薄膜(＜10
Figure 10003_14
)，但显示出会在这样的超薄薄膜中引起驱动电路减弱。
当氮化工艺使用本发明示例性实施例的超低压(例如，≤10Torr)RTA NH3处理进行，氮浓度分布分布曲线在SiO2薄膜的表面处具有高氮浓度，并且没有双峰分布。同样，超低压RTA-NH3工艺可以形成减小到小于11的电氧化物厚度。
虽然描述了氨(NH3)用于很多示例性实施例中，但可以理解的是任何氮化或渗氮气体都可以使用或代替氨气。例如，可以用超低压(例如，等于或小于大约10Torr)的快速热退火处理来使用NO或N2O以形成SiON或SiOxNy。关于使用超低压RTA-NH3实施例特征的讨论因此也适用于使用其它合适氮化或渗氮剂(例如，NO和N2O)在超低压用RTA进行氮化处理。
虽然几个示例性实施例被表述和以附图示出，应该理解的是这样的实施例仅仅是阐释性的，并不是用于限制本发明，而且本发明并不局限于所示和所描述的特定结构和装置，因为对于本领域普通技术人员而言可以进行改进。
在一个实施例中，从栅氧化物形成到N掺杂介质层和栅极形成，整个叠层栅是在具有多个室(例如，群集工具)、在不破坏真空的单个工具内制造的。先进的技术节点(≤0.1μm)具有若干单层氧化物薄膜作为栅电介质。在单个工具内以可控制的环境、在不破坏真空和无人进行的操作/干扰的条件下处理叠层栅会消除对器件完整性的任何危害，这种危害是由多次暴露到处理环境和操纵晶片而产生的污染或损坏造成的。
虽然几个示例性实施例被表述和以附图示出，应该理解的是这样的实施例仅仅是阐释性的，并不是用于限制本发明，而且本发明并不局限于所示和所描述的特定结构和装置，因为对于本领域普通技术人员而言可以进行改进。

Claims (25)

1.一种形成含氮电介质薄膜的方法，包括：
利用氨气体和快速热退火处理将氮加入电介质薄膜内，其中用于快速热退火处理的超低压等于或小于10Torr，其中加入所述电介质薄膜的所述氮仅形成一个氮浓度峰值，并且其中所述氮浓度峰值在所述电介质薄膜的顶表面处形成。
2.如权利要求1所述的形成含氮电介质薄膜的方法，其中，加入到所述电介质薄膜中的氮具有等于或大于5％的氮浓度。
3.如权利要求1所述的形成含氮电介质薄膜的方法，其中，所述电介质薄膜的厚度等于或小于12埃。
4.如权利要求1所述的形成含氮电介质薄膜的方法，其中，所述电介质薄膜是二氧化硅。
5.如权利要求1所述的形成含氮电介质薄膜的方法，其中，加入氮后，形成氧氮化硅。
6.一种形成叠层栅的方法，包括：
在衬底上形成二氧化硅薄膜；
用快速热退火处理和氨气体将氮加入到二氧化硅薄膜中，其中，快速热退火处理是在等于或小于10Torr的压力下发生的，加入氮后，在所述衬底上形成氧氮化硅薄膜；
用氨气体使快速热退火处理继续一段足量的时间，以将氮加入到所述二氧化硅薄膜中从而形成氧氮化硅薄膜，其中氮浓度等于或大于5％，其中加入所述二氧化硅薄膜的所述氮仅形成一个氮浓度峰值，并且其中所述氮浓度峰值在所述二氧化硅薄膜的顶表面处形成；和
在所述氧氮化硅薄膜上形成覆层。
7.如权利要求6所述的形成叠层栅的方法，其中，所述快速热退火处理发生的温度在900-1100℃之间。
8.如权利要求6所述的形成叠层栅的方法，进一步包括：
形成所述氧氮化硅后，对氧氮化硅薄膜进行后退火处理，其中所述后退火处理发生的温度在1000-1100℃之间。
9.如权利要求8所述的形成叠层栅的方法，其中，所述后退火处理发生的压力小于或等于5Torr。
10.一种形成电介质薄膜的方法，包括：
用快速热退火处理和氨气体将氮加入到二氧化硅薄膜中，其中用于快速热退火处理的超低压等于或小于10Torr，将氮加入到所述二氧化硅薄膜中形成氧氮化硅薄膜，其中加入所述二氧化硅薄膜的所述氮仅形成一个氮浓度峰值，并且其中所述氮浓度峰值在所述二氧化硅薄膜的顶表面处形成；和
当浓度等于或大于5％的氮被加入所述二氧化硅薄膜后，对所述氧氮化硅薄膜进行后退火处理。
11.如权利要求10所述的形成电介质薄膜的方法，其中，所述二氧化硅薄膜的厚度等于或小于12埃。
12.如权利要求10所述的形成电介质薄膜的方法，进一步包括：形成所述二氧化硅薄膜。
13.一种形成叠层栅的方法，包括：
将衬底放入群集工具中的第一处理室中，所述群集工具具有多个处理室；
在所述第一处理室内在硅晶片上形成二氧化硅薄膜；
在不破坏真空的情况下，将衬底从所述第一处理室传递到第二处理室，所述第二处理室用于在降低的压力下进行快速热退火处理；
将氨气体引入到所述第二处理室中，同时将所述第二处理室的压力保持在等于或小于10Torr以形成氧氮化硅薄膜；和
继续将所述氨气体通入所述第二处理室一段足够长的时间，以将氮加入到所述二氧化硅薄膜中到氮浓度等于或大于5％，其中加入所述二氧化硅薄膜的所述氮仅形成一个氮浓度峰值，并且其中所述氮浓度峰值在所述二氧化硅薄膜的顶表面处形成。
14.如权利要求13所述的形成叠层栅的方法，包括：
在引入氨气体的同时保持温度在900-1100℃之间。
15.如权利要求13所述的形成叠层栅的方法，包括：
形成所述氧氮化硅薄膜后，对衬底进行后退火处理，其中所述后退火处理发生的温度在1000-1100℃之间。
16.如权利要求15所述的形成叠层栅的方法，其中，所述后退火处理发生在第三处理室中。
17.如权利要求15所述的形成叠层栅的方法，其中，所述后退火处理发生的压力为5Torr。
18.一种处理电介质薄膜的方法，包括：
将所述电介质薄膜暴露到压力等于或小于10Torr的氨气体中；
在将所述电介质薄膜暴露到所述氨气体期间对所述电介质薄膜进行快速热退火处理，从而将氮加入到所述电介质薄膜中形成氧氮化硅薄膜，其中加入所述电介质薄膜的所述氮仅形成一个氮浓度峰值，并且其中所述氮浓度峰值在所述电介质薄膜的顶表面处形成。
19.如权利要求18所述的处理电介质薄膜的方法，其中，所述电介质薄膜是二氧化硅。
20.如权利要求18所述的处理电介质薄膜的方法，其中，加入氮后，形成氧氮化硅薄膜。
21.如权利要求18所述的处理电介质薄膜的方法，其中，所述快速热退火处理发生的温度在900-1100℃之间。
22.如权利要求20所述的处理电介质薄膜的方法，进一步包括：
形成所述氧氮化硅薄膜后，对所述氧氮化硅薄膜进行后退火处理，其中所述后退火处理发生的温度在1000-1100℃之间。
23.如权利要求22所述的处理电介质薄膜的方法，其中，所述后退火处理发生的压力小于或等于5Torr。
24.如权利要求18所述的处理电介质薄膜的方法，其中，继续对所述电介质薄膜进行快速热退火处理，直到在所述电介质薄膜中加入的氮浓度至少为5％。
25.如权利要求20所述的处理电介质薄膜的方法，进一步包括：对所述氧氮化硅薄膜进行后退火处理，其中在所需浓度的氮被加入到所述电介质薄膜后，所述氧氮化硅薄膜是在无氮的气氛下进行后退火的。
CN2004800056529A 2003-02-04 2004-02-04 利用具有氨的超低压快速热退火调节氧氮化硅的氮分布曲线 Expired - Lifetime CN1757098B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US44528103P 2003-02-04 2003-02-04
US60/445,281 2003-02-04
PCT/US2004/003442 WO2004070796A2 (en) 2003-02-04 2004-02-04 Tailoring nitrogen profile in silicon oxynitride using rapid thermal annealing with ammonia under ultra-low pressure

Publications (2)

Publication Number Publication Date
CN1757098A CN1757098A (zh) 2006-04-05
CN1757098B true CN1757098B (zh) 2010-08-11

Family

ID=32850981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800056529A Expired - Lifetime CN1757098B (zh) 2003-02-04 2004-02-04 利用具有氨的超低压快速热退火调节氧氮化硅的氮分布曲线

Country Status (6)

Country Link
US (2) US7658973B2 (zh)
EP (1) EP1597752A2 (zh)
JP (1) JP4895803B2 (zh)
KR (1) KR101058882B1 (zh)
CN (1) CN1757098B (zh)
WO (1) WO2004070796A2 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070816A1 (ja) * 2003-02-06 2004-08-19 Tokyo Electron Limited プラズマ処理方法，半導体基板及びプラズマ処理装置
JP3866667B2 (ja) * 2003-02-26 2007-01-10 株式会社東芝 半導体装置の製造方法
US7429540B2 (en) * 2003-03-07 2008-09-30 Applied Materials, Inc. Silicon oxynitride gate dielectric formation using multiple annealing steps
JP2005101503A (ja) * 2003-03-26 2005-04-14 Fujitsu Ltd 半導体装置及びその製造方法
US7682988B2 (en) * 2004-08-31 2010-03-23 Texas Instruments Incorporated Thermal treatment of nitrided oxide to improve negative bias thermal instability
JP4745247B2 (ja) * 2004-11-05 2011-08-10 株式会社日立国際電気 半導体装置の製造方法
US7927933B2 (en) * 2005-02-16 2011-04-19 Imec Method to enhance the initiation of film growth
US20070010103A1 (en) * 2005-07-11 2007-01-11 Applied Materials, Inc. Nitric oxide reoxidation for improved gate leakage reduction of sion gate dielectrics
US7737050B2 (en) * 2006-10-30 2010-06-15 International Business Machines Corporation Method of fabricating a nitrided silicon oxide gate dielectric layer
US7575986B2 (en) * 2007-08-08 2009-08-18 Applied Materials, Inc. Gate interface relaxation anneal method for wafer processing with post-implant dynamic surface annealing
KR20090036850A (ko) * 2007-10-10 2009-04-15 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 제조 방법
US8163660B2 (en) * 2008-05-15 2012-04-24 Cypress Semiconductor Corporation SONOS type stacks for nonvolatile change trap memory devices and methods to form the same
CN101621007A (zh) * 2008-07-03 2010-01-06 中芯国际集成电路制造(上海)有限公司 Sanos存储单元结构
US20110124408A1 (en) * 2008-07-30 2011-05-26 Wms Gaming Inc. Gaming System Having Time Period Based Progressives
US8173516B2 (en) * 2010-02-11 2012-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming shallow trench isolation structure
US8450221B2 (en) 2010-08-04 2013-05-28 Texas Instruments Incorporated Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls
JP2012069709A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体記憶装置
CN102437083A (zh) * 2011-08-17 2012-05-02 上海华力微电子有限公司 一种减小高深宽比工艺填充浅沟隔离槽关键尺寸损失的方法
CN102610551A (zh) * 2011-10-13 2012-07-25 上海华力微电子有限公司 一种减少浅沟槽隔离缺陷的方法
US9099461B2 (en) 2012-06-07 2015-08-04 International Business Machines Corporation Method of manufacturing scaled equivalent oxide thickness gate stacks in semiconductor devices and related design structure
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
US10453678B2 (en) * 2017-04-13 2019-10-22 Applied Materials, Inc. Method and apparatus for deposition of low-k films
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10847360B2 (en) * 2017-05-25 2020-11-24 Applied Materials, Inc. High pressure treatment of silicon nitride film
KR102574914B1 (ko) 2017-06-02 2023-09-04 어플라이드 머티어리얼스, 인코포레이티드 보론 카바이드 하드마스크의 건식 스트리핑
US10234630B2 (en) 2017-07-12 2019-03-19 Applied Materials, Inc. Method for creating a high refractive index wave guide
US10269571B2 (en) 2017-07-12 2019-04-23 Applied Materials, Inc. Methods for fabricating nanowire for semiconductor applications
US10179941B1 (en) 2017-07-14 2019-01-15 Applied Materials, Inc. Gas delivery system for high pressure processing chamber
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
CN111095524B (zh) 2017-09-12 2023-10-03 应用材料公司 用于使用保护阻挡物层制造半导体结构的设备和方法
US10643867B2 (en) 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
KR102396319B1 (ko) 2017-11-11 2022-05-09 마이크로머티어리얼즈 엘엘씨 고압 프로세싱 챔버를 위한 가스 전달 시스템
CN111373519B (zh) 2017-11-16 2021-11-23 应用材料公司 高压蒸气退火处理设备
KR20200075892A (ko) 2017-11-17 2020-06-26 어플라이드 머티어리얼스, 인코포레이티드 고압 처리 시스템을 위한 컨덴서 시스템
CN111699549A (zh) 2018-01-24 2020-09-22 应用材料公司 使用高压退火的接缝弥合
JP7239598B2 (ja) 2018-03-09 2023-03-14 アプライド マテリアルズ インコーポレイテッド 金属含有材料の高圧アニーリングプロセス
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10566188B2 (en) 2018-05-17 2020-02-18 Applied Materials, Inc. Method to improve film stability
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
CN112640065A (zh) 2018-10-30 2021-04-09 应用材料公司 用于蚀刻用于半导体应用的结构的方法
CN112996950B (zh) 2018-11-16 2024-04-05 应用材料公司 使用增强扩散工艺的膜沉积
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
CN109627045B (zh) * 2018-12-11 2021-07-20 宁波伏尔肯科技股份有限公司 一种碳化硅陶瓷磨削后微裂纹的原位弥合方法
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372578B1 (en) * 1999-11-08 2002-04-16 Nec Corporation Manufacturing method of non-volatile semiconductor device
US6372581B1 (en) * 1998-02-18 2002-04-16 France Telecom Process for nitriding the gate oxide layer of a semiconductor device and device obtained

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0728039B2 (ja) * 1988-07-07 1995-03-29 松下電器産業株式会社 半導体装置の製造方法
DE4333160A1 (de) * 1993-09-29 1995-03-30 Siemens Ag Herstellverfahren für eine nitridierte Siliziumoxidschicht mit verringerter Temperaturbelastung
US6136654A (en) * 1996-06-07 2000-10-24 Texas Instruments Incorporated Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
US5939763A (en) * 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
US6475927B1 (en) * 1998-02-02 2002-11-05 Micron Technology, Inc. Method of forming a semiconductor device
JP2000049159A (ja) * 1998-05-29 2000-02-18 Toshiba Corp 半導体装置およびその製造方法
US6204142B1 (en) 1998-08-24 2001-03-20 Micron Technology, Inc. Methods to form electronic devices
US6450116B1 (en) 1999-04-22 2002-09-17 Applied Materials, Inc. Apparatus for exposing a substrate to plasma radicals
JP3538081B2 (ja) * 1999-08-24 2004-06-14 松下電器産業株式会社 半導体装置の製造方法
US6323143B1 (en) 2000-03-24 2001-11-27 Taiwan Semiconductor Manufacturing Company Method for making silicon nitride-oxide ultra-thin gate insulating layers for submicrometer field effect transistors
US6552401B1 (en) * 2000-11-27 2003-04-22 Micron Technology Use of gate electrode workfunction to improve DRAM refresh
KR100389130B1 (ko) * 2001-04-25 2003-06-25 삼성전자주식회사 2비트 동작의 2트랜지스터를 구비한 불휘발성 메모리소자
US6548366B2 (en) * 2001-06-20 2003-04-15 Texas Instruments Incorporated Method of two-step annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
US6780720B2 (en) * 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372581B1 (en) * 1998-02-18 2002-04-16 France Telecom Process for nitriding the gate oxide layer of a semiconductor device and device obtained
US6372578B1 (en) * 1999-11-08 2002-04-16 Nec Corporation Manufacturing method of non-volatile semiconductor device

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
Bensahel D.Front-end, single-wafer diffusion processing for advanced 300-nm fabrication lines.microelectronic engineering56 1-2.2001,49-59. *
BensahelD.Front-end single-wafer diffusion processing for advanced 300-nm fabrication lines.microelectronic engineering56 1-2.2001
G.Q.Lo D.K.Shih
G.Q.Lo,D.K.Shih,W.Ting, and D.L.Kwong.effects of post-nitridation anneals on radiation hardnessinrapid thermal nitrided gate oxides.applied physics letters55 23.1989,2405-2407. *
Sagnes I.Controlled thin oxidation and nitridation in a single wafer cluster tool.materials research society symposium proceedings.1995,253-258. *
Su.H P..High-performance nitrided oxides fabricated by very-low-pressure nitridation technique.japanese journal of applied physics34 4A.1995,1816-1821.
Su.H P..High-performance nitrided oxides fabricated by very-low-pressure nitridation technique.japanese journal of applied physics34 4A.1995,1816-1821. *

Also Published As

Publication number Publication date
CN1757098A (zh) 2006-04-05
US20040248392A1 (en) 2004-12-09
JP2006518551A (ja) 2006-08-10
KR101058882B1 (ko) 2011-08-23
WO2004070796A3 (en) 2005-06-02
JP4895803B2 (ja) 2012-03-14
US20100090294A1 (en) 2010-04-15
KR20050096181A (ko) 2005-10-05
EP1597752A2 (en) 2005-11-23
WO2004070796A9 (en) 2004-11-04
US7658973B2 (en) 2010-02-09
WO2004070796A2 (en) 2004-08-19

Similar Documents

Publication Publication Date Title
CN1757098B (zh) 利用具有氨的超低压快速热退火调节氧氮化硅的氮分布曲线
TWI225668B (en) Substrate processing method
CN1967780B (zh) 用于制作场效应晶体管的栅极电介质的方法
US7429540B2 (en) Silicon oxynitride gate dielectric formation using multiple annealing steps
US8021987B2 (en) Method of modifying insulating film
US20040175961A1 (en) Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
US20070207628A1 (en) Method for forming silicon oxynitride materials
US7923360B2 (en) Method of forming dielectric films
CN103069552A (zh) 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管
US20070096104A1 (en) Semiconductor device having a mis-type fet, and methods for manufacturing the same and forming a metal oxide film
JP2001085427A (ja) 酸窒化膜およびその形成方法
US8163626B2 (en) Enhancing NAND flash floating gate performance
CN100487877C (zh) 半导体器件的制造方法
US6830996B2 (en) Device performance improvement by heavily doped pre-gate and post polysilicon gate clean
CN1762045A (zh) 用于较低eot等离子体氮化的栅电介质的两步后氮化退火
KR100325699B1 (ko) 반도체 소자의 텅스텐-메탈 게이트 구조 형성 방법
JP4719422B2 (ja) 半導体装置の製造方法
KR100530149B1 (ko) 반도체 소자의 게이트 전극 제조 방법
KR20010008427A (ko) 금속 게이트전극 형성방법
TW201034078A (en) Methods for forming conformal oxide layers on semiconductor devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20100811