KR100530149B1 - 반도체 소자의 게이트 전극 제조 방법 - Google Patents
반도체 소자의 게이트 전극 제조 방법 Download PDFInfo
- Publication number
- KR100530149B1 KR100530149B1 KR1019980025651A KR19980025651A KR100530149B1 KR 100530149 B1 KR100530149 B1 KR 100530149B1 KR 1019980025651 A KR1019980025651 A KR 1019980025651A KR 19980025651 A KR19980025651 A KR 19980025651A KR 100530149 B1 KR100530149 B1 KR 100530149B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- doped polysilicon
- tungsten
- tungsten silicide
- wsi
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 229920005591 polysilicon Polymers 0.000 claims abstract description 31
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 19
- 239000010937 tungsten Substances 0.000 claims abstract description 18
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 18
- -1 tungsten nitride Chemical class 0.000 claims abstract description 15
- 238000011065 in-situ storage Methods 0.000 claims abstract description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000005121 nitriding Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 23
- 230000004888 barrier function Effects 0.000 abstract description 15
- 238000000151 deposition Methods 0.000 abstract description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 8
- 230000008021 deposition Effects 0.000 abstract description 5
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 5
- 239000000853 adhesive Substances 0.000 abstract description 4
- 230000001070 adhesive effect Effects 0.000 abstract description 4
- 229910052731 fluorine Inorganic materials 0.000 abstract description 4
- 238000000137 annealing Methods 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 3
- 239000011737 fluorine Substances 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 abstract description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 abstract 1
- 239000002019 doping agent Substances 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- UZPZYFDULMKDMB-UHFFFAOYSA-N 1,2-dichloro-3,4-dimethylbenzene Chemical group CC1=CC=C(Cl)C(Cl)=C1C UZPZYFDULMKDMB-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical group [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속하는 기술 분야
본 발명은 반도체 소자의 게이트 전극 제조 방법에 관한 것임.
2. 발명이 해결하고자 하는 기술적 과제
텅스텐-폴리사이드(W-Polycide) 구조의 게이트 제조시 도프트(doped) 폴리실리콘을 증착한 후 WF6를 이용하여 텅스텐 실리사이드(WSix)를 증착하는데, 후속 열처리 공정시 도프트 폴리실리콘 내의 인(P) 및 텅스텐 실리사이드 증착시 함유된 불소(F)에 의해 텅스텐 실리사이드층의 접착 강도가 저하하고 소자의 GOI 특성이 저하되어 이러한 문제점을 해결하기 위하여 도프트 폴리실리콘층과 텅스텐 실리사이드층 사이에 확산 방지막을 형성하여야 하는데, 어닐링법, 플라즈마법 또는 질소 이온 주입법에 의해 확산 방지막을 형성하는 경우 공정과정이 복잡해지고 열 버젯(thermal budget)에 의한 문제점이 발생하며 결함이 다수 포함된 확산 방지층이 형성되어 소자의 특성이 저하되는 문제점을 해결하기 위함.
3. 발명의 해결 방법의 요지
텅스텐 실리사이드를 증착하기 전 도프트 폴리실리콘층 표면에 WF6와 N2를 이용한 고주파 플라즈마에 의해 전도성 텅스텐 나이트라이드 확산 방지막을 인-시투 플라즈마 화학 기상 증착법으로 상온에서 증착하여 소자의 특성을 개선할 수 있음.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 텅스텐-폴리사이드(W-Polycide) 구조의 게이트 제조시 텅스텐 실리사이드(W-Silycide) 증착 전 도프트 폴리실리콘 표면에 WF6와 N2를 이용한 고주파 플라즈마에 의해 전도성 텅스텐 나이트라이드(WNx) 확산 방지막을 인-시투(in-situ) 플라즈마 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition ;PECVD)으로 상온에서 증착하여 소자의 GOI(Gate Oxide Integrity)특성을 개선할 수 있는 반도체 소자의 게이트 전극 제조 방법에 관한 것이다.
소자의 고집적화에 따른 신호 처리 속도 개선의 측면에서 텅스텐-폴리사이드 구조의 게이트가 종래의 폴리실리콘을 대체하여 사용되고 있다. 일반적으로 텅스텐 실리사이드(WSix)의 증착 방법에는 SiH4(모노사일렌 ;MS)를 WF6로 환원시켜 증착하는 MS 공정과 SiH2Cl2(디클로로사일렌 ;DCS)를 WF6로 환원시켜 증착하는 DCS 공정이 있다.
DCS 공정과 MS 공정 모두 실리콘 소오스 기체의 환원 기체로서 WF6를 이용하므로 증착된 WSix층 내에는 DCS 공정의 경우 1016～1017 at./cm3, MS 공정의 경우 1019～1020 at./cm3의 농도로 불소(F)가 함유된다. WSix층 내의 F는 후속 열공정 진행시 게이트 산화층 쪽으로 확산하여 게이트 산화층의 두께를 증가시키고, 도프트 폴리실리콘(doped poly-Si)과 게이트 산화층과의 계면에 불휘발성 전하 센터(fixed charge center)를 형성하여 GOI(Gate Oxide Integrity) 특성을 저하시킨다.
따라서, MS 공정에 비하여 DCS 공정이 선호되며 DCS 공정에 의하여 WSix층을 증착하는 경우도 1016～1017 at./cm3의 농도로 WSix층 내에 F가 함유되므로 F의 확산을 차단함과 동시에 전기 전도성을 갖는 확산 방지막이 필요하다. 또한 DCS 공정의 경우 WSix가 550～650℃의 온도에서 증착되므로 하부 도프트 폴리실리콘 내의 인(P)이 WSix의 증착 표면으로 확산하여 WSix와 도프트 폴리실리콘의 계면에서 텅스텐-리치(W-rich) 조성이 확보되어 산화막 특성, 텅스텐-폴리사이드(W-polycide) 층의 후속 산화 공정(게이트 산화 공정, 스페이서 산화막 증착 공정) 및 WSix층의 접착 강도가 저하하게 된다. 그러므로 전도성 확산 방지막은 P의 확산을 억제시키기 위해서도 필수적이다.
이러한 확산 방지막은 실리콘 나이트라이드(SiNx)와 텅스텐 나이트라이드(WNx)을 이용하여 형성할 수 있다.
종래에는 도프트 폴리실리콘층 표면에 SiNx층 또는 WNx를 형성하기 위하여 N2O 분위기 열처리(annealing)법, NH3 플라즈마 질화(plasma nitridation)법, 질소이온 주입법 등이 이용되어 왔다. 그러나 N2O 분위기 열처리(annealing)법 및 NH3 플라즈마(plasma)법의 경우 고온에서 복합형 기체를 사용함에 따라 공정이 복잡하며 도프트 폴리실리콘(doped poly-Si)층 내의 도펀트(dopant) 농도분포 변화 등 열처리 과정(thermal budget)에 의한 문제점이 수반되고, 질소이온 주입법의 경우 결함이 다수 포함된 SiNx층(또는 WNx)이 형성되어 식각(etch) 특성을 저하시키기 때문에 단일형 기체를 사용하고 상온에서 결정상태가 우수한 확산 방지막을 형성시키는 새로운 공정이 요구되고 있는 실정이다.
이에 따라 SiNx층을 형성하는데 있어서, 텅스텐-폴리사이드 구조의 게이트 제조시 WSix증착 전 도프트 폴리실리콘층의 표면을 고주파 질소 플라즈마에 의해 인-시투(in-situ) 질화처리(nitridation)하여 상온에서 SiN층을 형성하는 방법을 이용하였다.
그러나 SiNx는 그 특성면에서 WNx와 비교하여 확산 방지막으로 부적합한 문제점이 있다. [표 1]에 SiNx와 WNx의 특성을 비교하였다.
[표 1]
이와 같이, SiNx는 도프트 폴리실리콘층과의 접착 강도 및 자연 산화막 생성 두께 면에서는 유리하지만 그 외에는 WNx보다 물성이 떨어지므로 F 또는 P의 확산을 방지하기 위한 전도성 확산 방지막으로는 WNx보다 부적합한 단점이 있다.
따라서, 본 발명은 텅스텐 실리사이드(WSix)를 증착하기 전 도프트 폴리실리콘층 표면에 WF6와 N2를 이용한 고주파 플라즈마에 의해 전도성 텅스텐 나이트라이드 확산 방지막을 인-시투 플라즈마 화학 기상 증착법으로 상온에서 증착하여 소자의 특성을 개선할 수 있는 반도체 소자의 게이트 전극 제조 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 게이트 전극 제조 방법은 반도체 기판 상에 게이트 산화층 및 도프트 폴리실리콘층을 순차적으로 형성하는 단계와, 상기 도프트 폴리실리콘층 상에 WF6와 N2를 이용한 고주파 플라즈마 화학기상증착법에 의해 인-시투 질화처리에 의해 텅스텐 나이트라이드층을 형성하는 단계와, 상기 텅스텐 나이트라이드층 상에 텅스텐 실리사이드층을 형성하는 단계와, 상기 층들을 패터닝한 후, 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 1(c)는 본 발명에 따른 게이트 전극 제조 방법을 설명하기 위해 도시한 소자의 단면도이다.
도 1(a)에 도시된 바와 같이, 반도체 기판(10) 상부에 게이트 산화층(11) 및 도프트 폴리실리콘층(12)을 순차적으로 형성한다.
여기에서, 게이트 산화층(11)은 50 ～ 100Å의 두께로 형성한다. 한편, 도프트 폴리실리콘층(12)은 500～700℃의 온도에서 사일렌(SiH4) 가스를 반응 기체로 사용하고 도펀트(dopant)로 PH3를 이용하여 화학기상증착법으로 증착된다. 이때, SiH4와 PH3의 혼합비는 1.1:1.5 ～ 1.5:1.8이 되도록 하며, 이와 같은 조건에서 형성한 도프트 폴리실리콘층(12)의 두께는 500 ～ 1000Å이 되도록 한다.
이후, 도 1(b)에 도시된 바와 같이, 전체 구조 상부에 확산 방지막으로 사용될 텅스텐 나이트라이드(WNx)층(13)을 형성한다.
확산 방지막으로 사용될 물질은 열적 안정성이 있으면서 WSix층 및 도프트 폴리실리콘층(12)과의 반응성이 적고, WSix층 및 도프트 폴리실리콘층(12)과의 일함수 차가 적어 플랫밴드 전압(Vfb)의 변화를 유발시키지 않으며, 전기전도도가 큰 특성을 가져야 한다. 이러한 특성을 만족하는 소재로는 티타늄 나이트라이드(TiN)와 WNx가 있는데, TiN은 티타늄(Ti)과 도프트 폴리실리콘간의 반응성으로 인하여 전도성 확산 방지막으로는 부적합한 결점이 있다. 이에 따라 본 발명에서는 WNx를 확산 방지막으로 사용한다.
텅스텐-폴리사이드 게이트에서 WSix층의 F 및 도프트 폴리실리콘 내의 P에 대한 전도성 확산 방지막으로써 가장 적합한 WNx가 형성되기 위해서는 다음의 [화학식 1] 내지 [화학식 3]과 같은 반응이 진행되어야 한다.
[화학식 1]
N2 → N + N
[화학식 2]
WF6 → W + 2F3
[화학식 3]
W + N → WNx
이러한 반응은 반응 자유 에너지 값이 음의 값이 되는 약 850～1000℃에서 진행되지만 RF 플라즈마를 이용하는 경우 활성화된 N+ 이온과 W+ 이온 간의 반응에 의하여 전도성 확산 방지막으로써 가장 적합한 WNx는 상온에서 진행될 수 있다. 또한, RF 방전에 의해 플라즈마를 형성시키면 DC 방전 플라즈마에서 나타나는 동일전하 누적층 형성이 억제되어 반응이온의 반발(repulsion)현상 즉, 정전기적 척력에 의해 동일 전하의 이온이 반응 표면으로 이동하지 못하는 현상이 배제되므로 W와 N 간의 반응 효율이 증가되어 결정성이 우수한 WNx가 형성된다.
이와 같이 결정성이 우수한 WNx층(13)은 고주파 플라즈마 화학기상증착법(RF plasma CVD)에 의한 인-시투 질화처리로 형성된다.
즉, WSix층을 증착하기 전 WSix층을 형성하기 위한 챔버와 동일한 챔버에서 고주파 플라즈마에 의해 WF6와 N2 기체를 방전시키므로써 형성된다. 여기에서 이용되는 플라즈마의 형태는 13.56MHz의 파형을 갖는 고효율성 고주파를 공급하여 행해지며, WF6와 N2의혼합비는 1:1.7 내지 1:2로 한다. 이와 같은 조건에 의해 형성되는 WNx층(13)은 40 ～ 100Å의 두께를 갖는다.
도 1(c)는 전체 구조 상부에 텅스텐 실리사이드(WSix)층(14)을 형성한 후 게이트영역을 패터닝한 후의 소자의 단면도이다. WSix층(14)은 500 ～ 650℃의 온도에서 CVD법에 의해 형성되며, 반응 기체로서 디클로로사일렌(SiH2Cl2)과 WF6를 이용한다. 이때, SiH2Cl2와 WF6의 혼합비는 2～3 : 1～1.5가 되도록 하며, 이와 같은 조건으로 형성된 WSix층(14)의 두께는 500～1000Å이 된다. 또한, 도프트 폴리실리콘층(12)과 WSix층(14)의 접착강도 증가와 산화 특성 향상을 위하여 WSix 내 실리콘(Si)의 화학론적 당량비(x)는 2～2.8로 한다.
이와 같이 하여 WSix층(14)을 형성한 후 게이트 영역을 패터닝한 다음 600～900℃의 온도에서 열처리하여 육방격자 구조에서 정방격자 구조로 변화된 텅스텐-폴리사이드 구조의 게이트가 형성된다.
이와 같은 방법으로 형성된 게이트는 전도성 확산 방지층인 WNx층(13)에 의해 WSix층(14) 형성시 함유된 F가 게이트 산화층 쪽으로 확산되는 것을 방지할 수 있고, 도프트 폴리시리콘층(12) 내의 P이 표면으로 확산되는 것을 방지하여 WSix/WNx/도프트 폴리실리콘의 계면 특성을 향상시킬 수 있다.
상술한 바와 같이, 본 발명에 따르면 도프트 폴리실리콘층 내의 인이 텅스텐 실리사이드층 표면으로 확산되는 것을 방지할 수 있어 도프트 폴리실리콘층과 텅스텐 실리사이드층 간의 접착 강도가 증가되고 산화 특성이 개선된다. 또한 텅스텐 실리사이드층의 텅스텐과 텅스텐 나이트라이드층의 텅스덴 간의 화학적 친화력을 통하여 접착 강도의 향상과 동시에 균일 에너지 밴드를 나타내는 텅스텐 실리사이드/텅스텐 나이트라이드/도프트 폴리실리콘의 계면이 확보됨에 의해 플랫밴드 전압(Vfb)의 변화가 감소되므로 트랜지스터의 특성을 개선할 수 있으며, 텅스텐 실리사이드층 형성시 함유된 불소가 게이트 산화층쪽으로 확산되는 것을 방지할 수 있어 GOI 특성을 개선할 수 있다. 뿐만 아니라, 텅스텐 실리사이드/도프트 폴리실리콘 계면에서 도프트 폴리실리콘층의 소모에 의한 계면 그루빙(grooving) 현상이 텅스텐 나이트라이드층에 의해 배제되므로 균일계면 확보에 의해 소자의 전기적 특성을 안정화시킬 수 있고, 후속 열처리 공정시 도프트 폴리실리콘 내의 도펀트 재분포 현상이 텅스텐 나이트라이드층에 의해 억제되어 도프트 폴리실리콘의 저항 균일성을 배가시킬 수 있다.
도 1(a) 내지 1(c)는 본 발명에 따른 게이트 전극 제조 방법을 설명하기 위해 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
10 : 반도체 기판 11 : 게이트 산화층
12 : 도프트 폴리실리콘층 13 : 텅스텐 나이트라이드층
14 : 텅스텐 실리사이드층
Claims (3)
- 반도체 기판 상에 게이트 산화층 및 도프트 폴리실리콘층을 순차적으로 형성하는 단계와,상기 도프트 폴리실리콘층 상에 WF6와 N2를 이용한 고주파 플라즈마 화학기상증착법에 의해 인-시투 질화처리에 의해 텅스텐 나이트라이드층을 형성하는 단계와,상기 텅스텐 나이트라이드층 상에 텅스텐 실리사이드층을 형성하는 단계와,상기 층들을 패터닝한 후, 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 전극 제조 방법.
- 제 1 항에 있어서,상기 WF6와 N2의 혼합비는 1:1.7 내지 1:2로 하는 것을 특징으로 하는 반도체 소자의 게이트 전극 제조 방법.
- 제 1 항에 있어서,상기 텅스텐 나이트라이드층의 두께는 40 내지 100Å이 되도록 형성하는 것을 특징으로 하는 반도체 소자의 게이트 전극 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025651A KR100530149B1 (ko) | 1998-06-30 | 1998-06-30 | 반도체 소자의 게이트 전극 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980025651A KR100530149B1 (ko) | 1998-06-30 | 1998-06-30 | 반도체 소자의 게이트 전극 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000004221A KR20000004221A (ko) | 2000-01-25 |
| KR100530149B1 true KR100530149B1 (ko) | 2006-02-03 |
Family
ID=19542038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980025651A KR100530149B1 (ko) | 1998-06-30 | 1998-06-30 | 반도체 소자의 게이트 전극 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100530149B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100911103B1 (ko) * | 2002-12-26 | 2009-08-06 | 매그나칩 반도체 유한회사 | 반도체 소자 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920018929A (ko) * | 1991-03-22 | 1992-10-22 | 김광호 | 반도체장치의 폴리사이드 게이트전극구조 및 그 제조방법 |
| KR970018658A (ko) * | 1995-09-21 | 1997-04-30 | 김광호 | 확산방지층을 함유하는 게이트 구조 및 그 제조방법 |
| KR970077210A (ko) * | 1996-05-22 | 1997-12-12 | 김주용 | 텅스텐 실리사이드를 갖는 반도체소자 제조방법 |
| JPH10135460A (ja) * | 1996-10-29 | 1998-05-22 | Internatl Business Mach Corp <Ibm> | Ｍｏｓｆｅｔデバイスおよびその製造方法 |
-
1998
- 1998-06-30 KR KR1019980025651A patent/KR100530149B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920018929A (ko) * | 1991-03-22 | 1992-10-22 | 김광호 | 반도체장치의 폴리사이드 게이트전극구조 및 그 제조방법 |
| KR970018658A (ko) * | 1995-09-21 | 1997-04-30 | 김광호 | 확산방지층을 함유하는 게이트 구조 및 그 제조방법 |
| KR970077210A (ko) * | 1996-05-22 | 1997-12-12 | 김주용 | 텅스텐 실리사이드를 갖는 반도체소자 제조방법 |
| JPH10135460A (ja) * | 1996-10-29 | 1998-05-22 | Internatl Business Mach Corp <Ibm> | Ｍｏｓｆｅｔデバイスおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000004221A (ko) | 2000-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6821835B2 (en) | Chemical vapor deposition of silicate high dielectric constant materials | |
| KR100313091B1 (ko) | 반도체장치의 ＴａＯＮ 게이트절연막 형성방법 | |
| US7622401B2 (en) | Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device | |
| US7923322B2 (en) | Method of forming a capacitor | |
| US7476916B2 (en) | Semiconductor device having a mis-type fet, and methods for manufacturing the same and forming a metal oxide film | |
| KR20030041088A (ko) | 유전체 박막 제조 방법 및 시스템 | |
| JP2001085427A (ja) | 酸窒化膜およびその形成方法 | |
| KR100530149B1 (ko) | 반도체 소자의 게이트 전극 제조 방법 | |
| KR100325699B1 (ko) | 반도체 소자의 텅스텐-메탈 게이트 구조 형성 방법 | |
| KR100255165B1 (ko) | 반도체소자의제조방법 | |
| KR19990002883A (ko) | 반도체 소자의 폴리사이드 게이트 형성 방법 | |
| KR100367398B1 (ko) | 금속 게이트전극 형성방법 | |
| KR100247904B1 (ko) | 반도체 장치의 제조방법 | |
| KR100361864B1 (ko) | 반도체소자의 제조방법 | |
| JP2005277318A (ja) | 高誘電体薄膜を備えた半導体装置及びその製造方法 | |
| EP0844668A2 (en) | MOS structure of semiconductor device and method of manufacturing the same | |
| KR0184942B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| KR20010008583A (ko) | 반도체소자의 금속 게이트전극 형성방법 | |
| KR20000027848A (ko) | 반도체 장치의 게이트 전극 형성 방법 | |
| KR970000704B1 (ko) | 반도체 소자 캐패시터 유전층 제조방법 | |
| KR20050067484A (ko) | 하드마스크질화막을 포함하는 반도체 소자의 게이트전극및 그 형성 방법 | |
| KR20000004533A (ko) | 반도체소자의 전하저장전극 제조방법 | |
| KR20050001908A (ko) | 반도체소자의 캐패시터 제조방법 및 캐패시터 | |
| KR20040001849A (ko) | 반도체 소자의 텅스텐 실리사이드 게이트 제조 방법 | |
| KR20020010808A (ko) | 반도체소자의 게이트전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |