KR970077210A - 텅스텐 실리사이드를 갖는 반도체소자 제조방법 - Google Patents

텅스텐 실리사이드를 갖는 반도체소자 제조방법 Download PDF

Info

Publication number
KR970077210A
KR970077210A KR1019960017354A KR19960017354A KR970077210A KR 970077210 A KR970077210 A KR 970077210A KR 1019960017354 A KR1019960017354 A KR 1019960017354A KR 19960017354 A KR19960017354 A KR 19960017354A KR 970077210 A KR970077210 A KR 970077210A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor device
tungsten
wny
manufacturing semiconductor
Prior art date
Application number
KR1019960017354A
Other languages
English (en)
Other versions
KR100197660B1 (ko
Inventor
엄금용
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960017354A priority Critical patent/KR100197660B1/ko
Publication of KR970077210A publication Critical patent/KR970077210A/ko
Application granted granted Critical
Publication of KR100197660B1 publication Critical patent/KR100197660B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 텅스텐 실리사이드 제조방법에 관한 것으로, 텅스텐 실리사이드를 형성할 때 하부의 게이트 산화막으로 F가 침투되는 것을 해소하기 위하여 게이트를 형성할 때 폴리실리콘층 상부에 비정질상태의 WNy층을 성장한 다음, 그 상부에 텅스텐층을 성장시킨 후, 열처리 공정으로 텅스텐 실리사이드를 형성하는 기술이다.

Description

텅스텐 실리사이드를 갖는 반도체소자 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도 및 제5도는 본 발명에 의해 폴리실리콘층과 텅스텐 실리사이드막 사이에 비정질의 WNy층을 형성한 단면도.

Claims (4)

  1. 반도체소자 제조방법에 있어서, 반도체기판상부에 게이트 산화막과 폴리실리콘층, 비정질의 WNy층 및 텅스텐층을 순차적으로 형성하는 단계와, 열처리 공정으로 상기 텅스텐층을 텅스텐 실리사이드층으로 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체소자 제조방법.
  2. 제1항에 있어서, 상기 비정질의 WNy층은 7SiH2Cl2+2WF6+NH3의 가스를 공급하여 증착하는 것을 특징으로 하는 반도체소자 제조방법.
  3. 제1항에 있어서, 상기 WNy층은 20-40Å의 두께로 형성하고, 상기 텅스텐층은 1000-1500Å의 두께로 형성하는 것을 특징으로 하는 반도체소자 제조방법.
  4. 제1항에 있어서, 상기 열처리 공정은 N2분위기와 800-900℃의 온도에서 실시하는 것을 특징으로 하는 반도체소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960017354A 1996-05-22 1996-05-22 텅스텐 실리사이드를 갖는 반도체 소자 제조방법 KR100197660B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960017354A KR100197660B1 (ko) 1996-05-22 1996-05-22 텅스텐 실리사이드를 갖는 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017354A KR100197660B1 (ko) 1996-05-22 1996-05-22 텅스텐 실리사이드를 갖는 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR970077210A true KR970077210A (ko) 1997-12-12
KR100197660B1 KR100197660B1 (ko) 1999-06-15

Family

ID=19459418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017354A KR100197660B1 (ko) 1996-05-22 1996-05-22 텅스텐 실리사이드를 갖는 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR100197660B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100282436B1 (ko) * 1997-12-11 2001-03-02 김영환 반도체 소자의 제조방법
KR100367398B1 (ko) * 1998-12-30 2003-02-20 주식회사 하이닉스반도체 금속 게이트전극 형성방법
KR100530149B1 (ko) * 1998-06-30 2006-02-03 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548538B1 (ko) * 1999-06-28 2006-02-02 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법
KR100709461B1 (ko) * 2001-06-29 2007-04-18 주식회사 하이닉스반도체 텅스텐 게이트 형성 방법
KR101001151B1 (ko) 2008-07-23 2010-12-15 주식회사 하이닉스반도체 반도체 소자 및 비휘발성 메모리 소자의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100282436B1 (ko) * 1997-12-11 2001-03-02 김영환 반도체 소자의 제조방법
KR100530149B1 (ko) * 1998-06-30 2006-02-03 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 제조 방법
KR100367398B1 (ko) * 1998-12-30 2003-02-20 주식회사 하이닉스반도체 금속 게이트전극 형성방법

Also Published As

Publication number Publication date
KR100197660B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR970003718A (ko) 모스 전계 효과 트랜지스터 형성 방법
KR960042936A (ko) 집적 회로 구조물 상에서 형성되는 폴리실리콘/규화 텅스텐 다층 복합체, 및 이것의 제조 방법
KR970060371A (ko) 집적 텅스텐 실리사이드 및 처리 방법
KR970077210A (ko) 텅스텐 실리사이드를 갖는 반도체소자 제조방법
KR960026953A (ko) 반도체장치의 게이트전극 및 그 형성방법
KR970003719A (ko) 반도체소자의 제조방법
KR20040001861A (ko) 금속게이트전극 및 그 제조 방법
KR960042961A (ko) 반도체 소자의 확산방지층 형성방법
KR950015593A (ko) 반도체 소자의 확산방지용 티타늄나이트라이드 박막 형성방법
KR970077070A (ko) 텅스텐 실리사이드를 갖는 반도체소자 제조방법
KR970067636A (ko) 텅스텐 실리사이드 형성방법
KR970018658A (ko) 확산방지층을 함유하는 게이트 구조 및 그 제조방법
KR960026167A (ko) 반도체 소자의 콘택방법
KR970018661A (ko) 장벽층을 갖는 텅스텐 폴리사이드 게이트 전극 형성 방법
KR970052303A (ko) 반도체 소자의 금속 배선 형성 방법
KR980005545A (ko) 반도체 소자의 제조방법
KR950025868A (ko) 반도체 소자의 비트라인 형성방법
KR980005615A (ko) 반도체 소자의 금속배선 형성방법
KR980005579A (ko) 반도체 소자의 베리어 금속층 형성 방법
KR20020010808A (ko) 반도체소자의 게이트전극 형성 방법
KR960035875A (ko) 반도체 소자의 게이트전극 형성방법
KR970008352A (ko) 반도체 장치의 티타늄(Ti) 폴리사이드 게이트 형성방법
KR980005583A (ko) 반도체 소자의 게이트 전극 형성방법
KR960026198A (ko) 반도체 소자의 콘택홀 매립방법
KR970013421A (ko) 박막트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060124

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee