KR970013421A - 박막트랜지스터 제조방법 - Google Patents
박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR970013421A KR970013421A KR1019950027195A KR19950027195A KR970013421A KR 970013421 A KR970013421 A KR 970013421A KR 1019950027195 A KR1019950027195 A KR 1019950027195A KR 19950027195 A KR19950027195 A KR 19950027195A KR 970013421 A KR970013421 A KR 970013421A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- manufacturing
- manufacturing thin
- gate electrode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 239000010409 thin film Substances 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 4
- 229910008807 WSiN Inorganic materials 0.000 claims abstract 2
- 238000000151 deposition Methods 0.000 claims abstract 2
- 238000000059 patterning Methods 0.000 claims abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 2
- 229920005591 polysilicon Polymers 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims abstract 2
- 238000010438 heat treatment Methods 0.000 abstract 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract 1
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 박막트랜지스터의 제조방법에 관한 것으로, 박막트랜지스터 제조시 게이트전극으로 사용하는 텅스텐 실리사이드이 고온 열처리 공정시 발생하는 크랙을 방지하기 위한 것이다. 본 발명은 박막트랜지스터의 제조방법에 있어서, 기판상에 폴리실리콘/WSi/WSiN의 적층구조를 연속적으로 증착하여 형성한 후, 패터닝하여 게이트전극을 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
첨부된 도면은 본 발명에 의한 박막트랜지스터 제조방법을 도시한 공정순서도.
Claims (1)
- 박막트랜지스터의 제조방법에 있어서, 기판상에 폴리실리콘/WSi/WSiN의 적층구조를 연속적으로 증착하여 형성한 후, 패터닝하여 게이트전극을 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950027195A KR0156216B1 (ko) | 1995-08-29 | 1995-08-29 | 박막트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950027195A KR0156216B1 (ko) | 1995-08-29 | 1995-08-29 | 박막트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970013421A true KR970013421A (ko) | 1997-03-29 |
| KR0156216B1 KR0156216B1 (ko) | 1998-10-15 |
Family
ID=19424932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950027195A KR0156216B1 (ko) | 1995-08-29 | 1995-08-29 | 박막트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0156216B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6103607A (en) * | 1998-09-15 | 2000-08-15 | Lucent Technologies | Manufacture of MOSFET devices |
-
1995
- 1995-08-29 KR KR1019950027195A patent/KR0156216B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0156216B1 (ko) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900017095A (ko) | 반도체장치의 실리사이드 형성방법 | |
| KR900011018A (ko) | 반도체장치 | |
| KR970013421A (ko) | 박막트랜지스터 제조방법 | |
| KR920022401A (ko) | 반도체장치의 제조방법 | |
| KR970018720A (ko) | 박막트랜지스터 제조방법 | |
| KR970077210A (ko) | 텅스텐 실리사이드를 갖는 반도체소자 제조방법 | |
| KR970003508A (ko) | 반도체소자의 제조방법 | |
| KR930011300A (ko) | 마스크롬 제조방법 | |
| KR960035875A (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR920018929A (ko) | 반도체장치의 폴리사이드 게이트전극구조 및 그 제조방법 | |
| KR950025868A (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR930011110A (ko) | 반도체 기억소자의 비트라인 제조 방법 및 그 구조 | |
| KR970077717A (ko) | 반도체장치의 게이트 형성방법 | |
| KR970003479A (ko) | 반도체 장치의 매복접촉 형성방법 | |
| KR970052938A (ko) | 코발트실리사이드막 형성방법 | |
| KR970054416A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR970052255A (ko) | 반도체 소자의 콘택홀 매립 방법 | |
| KR920015532A (ko) | 디램 셀 제조방법 | |
| KR980005497A (ko) | 폴리사이드 구조의 전도막 형성방법 | |
| KR900010931A (ko) | 콘택부위의 불순물 확산방지방법 | |
| KR960026478A (ko) | 트랜지스터의 게이트전극 형성방법 | |
| KR970077070A (ko) | 텅스텐 실리사이드를 갖는 반도체소자 제조방법 | |
| KR980005444A (ko) | 폴리사이드 게이트 형성방법 | |
| KR970054331A (ko) | 저저항 및 고저항의 게이트 전극을 구비하는 반도체 소자 제조방법 | |
| KR920015572A (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030701 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |