KR960026478A - 트랜지스터의 게이트전극 형성방법 - Google Patents
트랜지스터의 게이트전극 형성방법 Download PDFInfo
- Publication number
- KR960026478A KR960026478A KR1019940038473A KR19940038473A KR960026478A KR 960026478 A KR960026478 A KR 960026478A KR 1019940038473 A KR1019940038473 A KR 1019940038473A KR 19940038473 A KR19940038473 A KR 19940038473A KR 960026478 A KR960026478 A KR 960026478A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- forming
- transistor
- film
- oxide film
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 게이트전극 형성시 게이트 산화막에 가해지는 스트레스를 완화시키는 트랜지스터의 게이트전극 형성방법에 관한 것으로, 게이트산화막(3), 폴리실리콘막(4), 실리사이드막(6)의 적층 구조로 이루어지는 반도체 소자의 게이트전극 형성시 게이트산화막에 가해지는 스트레스를 완화시키는 트랜지스터의 게이트전극 형성방법에 있어서, 상기 폴리실리콘막(4)과 실리사이드막(6) 사이에 스트레스 완층막(5)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 트랜지스터의 게이트전극 형성방법.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1C도는 본 발명의 제1실시예의 따른 게이트전극 형성 과정을 나타내는 공정 단면도. 제2A도 내지 제2C도는 본 발명의 제2실시예에 따른 공정 단면도. 제3A도 내지 제3C도는 본 발명의 제3실시예에 따른 공정 단면도.
Claims (4)
- 게이트산화막, 폴리실리콘막, 실리사이드막의 적층 구조로 이루어지는 반도체 소자의 게이트전극 형성시 게이트산화막에 가해지는 스트레스를 완화시키는 트랜지스터의 게이트전극 형성방법에 있어서, 상기 폴리실리콘막과 실리사이드막 사이에 스트레스 완층막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 트랜지스터의 게이트전극 형성방법.
- 제1항에 있어서, 상기 스트레스 완층막은 비정질실리콘막인 것을 특징으로 하는 트랜지스터의 게이트전극 형성방법.
- 게이트산화막, 제1폴리실리콘막, 실리사이드막의 적층 구조로 이루어지는 반도체 소자의 게이트전극 형성시 게이트산화막에 가해지는 스트레스를 완화시키는 트랜지스터의 게이트전극 형성방법에 있어서, 상기 실리사이드막 상부에 제2폴리실리콘막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 트랜지스터의 게이트전극 형성방법.
- 제3항에 있어서, 상기 제2폴리실리콘막 상부에 실리사이드막을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 트랜지스터의 게이트전극 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940038473A KR960026478A (ko) | 1994-12-29 | 1994-12-29 | 트랜지스터의 게이트전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940038473A KR960026478A (ko) | 1994-12-29 | 1994-12-29 | 트랜지스터의 게이트전극 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960026478A true KR960026478A (ko) | 1996-07-22 |
Family
ID=66769949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940038473A KR960026478A (ko) | 1994-12-29 | 1994-12-29 | 트랜지스터의 게이트전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960026478A (ko) |
-
1994
- 1994-12-29 KR KR1019940038473A patent/KR960026478A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970003718A (ko) | 모스 전계 효과 트랜지스터 형성 방법 | |
| KR960026478A (ko) | 트랜지스터의 게이트전극 형성방법 | |
| KR940027060A (ko) | 폴리 사이드 구조를 갖는 게이트 전극 형성 방법 | |
| KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
| KR920015641A (ko) | 전계효과 트랜지스터가 구비된 반도체 디바이스 제조방법 | |
| KR930011110A (ko) | 반도체 기억소자의 비트라인 제조 방법 및 그 구조 | |
| KR960026904A (ko) | 박막 트랜지스터 제조방법 | |
| KR950004548A (ko) | 반도체소자 제조방법 | |
| KR950021647A (ko) | 디램셀 형성방법 | |
| KR950021106A (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR970003479A (ko) | 반도체 장치의 매복접촉 형성방법 | |
| KR920022507A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR970054416A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR940020587A (ko) | 이중 게이트 박막트랜지스터 구조 및 그 제조 방법 | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR960043288A (ko) | 반도체 박막트렌지스터(tft)와 그 형성방법 | |
| KR920015592A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR930022562A (ko) | 박막 트랜지스터형 sram 셀의 형성시 역방향 기생 pn 다이오드 제거방법 | |
| KR970018213A (ko) | 반도체 장치에서 필드 산화막 제조 방법 | |
| KR940016891A (ko) | 트랜지스터 및 이의 제조방법 | |
| KR950002069A (ko) | 박막트랜지스터의 게이트 노드 콘택 형성방법 | |
| KR970004017A (ko) | 스태틱 랜덤 억세스 메모리소자 및 그 제조방법 | |
| KR970013421A (ko) | 박막트랜지스터 제조방법 | |
| KR920020604A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR940001423A (ko) | Eprom 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |