KR950021106A - 반도체 소자의 게이트전극 형성방법 - Google Patents
반도체 소자의 게이트전극 형성방법 Download PDFInfo
- Publication number
- KR950021106A KR950021106A KR1019930030787A KR930030787A KR950021106A KR 950021106 A KR950021106 A KR 950021106A KR 1019930030787 A KR1019930030787 A KR 1019930030787A KR 930030787 A KR930030787 A KR 930030787A KR 950021106 A KR950021106 A KR 950021106A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- silicon film
- film
- implanted
- gate oxide
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 기판(1) 상에 필드 산화막(2) 및 게이트 산화막(3)을 차례로 형성하는 단계, 상기 게이트 산화막(3) 상에 불순물이 주입된 비정질 실리콘막(4)을 증착하는 단계, 상기 비정질 실리콘막(4) 상에 불순물이 주입되지 않은 다결정실리콘막(5)을 증착한 후 에치백(etch back)하는 단계, 상변화한 불순물이 주입된 다결정 실리콘막(4)의 소정 부위를 게이트 패턴닝하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법에 관한 것으로, 게이트 산화막에 가해지는 응력변화를 줄여 게이트 산화막의 특성을 향상시키는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1C도는 본 발명에 따른 게이트 전극 형성 공정도.
Claims (1)
- 반도체 소자의 게이트 전극 형성 방법에 있어서, 반도체 기판(1) 상에 필드 산화막(2) 및 게이트 산화막(3)을 차례로 형성하는 단계, 상기 게이트 산화막(3) 상에 불순물이 주입된 비정질 실리콘막(4)을 증착하는 단계, 상기 비정질 실리콘막(4) 상에 불순물이 주입되지 않은 다결정실리콘막(5)을 증착한 후 에치백(etch back)하는 단계, 상변화한 불순물이 주입된 다결정 실리콘막(4)의 소정 부위를 게이트 패턴닝하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030787A KR950021106A (ko) | 1993-12-29 | 1993-12-29 | 반도체 소자의 게이트전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930030787A KR950021106A (ko) | 1993-12-29 | 1993-12-29 | 반도체 소자의 게이트전극 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950021106A true KR950021106A (ko) | 1995-07-26 |
Family
ID=66853244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930030787A KR950021106A (ko) | 1993-12-29 | 1993-12-29 | 반도체 소자의 게이트전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950021106A (ko) |
-
1993
- 1993-12-29 KR KR1019930030787A patent/KR950021106A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920018893A (ko) | 반도체장치의 소자분리방법 | |
| KR950021106A (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
| KR950021109A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR940008118A (ko) | 게이트의 스트레스를 완화시키는 박막트랜지스터 제조 방법 | |
| KR950004584A (ko) | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 | |
| KR950021201A (ko) | 반도체 소자의 스페이서 형성방법 | |
| KR950004548A (ko) | 반도체소자 제조방법 | |
| KR970052346A (ko) | 반도체 소자의 실리사이드막 제조방법 | |
| KR970003426A (ko) | 반도체 장치의 제조 방법 | |
| KR960026478A (ko) | 트랜지스터의 게이트전극 형성방법 | |
| KR940015678A (ko) | 반도체 소자의 폴리실리콘 레지스터 제조방법 | |
| KR940016944A (ko) | 실리콘 질화막을 사용한 얕은 접합 형성방법 | |
| KR970018746A (ko) | 반도체 장치의 캐패시터 형성방법 | |
| KR970052987A (ko) | 반도체장치의 웰(well) 형성방법 | |
| KR950009980A (ko) | 반도체 소자의 소오스/드레인 영역 형성방법 | |
| KR940001346A (ko) | 반도체 소자분리막 제조방법 | |
| KR970011137B1 (en) | Source/drain junction formation method | |
| KR970052785A (ko) | 반도체 소자 제조방법 | |
| KR910013475A (ko) | 초대규모 집적회로 씨엠오에스 트랜지스터 제조방법 | |
| KR910005441A (ko) | 실리사이드를 사용한 매설 접촉 형성방법 | |
| KR950021113A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR970054392A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR920010979A (ko) | Ldd 트랜지스터 제조방법 | |
| KR940002937A (ko) | 반도체 소자의 콘택 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |