KR970054392A - 반도체 소자의 트랜지스터 제조방법 - Google Patents
반도체 소자의 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR970054392A KR970054392A KR1019950059667A KR19950059667A KR970054392A KR 970054392 A KR970054392 A KR 970054392A KR 1019950059667 A KR1019950059667 A KR 1019950059667A KR 19950059667 A KR19950059667 A KR 19950059667A KR 970054392 A KR970054392 A KR 970054392A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- forming
- semiconductor device
- transistor
- manufacturing
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 트랜지스터의 제조방법에 관한 것으로서, 반도체 소자 제조공정중 LDD 구조 형성을 위한 스페이서 형성시, 실리콘 기판위에 직접 스페이서를 형성하지 않고 비정질 실리콘층 상부에서 미리 스페이서를 형성시킴으로써 실리콘기판상에 어떠한 결합이 발생되지 않도록 함으로써 정션부에서의 누설전류 특성이 향상되어 신뢰성이 높은 소자의 제작을 가능하게 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2E도는 본 발명의 방법에 따른 LDD 구조의 반도체 소자의 트랜지스터 제조공정단계를 도시한 단면도.
Claims (6)
- 반도체 기판상에 게이트 산화막을 형성하는 공정과, 상기 게이트 산화막상에 폴리실리콘층을 형성하는 공정과 상기 폴리실리콘층 상부에 텅스텐 실리사이드층을 형성하는 공정과 상기 텅스텐 실리사이드층 상부로 산화막과 질화막을 차례로 형성하는 공정과, 일련의 게이트전극을 형성하기 위해 상기 질화막으로부터 산화막, 텅스텐 실리사이드층을 차례로 건식식각하는 공정과, 전체 구조 상부에 스페이서 산화막을 형성하는 공정과, 상기 스페이서 산화막을 블랭킷 식각으로 상기 텅스텐 실리사이드층 하부의 폴리실리콘층까지 연속해서 식각하는 공정과, 전체 구조 상부에 소오스/드레인 이온주입공정을 진행하기 위한 스크린 산화막을 형성하는 공정과, 전체 구조 상부에 고농도의 불순물 이온주입하여 소오스/드레인 전극을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 소자의 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 게이트전극 형성시 비정질 실리콘을 사용하는 것을 특징으로 하는 반도체 소자의 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 스크린 산화막으로 MOT 또는 TEOS를 사용하는 것을 특징으로 하는 반도체 소자의 트랜지스터의 제조방법.
- 제1항 또는 제3항에 있어서, 상기 스크린 산화막을 CVD산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터의 제조방법.
- 제1항 또는 제3항에 있어서, 상기 스크린 산화막의 증착두께는 10A∼300A 인 것을 특징으로 하는 반도체 소자의 트랜지스터의 제조방법.
- 제1항 또는 제3항에 있어서, 상기 스크린 산화막의 증착시 증착온도는 500∼800℃인 것을 특징으로 하는 반도체 소자의 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950059667A KR970054392A (ko) | 1995-12-27 | 1995-12-27 | 반도체 소자의 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950059667A KR970054392A (ko) | 1995-12-27 | 1995-12-27 | 반도체 소자의 트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970054392A true KR970054392A (ko) | 1997-07-31 |
Family
ID=66620174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950059667A KR970054392A (ko) | 1995-12-27 | 1995-12-27 | 반도체 소자의 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970054392A (ko) |
-
1995
- 1995-12-27 KR KR1019950059667A patent/KR970054392A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970054392A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JP2874175B2 (ja) | 半導体装置の製造方法 | |
| JP2777101B2 (ja) | トランジスタとその製造方法 | |
| KR970003682A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| KR970054387A (ko) | 모스트랜지스터 제조 방법 | |
| KR970054416A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR970018701A (ko) | 반도체 장치의 트랜지스터 제조방법 | |
| KR920015619A (ko) | 엘리베이티드 소스/드레인형 mos fet의 제조방법 | |
| KR19990057406A (ko) | 탑 게이트형 박막 트랜지스터의 제조 방법 | |
| KR970030927A (ko) | 박막 트랜지스터의 제조 방법 | |
| KR940012653A (ko) | 박막트랜지스터 제조방법 | |
| KR970054501A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR970030301A (ko) | 반도체 소자의 접합영역 형성방법 | |
| KR970004037A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR960036021A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| KR940016902A (ko) | 모스(mos) 트랜지스터 제조방법 | |
| KR970052346A (ko) | 반도체 소자의 실리사이드막 제조방법 | |
| KR970013120A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR920007185A (ko) | Dmos트랜지스터의 제조방법 | |
| KR970008588A (ko) | 반도체 기억소자 및 그 제조방법 | |
| KR980005878A (ko) | 반도체 장치의 모스트랜지스터 제조방법 | |
| KR970053012A (ko) | 반도체 소자 제조 방법 | |
| KR980005894A (ko) | 반도체 장치의 모스트랜지스터 제조방법 | |
| KR960026438A (ko) | 박막 트랜지스터 제조방법 | |
| KR950012645A (ko) | 반도체 장치의 박막 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |